DE2257622A1 - Elektrische zaehlschaltung - Google Patents

Description

BURROUGHS CORPORATION, eine Gesellschaft nach den Gesetzen des Staates Michigan, Detroit, Michigan (V. St. A.)

Elektrische Zählschaltunq

Die Erfindung bezieht sich auf elektrische Zählvorrichtungen für zahlreiche Verwendungsformen, insbesondere für die Verwendung als Befehlszähler in einem elektronischen Rechner. Derartige Zählschaltungen dienen zur Erzeugung einer
binären elektrischen Anzeige einer bestimmten Anzahl von Impulsen oder logischen "EINS"-Signalen, die dem Eingang der Schaltung zugeführt werden. Es sind bereits Zählschaltwngen bekannt, die aus sogenannten Flip-Flops oder aus bistabilen Vorrichtungen als elementaren Komponenten bestehen und die zwei Zustände mit den Binärwerten 1 bzw. O besitzen.

Zu diesen vorbekannten Zählern gehören die Synchronzähler „■ bei denen Flip-Flops verwendet werden? ein entsprechendes
Ausführungsbeispiel wird in Fig. 1 dargestellt. Der Synchronzähler umfaßt mehrere hintereinandergeschaltete J-K "-Flip·*· Flops. An den beiden Eingängen «J und K des ersten Flip-Flops 11 steht eine logische "EINS". Die beiden Eingänge J und K des zweiten Flip-Flops 12 sind gemeinsam mit dem Ausgang Q des ersten Flip-Flops verbunden. Die Eingänge J und K eier an-

309827/0999

deren Flip-Flops, zum Beispiel 13, sind ebenfalls miteinander und mit dem Ausgang des zwei Eingänge besitzenden UND-Gatters 14 verbunden, an dem sowohl der Ausgang Q als auch die beiden Eingänge J und K des vorhergehenden Flip-Flops liegen, so daß der Zustand eines Flip-Flops nur dann umschaltet, wenn am Ausgang des vorhergehenden Flip-Flops ein EINS-Signal steht und letzteres von einem Zustand in den anderen wechselt.

Die Flip-Flops 11, 12, 13 können sich beispielsweise in der Ausgangsposition im NULL-Zustand befinden, das heißt Q=I und QsQ. Der erste in E ankommende Impuls wird auf das Flip-Flop 11 übertragen, das daraufhin in den binären Zustand 1 übergeht. Andererseits bewirkt der auf die beiden anderen Flip-Flops 12 und 13 gerichtete Taktpuls keine Zustandsänderung dieser Flip-Flops, da an den beiden Eingängen J und K der letzteren ein NULL-Signal steht. Bekanntlich erscheint eine Zustandsänderung des Flip-Flops 11 erst am Ende des Taktpulses Cl an seinen Ausgängen Q und Q, was keine Zustandsänderung des Flip-Flops 12 bewirken kann,da dies FlipFlop au£ den Zustand seiner Eingänge J und K während des Taktpulses Cl anspricht. Wenn dem Zähler in Fig. 1 ein zweiter Taktpuls Cl zugeführt wird, so wechselt der Zustand des Flip-Flop 11, und diesmal wechselt der Zustand des Flip-Flop 12 ebenfalls, da an seinen beiden Eingängen eine 1 steht. Dann beträgt die Binärzahl 10, entsprechend zwei Impulsen. Der dritte Flip-Flop geht erst nach der Zählung 11 in den EINS-Zustand über, das heißt im Zeitpunkt des vierten Taktpulses. Dieser erste bekannte Zählertyp zeichnet sich dadurch aus, dafl der gezählte Wert unmittelbar nach Zuführung des Taktpulses verfügbar ist.

Ein weiterer bekannter elektronischer Zählertyp mit asynchroner Wirkungsweise ist in Fig. 2 dargestellt. Bei jedem der Flip-Flope liegt an den Eingängen J und K ständig eine logische "EINS". DerZustand eines Flip-Flops ändert eich, sobald letzterer einen vollständigen Impuls mit Einecblufl ί,-.:.■:**.,,.

309827/0999

der Flanken an seinem Eingang C empfängt, der mit dem Ausgang Q des vorhergehenden Flip-Flops verbunden ist. Der Eingang C des Flip-Flops 21 empfängt einige Impulse, die gezählt werden sollen. Bei dem ersten Impuls geht sein Ausgang Q in den EINS-Zustand über. Beim zweiten Impuls kehrt der Ausgang Q in den NULL-Zustand zurück. In diesem Zeitpunkt hat der Eingang C des Flip-Flops 22 einen Rechteckimpuls von dem Ausgang Q des Flip-Flops 21 empfangen, und sein Ausgang Q geht in den EINS-Zustand über. Offensichtlich kann der Zustandswechsel des Flip-Flop in der Zählerschaltung nur stattfinden, wenn der vorhergehende Flip-Flop einen Zustandswechsel abgeschlossen hat. Das Zählergebnis einer bestimmten Anzahl von hintereinandergeschalteten Flip-Flops, wie in Fig. 2 dargestellt, ergibt sich erst nach einer Verzögerung, die ein Vielfaches der Verzögerungszeit jedes der verwendeten Flip-Flops ist. Diese Verzögerungszeit entspricht der Fortpflanzung der Verzögerungszeit des binären Übertrags von einem Flip-Flop zum nächsten.

Die soeben beschriebenen bekannten Zählertypen benutzen JK-RS-Flip-Flops, für gewöhnlich als Teil von integrierten, in monolytischer Bauweise hergestellten Schaltungen. Zu jeder dieser integrierten Schaltungen mit mindestens acht NOR-Gattern gehören eine große Anzahl von Transistoren. Dabei ist der Anstieg der Kosten dieser elektronischen Zähler mit der Anzahl der verwendeten Transistoren nachteilig. Dieser Nachteil wiegt besonders schwer, wenn elektronische Zählschaltungen unter ausgedehnter Verwendung der integrierten Schaltunggtechnik hergestellt werden. Unter diesen Bedingungen kann in der Tat das Flip-Flop nicht länger als Grundelement angesehen werden, das pro Stück einen festen Kostenanteil für die integrierte monolytische Schaltung bedeutet. Es ist vielmehr wünschenswert, so viele elementare Zählstufen wie möglich auf derselben Unterlage der umfassenden integrierten Schaltung anzuordnen. Dazu muß man die Anzahl der für jede dieser Stufen verwendeten Transistoren so stark wie möglich verringern. Die Beschreibung der vorliegenden Erfindung umfaßt eine 309827/0999

-A-

elementare Schaltstufe für elektronisches Zählen mit einer verringerten Anzahl von Transistoren und Ausführungsbeispiele von einigen elektronischen Zählschaltungen mit einer solchen Stufe, die die vollständige Zählinformation mit hoher liescnwindigkeit liefern.

Gemäß einem Hauptmerkmal dieser Erfindung besteht eine solche elementare Stufe aus einer Ein-Bit-Speicherzelle, die ein elementares Flip-Flop-System darstellt, das einfacher ist als das JK-Flip-Flop in einer integrierten Schaltung, sowie aus einem binären Halbaddierer, dessen einer Additionseingang mit dem Ausgang der Speicherzelle verbunden ist, und dessen Ergebnisausgang mit dem Eingang der Speicherzelle verbunden ist. Zur Bildung eines elektronischen Zählers aus solchen Elementarstufen wird der Übertrag-Ausgang eines Halbaddierers der vorhergehenden Stufe mit einem anderen Additionseingang eines Halbaddierers der nächsten Stufe verbunden. Der zweite Additionseingang des Halbaddierers der ersten Stufe empfängt die zu zählenden Impulse.

Weitere Merkmale und Vorzüge dieser Erfindung ergeben sich aus der folgenden Beschreibung des bevorzugten Ausführungsbeispiels der Erfindung mit Bezug auf die beigefügten Zeichnungen .
Es zeigen:

Fig. 1 das elektrische Schaltbild eines dreistufigen Synchronzählers gemäß dem Stand" der Technik;

Fig. 2 das elektrische Schaltbild eines dreistufigen Asynchronzählers gemäß dem Stand der Technik;

Fig. 3 das Grundschaltbild einer erfindungsgemässen elementaren Zählstufe;

Fig. 4 das teilweise im einzelnen ausgeführte

elektrische Schaltbild einer elementaren Zählstufe gemäß Fig. 3; und

309827/0999

Fig. 5 das elektrische Schaltbild einer erfindungsgemäßen elektrischen Zählervorrichtung mit mehreren Zählstufen gemäß Fig. 4.

Fig. 3 zeigt einen Halbaddierer 31 mit einem ersten Eingang 311 und einem zweiten Eingang 312 für zu zählende Bits. In dieser Beschreibung bedeutet "Bit" ein während einer bestimmten Zeit vorhandenes logisches EINS-Signal; das logische "NÜLL"-Signal wird als Bezugspegel benutzt. Gezählt werden aufeinanderfolgende Impulse mit dem Pegel 1. Weiter besitzt der Halbaddierer 31 einen Ausgang 313 für das Ergebnis-Bit und einen Ausgang 314 für den Übertrag der Addition.

Die elementare Stufe von Fig. 3 umfaßt eine Ein-Bit-Speicherzelle, 41 ,■_ für die (ein nachfolgend beschriebenes) Verwendungen beispiel in einer groß-integrierten Schaltung· mit dynamischer Arbeitsweise in Fig. 4 dargestellt ist· Das oben erwähnte JK-Flip-Flop bildet ein weiteres Beispiel einer Ein-Bit-Speicherzelle in einer monolytischen integrierten Schaltung. Einige Flip-Flops einfacherer Art, die einer solchen bistabilen Vorrichtung äquivalent sind, können erfindungsgemäß zur Bildung eines Zählerelementes mit einem Halbaddierer benutzt werden.

Die Speicherzelle 41 in Fig. 3 besitzt einen Speichereingang 411, der mit dem Ergebnisausgäng 313 des Halbaddierers 31 verbunden ist. Diese Zelle 41 besitzt außerdem einen zweiten Eingang 412 für die Speicherung eines externen Bits. Wenn die Speicherzelle 41 mehr als einen Eingang besitzt, ist es ratsam, einen gesonderten Eingang vorzusehen, der als Steuereingang die Speicherzelle auf·den einen oder anderen ihrer Eingänge 411 und 412 ansprechen läßt und es vermeidet, daß die beiden Eingänge zur selben Zeit verschiedene Bits eingeben können. Diese Eingänge' besitzen die Bezugszeichen 414 bzw. 415. Ein Steuersignal an dem Eingang 414 (zum Beispiel eine "EINS") steuert den Eingang 411 an, während ein Steuersignal an dem Eingang-415-de^^ußeren Zugang oder Direktein-

GRlGINAL INSPECT»

gang 412 ansteuert. Der Ausgang 413 der Speicherzelle 41 ist mit dem Eingang 312 des Halbaddierers verbunden.

Weiterhin besitzt die Speicherzelle 41 einen Löscheingang 416; in diesem Fall beträgt der Binärwert O. Bei einer dynamisch arbeitenden Speicherzelle ist ferner ein Regenera-* tionseingang 417 vorhanden.

Wenn der Eingang der in Fig. 3 dargestellten Zählstufe durch den ersten Eingang 311 des Halbaddierers 31 gebildet wird, ist der Ausgang dieser Stufe der Übertragsausgang 314 des Halbaddierers.

Die beschriebene elementare Zählstufe kann alle klassischen Funktionen erfüllen; das Zählen, das Speichern eines Zählwertes und das Zurückstellen des Zählers auf den Nullwert.

Der Zählvorgang läuft folgendermaßen ab:

Wenn ein EINS-Pegel am Eingang 311 des Halbaddierers 31 steht, wird dieser Pegel zu dem vorhandenen vorherigen Wert in dem Speicher 41 addiert, der an dem Eingang 312 des Halbaddierers liegt. Das an dem Ausgang 313 verfügbare Ergebnis dieser Addition wird dem Eingang 411 der Speicherzelle 41 zugeführt, und der übertrag wird über den Ausgang 314 zur Zählung in die nächste elementare Zählstufe eingegeben.

Fig. 4 zeigt einen Halbaddierer 31 und ein detailliertes Schaltbild der Speicherzelle 41 in einem dynamisch arbeitenden System.

Der Halbaddierer 31 umfaßt ein NAND-Gatter 316 und ein ODER-Gatter 317, deren jedes die an den Eingängen 311 und 312 liegende Information aufnimmt. Der Ausgang des Gatters 316 wird dem Negationsglied 318 zugeführt, dessen Ausgang" mit dem oben erwähnten Ausgang 314 verbunden ist; ferner wird der Ausgang des Gatters 316 einem NAND-Gatter 319 zugeführt,

3 0 9 8 2 7/0999

_ 7 —

das als ein von dem Ausgang des ODER-Gatters 317 gesteuertes Negationsglied wirkt. Der Ausgang des NAND-Gatters 319 ist
mit dem oben erwähnten Ausgang 313 verbunden.

Die Speicherzelle 41 umfaßt eine dynamische bistabile Vorrichtung, beispielsweise das mit der punktierten Linie umrahmte Flip-Flop mit dem Bezugszeichen 42. Dies Flip-Flop umfaßt einen ersten Eingang 411, der mit dem Ausgang 313 verbunden ist und der durch ein Signal 414 an der Steuerelektrode eines Schalters für den Transistor MOSFET 421 angesteuert wird. Dieses Signal wird durch ein Negationsglied 422 zu einem zweiten Schalter 423 übertragen. Der Ausgang des Schalters 23 ist durch ein Negationsglied 424 mit einem anderen
Schalter 425, dessen Steuerelektrode den Eingang 417 darstellt, und mit einem Negationsglied 43 verbunden, welches
den Ausgang der Vorrichtung einerseits zur nächsten Zählstufe und andererseits zum oben erwähnten Eingang 312 darstellt. Der Eingang des Negationsgliedes 422 kann außerdem von den
Schaltern 45, 46, 47 unter der Einwirkung der Signale an den entsprechenden Steuerelektrodsn betätigt werden.

Der Spannungspegel Vo für die Einführung einer EXNS-Stufe in das Flip-Flop wird über einen Schalter 45 zugeführt, der von dem Eingang 416 (für das Rücksetzen des Flip-Flops auf O)
gesteuert wird. Der Schalter 46 erlaubt das direkte Einladen des Signals am Eingang 412, gesteuert vom Steuereingang 414. Der Schalter 47 gestattet einen entsprechenden Vorgang, aber nach einer Inversion durch das Negationsgatter 48 (Steuereingang und Signaleingang haben keine Bezugszeichen). Die Steuereingänge 414, 418, die Steuereingänge der Transistoren 45
- 47 und der Steuereingang 417 geben das Speichern und die Re-Generation in dem Flip-Flop 42 frei.

Selbstverständlich bezeichnen die Ausdrücke "Eingang", "Ausgang", "Schalter", "Transistor" und "Negationsglied""im detaillierten Teil von Fig. 4 lediglich die Funktionen und de-

309827/0999

finieren nicht die Bestandteile. Die vorliegende Erfindung ermöglicht sehr gute Ergebnisse bei der Verwendung von dynamisch arbeitenden Speicherzellen. Die so gebildeten Zählstufen sind besonders vorteilhaft bei weitgehend integrierten Schaltungen, und ihre Arbeitsgeschwindigkeit ist ausgezeichnet.

Fig. 5 zeigt einen Zähler, bestehend aus mehreren elementaren Zählstufen, entsprechend der in Fig. 3 schematisch dargestellten Stufe. Diese Stufen enthalten Halbaddierer 50, 51, 50+P, 50+n-l von der Anzahl n, deren, jeder,wie in Fig. 3 dargestellt, mit einer Speicherzelle 60, 61, ..., 60+p, ..., 60+n-l verbunden ist. Die so zusammengesetzten elementaren Zählstufen besitzen jeweils die binär bewichteten Werte 2 , 2¹, ..., 2^P, ..., 2""¹J Die direkten Eingänge wie zum Beispiel 602, 612, ..., empfangen die logischen Pegel EINS bzw. NULL entsprechend dem Zählwert, den man jedem der oben erwähnten Binärwerte zuordnet. Die Ausgänge der Speicherzellen, zum Beispiel 603, 613, ..., liefern jeweils Zählbits in der Reihenfolge zunehmenden Stellenwertes oder zunehmender Bewlchtung. Wie bereits aufgeführt, werden die Übertrags-Ausgänge der Zählstufe, zum Beispiel 504 ■>für den Halbaddierer 50, mit dem ersten Additionseingang der nächsten Stufe, zum Beispiel 511 für den Halbaddierer 51, verbunden.

Jeder der Zähleingänge der Ein-Bit-Speicherzellen, zum Beispiel 604, 614, ..., ist mit einer gemeinsamen Leitung verbunden, die ein Zählbefehlssignal CO empfängt. Die Direkteingänge, zum Beispiel 605, 615, ..., sind mit einer gemeinsamen Auslöseleitung verbunden, die ein Signal FO führt. Die Löscheingänge, zum Beispiel 606, 616, ..., sind mit einer gemeinsamen Leitung für das Zurückstellen auf 0 verbunden, die zu diesem Zweck ein Signal EO führt. Falls es sich um dynamische Speicherzellen handelt, sind die Regenerationseingänge, zum Beispiel 607, 617, ..., mit der gemeinsamen Regenerations-Befehlsleitung verbunden, die zu diesem Zweck

309827/0999

ein Befehlssignal RE führt.

Um die mit einem Zähler gemäß Fig. 5 erreichbare maximale Zählung zu erhöhen, ist es ausreichend, die Stufen in identischer Anzahl mit der zuletzt benutzten Stufe zu verbinden. Zu diesem Zweck können die Leitungen CO, FO, RO, RE kontinuierlich mit diesen zusätzlichen Stufen verbunden .werden, wobei' sodann die Hinzufügung zusätzlicher Stufen zu dem Zähler durch ein einfaches Vertauschen zwischen dem letzten Übertragsausgang der zuletzt benutzten Stufe und dem zweiten Additionseingang der ersten zusätzlichen Stufe erreicht wird. Wenn der gewünschte maximale Wert für einen erfindungsgemässen Zähler keiner Potenz von 2 mit der Hochzahl n-1 entspricht, mit anderen Worten: wenn der Zählmodul keine ganzzahlige Potenz von 2 ist, so ist es möglich, die verschiedenen Ausgänge, zum Beispiel 603, 613, ..., zu dekodieren, (für den gewünschten Maximalwert) und den Zähler auf 0 zurückzustellen, indem ein Signal RO für jede Speicherzelle des erfindungsgemäßeh Zählers erzeugt wird, sobald der Maximalwert erreicht ist. Der erfindungsgemäße Zähler läßt sich sehr vorteilhaft als Befehlszähler in einem elektronischen Rechner verwenden. In diesem Falle wird die Zählung von dem Eingang 501 durch Zunahme um nur eine Einheit auf einmal durchgeführt, oder durch das bekannte "Auslösen". Außerdem hängt die Übermittlungszeit für den übertrag nur von der übertragungsgeschwindigkeit des Halbaddierers ab. Da die Addition einer Einheit beim übergang von einem Befehl zu dem nächsten eine entsprechende Änderung der zugeordneten Ein-Bit-Zellen erzeugt, ist die Übermittlungszeit des Übertrags sehr kurz. In der Tat fällt diese Zeit nicht ins Gewicht gegenüber der Benutzüngszeit oder der Zeit zur Ausführung der Befehle. Dadurch wird die Arbeitsgeschwindigkeit des elektronischen Rechners erhöht, da man zwischen zwei Befehlen nicht darauf warten muß, daß die verschiedenen Stufen des Rechners

309827/0999

ihren Zählstand erreichen.

Obwohl die Erfindung am Beispiel der Benutzung für dynamische, in großem Maßstab integrierte Schaltungen beschrieben wurde, kann sie natürlich auch in anderen Technologien angewendet werden, und Abänderungen an der Erfindung sind dem Fachmann geläufig, ohne daß dabei von dem der Erfindung zugrundeliegenden Gedanken abgewichen wird. Zum Beispiel kann man als Ein-Bit-Speicherzellen auch Zwei-Transistor-Flip-Flops oder Flip-Flops vom R-S-Typ o. dgl. anstatt des unter dem Bezugszeichen4 2 in Fig. 4 beschriebenen Flip-Flops verwenden. Auch diese Abänderungen bleiben im Rahmen der Erfindung.

Insgesamt wurde eine elektronische Zählschaltung beschrieben. Jede Stufe umfaßt einen binären Halbaddierer und eine Ein-Bit-Zelle. Der Ausgang der Speicherzelle ist mit einem der beiden Eingänge des Halbaddierers verbunden, der Eingang der -' ■ Speicherzelle ist mit dem Ergebnisausgang des Halbaddierers verbunden, der andere Eingang und der Ergebnisausgang des Halbaddierers bilden den Eingang und den Ausgang der elementaren Zählstufe.

309827/0999

Claims (11)

1. ANSPRÜCHE

   il. Elektrische .Zählschaltung zum Speichern binärer digitaler Information, gekennzeichnet durch eine Einbit-Speicherzelle (41) mit Speicher-Eingang und einem Ausgang; durch einen binären Halb-Addierer (31) mit zwei Eingängen (311, 312) für zwei zu addierende Bits, einem Ergebnis-Ausgang (313) und einem Übertrag-Ausgang (314), wobei der Ausgang der Speicherzelle an die Übertrag-Bit-Eingänge des Halbaddierers und ein Schreib-Eingang für dieSpeicherzelle an den Ergebnis-Bit-Ausgang des Halbaddierers angeschlossen sind und der verbleibende Eingang und Ausgang des Halbaddierers jeweils den. Eingang und Ausgang der Zählschaltung bilden.
2. 2. Zählschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherzelle einen Lösch-Eingang (416) aufweist und daß eine Rückstelleinrichtung für die Speicherzelle (41) mit dem Lösch-Eingang verbunden ist. . ■
3. 3. Zählschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Speicherzelle einen Qirekt-Eingang (412) an der Binärstufe EINS oder NULL sowie eine mit diesem Eingang verbundene Steuereinrichtung aufweist.
4. 4. Zählschaltung nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß die Speicherzelle mindestens einen Speicherbefehl-Eingang (414? 415) sowie eine auf den Speicherbefehls-Eingang ansprechende Einrichtung zum öffnen der Speicherzelle aufweist.
5. 5. Zählschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Speicherzelle einen Regenerationseingang (417) aufweist.

   309827/0999 ' -
6. 6. Zählschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Speicherzelle eine bistabile Schaltung ist.
7. 7. Zählschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß sie mit mehreren gleichartigen Zählschaltungen zu einzelnen Stufen zusammengeschaltet ist, wobei der Ergebnisausgang des Halbaddierers jeder Stufe mit dem verbleibenden Eingang des Halbaddierers der nächsten Stufe verbunden ist und der verbleibende Eingang der ersten Stufe der Eingang des Zählers ist.
8. 8. Zählschaltung nach Anspruch 7, gekennzeichnet durch eine gemeinsame Löschleitung, die mit den Lösch-Eingängen der Speicherzellen jeder Stufe verbunden ist.
9. 9. Zählschaltung nach Anspruch 7 oder 8, gekennzeichnet durch eine gemeinsame Steuerleitung und einen gemeinsamen Speicherbefehls-Eingang, wobei die Steuerleitung mit den Eingängen der Zählsteuerung und der Speicherbefehls-Eingang mit den Eingängen der Speicherbefehls-Eingänge jeder Speicherzelle der Stufen verbunden sind.
10. 10. Zählschaltung nach einem der Ansprüche 7-9, gekennzeichnet durch eine gemeinsame*Regenerations-Steuerleitung, die mit den Regenerations-Eingängen jeder Speicherzelle der Stufen verbunden ist.
11. 11. Zählschaltung nach einem der Ansprüche 7 - 10, dadurch gekennzeichnet, daß sie als Befehlszähler in einer elektronischen Rechenmaschine eingebaut ist.

    309827/0999

    (I

    Leerseite