DE2703570C2 - - Google Patents

Description

Die Erfindung bezieht sich auf einen Digital-Analog-Wandler gemäß dem Oberbegriff des Anspruchs 1.

Es ist bereits ein Pulsbreiten-Digital-Analog-Wandler bekannt (Zeitschrift "Electronic Engineering" 46 (1974), Heft 551, Januar, Seite 13), der eingangsseitig eine Reihe von Binärzählern aufweist, denen eingangsseitig Binärsignale zugeführt werden, die in Analogsignale umzusetzen sind. Mit der Ausgangsseite der erwähnten Zähler ist eine bistabile Kippstufe verbunden, die einen Schalter steuert, über den eine Bezugsspannungsquelle mit einem Tiefpaßfilter verbunden ist. Die Ausgangsseite dieses Tiefpaßfilters ist entweder direkt oder über einen Inverter mit einem Analogsignalausgang verbunden. Es hat sich jedoch gezeigt, daß dieser Schaltungsaufbau nicht genügt, um eine möglichst genaue Umsetzung von hinsichtlich des Digitalwertes sich relativ geringfügig voneinander unterscheidenden Digitalsignalen in Analogsignale vorzunehmen.

Es ist ferner ein Digital-Analog-Wandler bekannt (US-PS 37 86 488), der einen Vorwärts-Rückwärts-Zähler verwendet, um von einer Taktimpulsquelle abgegebene Impulse zu zählen und ein Ausgangssignal mit einer analogen Charakteristik zu liefern, welches sich mit der algebraischen Summe der numerischen Werte ändert, die durch eine Vielzahl von änderbaren binärcodierten Eingangssignalen dargestellt sind. Es hat sich jedoch gezeigt, daß auch dieser bekannte Digital-Analog-Wandler noch nicht die zuvor erwähnte gewünschte genaue Umsetzung von Digitalsignalen in Analogsignale gewährleisten kann.

Der Erfindung liegt die Aufgabe zugrunde, einen Digital-Analog-Wandler der eingangs genannten Art so weiterzubilden, daß bei der Umsetzung von Digitalsignalen in Analogsignale eine höhere Genauigkeit erzielt wird als bei den betrachteten bekannten Anordnungen.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch die im Anspruch 1 gekennzeichneten Maßnahmen.

Die Erfindung bringt den Vorteil mit sich, daß mit insgesamt relativ geringem schaltungstechnischen Aufwand eine ausgezeichnete Genauigkeit bei der Umsetzung von Digitalsignalen in Analogsignale erreicht ist.

Zweckmäßige Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.

Fig. 1 zeigt in einem Blockschaltbild einen Digital-Analog-Wandler gemäß der Erfindung.

Fig. 2 zeigt ein Impulsdiagramm, auf welches im Zuge der Erläuterung der Arbeitsweise des in Fig. 1 dargestellten Digital-Analog-Wandlers Bezug genommen wird.

Der in Fig. 1 dargestellte Digital-Analog-Wandler weist einen Zähler 1, eine Polaritätsumkehr- oder Komplementierungsschaltung 2, einen Impulsgeber 3, eine Flipflopschaltung 4, ein Tiefpaßfilter 5 zur Gleichrichtung oder Glättung des Ausgangssignals der Flipflopschaltung 4 und ein UND-Glied 6 mit gesonderten Eingängen auf, die jeweils mit einem der Zählerausgangsanschlüsse verbunden sind, welche durch die Ausgangssignale Q _A , Q _B , Q _C und Q _D des Zählers 1 gekennzeichnet sind. Aus diesen Ausgangssignalen leitet das betreffende UND-Glied sein Verknüpfungs-Ausgangssignal ab. Das Verknüpfungsausgangssignal des UND-Gliedes wird der Flipflopschaltung 4 zugeführt, um den Leitzustand dieser Schaltung umzukehren. Ferner ist in der Digital-Analog-Schaltung eine Impulsformungsschaltung 7 enthalten, die zur Abgabe eines Ladeimpulses dient.

Die Polaritätsumkehr- bzw. Komplementierungsschaltung 2 weist Inverter 21 A bis 21 D, UND-Glieder 22 A bis 22 D und 23 A bis 23 D sowie ODER-Glieder 24 A bis 24 D auf. Die aus Bits eines Eingangs-Binärcodes bestehenden Signale werden über die Eingangsanschlüsse 8 A bis 8 D den UND-Gliedern 22 A bis 22 D sowie über die Inverter 21 A bis 21 D den UND-Gliedern 23 A bis 23 D zugeführt. Ein Ausgangssignal S _Q der Flipflopschaltung 4 wird den anderen Eingangsanschlüssen der UND-Glieder 22 A bis 22 D zugeführt, und das andere Ausgangssignal _Q wird den anderen Eingangsanschlüssen der UND-Glieder 23 A bis 23 D zugeführt. Die Ausgangssignale der UND-Glieder 22 A bis 22 D werden dem einen Eingangsanschluß jedes der ODER-Glieder 24 A bis 24 D zugeführt, und die Ausgangssignale der UND-Glieder 23 A bis 23 D werden den anderen Eingangsanschlüssen der ODER-Glieder 24 A bis 24 D zugeführt.

Die Ausgangssignale I _A bis I _D der ODER-Glieder 24 A bis 24 D werden den Eingangsklemmen des Zählers 1 zugeführt, so daß ein Ausgangscode (I _A I _B I _C I _D ) der Polaritätsumkehrschaltung 2 dann umgekehrt werden kann, wenn die Ausgangssignale S _Q und _Q der Flipflopschaltung 4 umgekehrt sind.

Die zur Erzeugung des Ladeimpulses dienende Schaltung 7 weist Inverter 71, 72 A bis 72 D, 74 und 75, NAND-Glieder 73 und 76 sowie ein UND-Glied 77 auf. Die Ausgangssignale Q _A bis Q _D des Zählers 1 werden über die Inverter 72 A bis 72 D dem NAND-Glied 73 zugeführt, während ein Ausgangsimpuls S _P des Impulserzeugers bzw. Impulsgenerators 3 über den Inverter 71 dem NAND-Glied 73 zugeführt wird. Ferner wird das Ausgangssignal S _Q der Flipflopschaltung 4 dem NAND-Glied 73 zugeführt. Das Ausgangssignal S _K des UND-Gliedes 6 wird dem NAND-Glied 76 zugeführt, und der Impuls Sp sowie das Signal S _Q werden über die Inverter 74 bzw. 75 dem NAND-Glied 76 zugeführt. Ein Ausgangssignal S _N des NAND-Gliedes 73 sowie ein Ausgangssignal S _M des NAND-Gliedes 76 werden dem UND-Glied 77 zugeführt, und das resultierende Ausgangssignal S _L des UND-Gliedes 77 wird dem Zähler 1 als Schreib- bzw. Ladeimpuls zugeführt.

Im Betrieb sind dann, wenn der von den Anschlüssen 8 A bis 8 D zugeführte Eingangscode beispielsweise die Binärzahl 0011 ist (da der Anschluß 8 D das höchstwertige Bit und die Anschlüsse 8 C, 8 B und 8 A Bits mit aufeinanderfolgend niedriger Wertigkeit aufnehmen) und die Ausgangssignale S _Q und _Q der Flipflopschaltung 4 eine "1" bzw. "0" sind, wie dies Fig. 2 veranschaulicht, werden die Ausgangssignale I _A bis I _D der Polaritätsumkehrschaltung 2 zu "1", "1", "0" bzw. "0". Diese Signale werden dem Zähler 1 zugeführt.

Der Impuls Sp (siehe Fig. 2) von dem Impulserzeuger 3 her wird dem Zähler 1 zugeführt, der solange zählt, bis sein Ausgangscode (Q _D Q _C Q _B Q _A ) zu 1111 wird, das ist die höchste Zahl, die ein 4-Bit-Binärzähler zählen kann. Das Erreichen dieser Zählerstellung führt dazu, daß das Ausgangssignal S _K des UND-Gliedes 6 plötzlich von "0" auf "1" ansteigt und damit die Flipflopschaltung 4 umsteuert. Dies führt dazu, daß sich das Signal S _Q zu "0" ändert und daß sich das Signal _Q zu "1" ändert. Dadurch wird der Code (I _C I _B I _A ) von 1100 zu 0011 umgekehrt. Wenn der Ausgangscode (Q _D Q _C Q _B Q _A ) des Zählers 1 gegeben ist mit 1111 und wenn das Signal S _Q eine "0" ist und der Impuls p auf "1" ansteigt, dann wird das Ausgangssignal S _M des NAND-Gliedes 76 zu "0", so daß das Signal S _L eine "0" wird. Dies führt dazu, daß der Eingangscode 1100 in den Zähler 1 eingeschrieben wird. Dadurch ändert sich der Ausgangscode (Q _D Q _C Q _B Q _A ) des Zählers 1 zu 1100, und der Zähler beginnt von diesem Wert aus zu zählen. Das Signal S _M steigt auf den "0"-Pegel lediglich für einen Augenblick an, da die Änderung des Ausgangscodes (Q _D Q _C Q _B Q _A ) von 1111 auf 1100 zur Absenkung des Ausgangssignals S _K des UND-Gliedes 6 vom "1"-Pegel zum "0"-Pegel führt. Diese Pegeländerung im Signal S _K führt dazu, daß das Ausgangssignal des NAND-Gliedes 76 auf den "1"-Pegel ansteigt, wodurch das Ausgangssignal S _L des UND-Gliedes ebenfalls auf "1" ansteigt. Damit kehren die Signale S _M und S _L , die auf "0" absanken, als der Impuls p auf "1" anstieg (entsprechend dem Abfall des Signals Sp von "1" auf "0") nahezu unverzüglich auf den "1"-Pegel zurück.

Wenn der Ausgangscode des Zählers 1 wieder 1111 erreicht, wird das Signal S _K wieder eine "1", was dazu führt, daß die Ausgangssignale S _Q und _Q der Flipflopschaltung 4 wieder umgekehrt werden und ihre Ausgangspegel "1" bzw. "0" annehmen, so daß der Eingangscode (I _A I _B I _C I _D ) des Zählers 1 wieder in der Polarität von 0011 zu 1100 umgekehrt wird. Die Umsteuerung der Flipflopschaltung 4 führt dazu, daß das Signal S _Q den Pegel "1" annimmt, womit das Ausgangssignal des Inverters 75 auf den "0"-Pegel absinkt. Dadurch ist es für das Ausgangssignal des NAND-Gliedes 76 unmöglich, auch nur für einen Augenblick "0" abzusinken.

Der Impulserzeuger bzw. Impulsgenerator 3 arbeitet weiter, und der nächste Impuls Sp verschiebt den Ausgangscode (Q _D Q _C Q _B Q _A ) des Zählers 1 um einen weiteren Schritt, dessen Zählerstellung von 1111 übergeht zu 0000. Bei dieser Zählerstellung führen die Ausgangssignale sämtlicher vier Inverter 72 A bis 72 D den "1"-Pegel, was auch für das Signal S _Q zutrifft, so daß dann, wenn das Signal Sp zu "0" zurückkehrt, nachdem das Zählerausgangssignal des Zählers 1 von 1111 zu 0000 verschoben bzw. geändert worden ist, das invertierte Signal p von dem Inverter 71 her auf "1" ansteigt. Sämtliche Eingangssignale des NAND-Gliedes 73 sind zu diesem Zeitpunkt auf dem "1"-Pegel, womit die notwendige Bedingung dafür erfüllt ist, daß das Ausgangssignal S _N auf "0" absinkt. Dies führt dazu, daß das Signal S _L von dem UND-Glied 77 auf "0" absinkt.

Wie bei dem zuvor erfolgten Absinken des Signals S _L auf "0" wird dadurch in den Zähler 1 das an seinen Anschlüssen liegende Binärsignal geladen. Dieses Signal ist das Ursprungssignal 0011, womit der Zähler 1 von 0011 aus zu zählen beginnt. Danach wird jedesmal dann, wenn der Ausgangscode (Q _D Q _C Q _B Q _A ) des Zählers 1 zu 1111 wird, die Flipflopschaltung 4 umgesteuert, wie dies oben erwähnt worden ist, und die Impulsbreite des Ausgangssignals der Flipflopschaltung 4 d. h. des Signals S _Q bei diesem Ausführungsbeispiel, wird als eine dem Eingangscode 0011, d. h. der Dezimalzahl "3" entsprechende analoge Größe erhalten. Dieses Signal wird dem Tiefpaßfilter 5 zugeführt, um gleichgerichtet zu werden, so daß ein Signal mit dem Eingangscode entsprechendem konstanten Pegel erhalten werden kann.

Wie oben aufgeführt, kann gemäß der Erfindung mit einer relativ einfachen Schaltung ein Ausgangssignal erhalten werden, welches eine Impulsbreite als analoge Größe aufweist, die einem Eingangscode entspricht. Ferner sei noch darauf hingewiesen, daß diese Schaltung ohne weiteres auch als integrierte Schaltung ausgebildet sein kann.

Claims (4)

1. Digital-Analog-Wandler mit einem Impulsgenerator, der Zählimpulse abgibt.
mit einem einzigen n-Bit-Zähler, der einen bekannten Überlauf hat und der an den Impulsgenerator zum Zählen der genannten Zählimpulse mit n parallelen Ladeanschlüssen angeschlossen ist,
mit einer sukzessiv abwechselnd in erste und zweite Zustände zu triggernden Flipflopschaltung
mit n Eingangsanschlüssen für die Aufnahme entsprechender Bits eines umzusetzenden eingangsseitig zugeführten, n-Bits umfassenden Digitalsignals und mit einem Tiefpaßfilter, dadurch gekennzeichnet,
daß eine n-Kanäle umfassende Polaritätsumkehrschaltung (2) vorgesehen ist, deren jeder Kanal einen entsprechenden Eingangsanschluß der Eingangsanschlüsse mit einem Ladeanschluß der Ladeanschlüsse des Zählers (1) verbindet.
daß jeder der Kanäle durch die Flipflopschaltung (4) derart steuerbar ist, daß das jeweilige Bit des eingangsseitig auftretenden Digitalsignals dem entsprechenden Ladeanschluß bei Vorliegen des ersten Zustands der betreffenden Flipflopschaltung (4) mit umgekehrter Polarität und bei Vorliegen des zweiten Zustands der betreffenden Flipflopschaltung (4) mit unveränderter Polarität derart zugeführt ist, daß den Ladeanschlüssen bei im ersten Zustand befindlicher Flipflopschaltung das Komplement des eingangsseitig auftretenden Digitalsignals und bei im zweiten Zustand befindlicher Flipflopschaltung (4) alternativ dazu das tatsächlich eingangsseitig auftretende Digitalsignal zugeführt ist.
daß der Zähler (1) n Ausgangsanschlüsse (Q _A , Q _B , Q _C , Q _D ) aufweist, deren jeder einem der Kanäle entspricht,
daß an sämtlichen Ausgangsanschlüssen des Zählers (1) ein Verknüpfungsschaltungselement (6) angeschlossen ist, welches die Flipflopschaltung (4) jeweils dann triggert, wenn der Zähler Zählimpulse bis zum Überlauf zählt.
daß ein Schreibsignalgenerator (7) vorgesehen ist, der ein Ladesignal an einen zusätzlichen Eingang des Zählers (1) abgibt, der dadurch in Übereinstimmung mit den sodann den Ladeanschlüssen zugeführten Bits voreingestellt wird,
daß der Schreibsignalgenerator (7) mit dem Ausgang des Impulsgenerators (3), mit den genannten Ausgangsanschlüssen des Zählers (1) und der Flipflopschaltung (4) derart verbunden ist, daß das Ladesignal in bestimmten Intervallen auf das Triggern der Flipflopschaltung in den ersten bzw. zweiten Zustand bereitgestellt wird, derart, daß der Zähler (1) alternativ von einer Voreinstellung auf das Komplement des eingangsseitig zugeführten Digitalsignals und von einer Voreinstellung auf das tatsächliche eingangsseitig auftretende Digitalsignal bis zum Überlauf zählt,
und daß das Tiefpaßfilter (5) an der Flipflopschaltung (4) angeschlossen ist und auf die abwechelnd auftretenden ersten und zweiten Zustände der betreffenden Flipflopschaltung (4) hin ein Analogsignal bildet, dessen Tastverhältnis dem umzusetzenden eingangsseitig zugeführten n-Bits umfassenden Digitalsignal entspricht.

2. Digital-Analog-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß jeder Kanal der Polaritätsumkehrschaltung einen Inverter (z. B. 21 A) aufweist, der mit einem entsprechenden Eingangsanschluß (8 A) derart verbunden ist, daß er die Polarität der diesem Eingangsanschluß zugeführten Signale umkehrt,
daß ein UND-Glied (z. B. 22 A) mit einem Eingangsanschluß an dem entsprechenden Eingangsanschluß (8 A) und mit einem weiteren Eingangsanschluß an einem Ausgangsanschluß der Flipflopschaltung (4) angeschlossen ist,
daß ein zweites UND-Glied (z. B. 23 A) mit einem Eingangsanschluß mit dem betreffenden Inverter (21 A) verbunden und mit einem weiteren Eingangsanschluß an einem weiteren Ausgangsanschluß der Flipflopschaltung (4) angeschlossen ist
und daß ein ODER-Glied (z. B. 24 A) eingangsseitig an den Ausgangsanschlüssen der beiden UND-Glieder (22 A, 23 A) angeschlossen ist und ausgangsseitig mit einem Eingangsanschluß (z. B. I _A ) des Zählers (1) verbunden ist.

3. Digital-Analog-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß das Verknüpfungsschaltungselement ein erstes UND-Glied (6) mit n Eingängen aufweist, deren jeder an einem der Ausgangsanschlüsse des Zählers (1) angeschlossen ist, und daß das betreffende UND-Glied (6) mit einem Ausgang (SK) an einem Eingang der Flipflopschaltung (4) angeschlossen ist.

4. Digital-Analog-Wandler nach Anspruch 3, dadurch gekennzeichnet, daß der Schreibsignalgenerator (7) ein erstes NAND-Glied (73) mit n + z Anschlüssen aufweist,
daß ein erster Anschluß der n + z Anschlüsse ein Signal, wie das Ausgangssignal des Impulsgenerators (3) aufnimmt,
daß n der n + z Anschlüsse die in der Polarität umgekehrten Ausgangssignale des Zählers (1) aufnehmen,
daß die übrigen der n + z Anschlüsse mit einem der Ausgangsanschlüsse der Flipflopschaltung (4) verbunden sind
daß der Schreibsignalgenerator ferner ein zweites UND-Glied (77) aufweist, welches ausgangsseitig mit dem Schreibsignal-Eingangsanschluß des Zählers (1) verbunden ist und welches mit einem ersten Eingangsanschluß mit dem Ausgangsanschluß des ersten NAND-Gliedes (73) verbunden ist und einen zweiten Eingangsanschluß aufweist,
daß der Schreibsignalgenerator ferner ein zweites NAND-Glied (76) aufweist, welches ausgangsseitig mit dem zweiten Eingangsanschluß des genannten zweiten UND-Gliedes verbunden ist und welches mit einem ersten Eingangsanschluß mit dem genannten ersten UND-Glied (6) derart verbunden ist, daß es von diesem Signale aufnimmt,
daß das genannte zweite NAND-Glied (76) an einem zweiten Eingangsanschluß ein Signal mit einer zur Polarität der Zählimpulse entgegengesetzten Polarität aufnimmt
und daß eine Einrichtung (75) vorgesehen ist, welche einen dritten Eingangsanschluß des betreffenden zweiten NAND-Gliedes (76) mit einem Ausgangsanschluß der Flipflopschaltung (4) verbindet.