DE3218974C2 - - Google Patents

Info

Publication number
DE3218974C2
DE3218974C2 DE19823218974 DE3218974A DE3218974C2 DE 3218974 C2 DE3218974 C2 DE 3218974C2 DE 19823218974 DE19823218974 DE 19823218974 DE 3218974 A DE3218974 A DE 3218974A DE 3218974 C2 DE3218974 C2 DE 3218974C2
Authority
DE
Germany
Prior art keywords
layer
polycrystalline silicon
platinum
regions
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Revoked
Application number
DE19823218974
Other languages
English (en)
Other versions
DE3218974A1 (de
Inventor
Yutaka Itami Hyogo Jp Funada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3218974A1 publication Critical patent/DE3218974A1/de
Application granted granted Critical
Publication of DE3218974C2 publication Critical patent/DE3218974C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53271Conductive materials containing semiconductor material, e.g. polysilicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von elektrisch leitenden Verbindungen bei einer Halbleitervorrichtung nach dem Oberbegriff des Anspruches 1.
Ein derartiges Verfahren zur Herstellung von elektrisch leitenden Verbindungen bei einer Halbleitervorrichtung ist aus der Zeitschrift "IBM Technical Disclosure Bulletin" Vol. 19, Nr. 9, Februar 1977, Seiten 3383 bis 3385 bekannt. Dieses bekannte Verfahren dient insbesondere zur Herstellung von Kontaktanschlüssen, wonach auf einen Halbleitersubstrat mit einer oder mit mehreren P-Bereichen und/oder N-Bereichen zunächst eine Isolierschicht ausgebildet wird und dann in diese Isolierschicht Durchbrechungen über diesen genannten P-Bereich bzw. N-Bereich ausgebildet werden. Daran anschließend wird in den Durchbrechungen eine Schicht aus polykristallinem Silizium mit Hilfe eines selektiven Ätzverfahrens ausgebildet und über dieser Schicht wird eine Metallschicht aufgetragen und anschließend die Anordnung einer Wärmebehandlung unterworfen. Dabei bildet sich lediglich im Bereich der Durchbrechungen eine Metallsilizidschicht. Die restliche Metallschicht wird mit Hilfe eines selektiven Ätzverfahrens entfernt. Als Kontaktierungsmaterial wird hier bevorzugt Aluminium eingesetzt. Das Aluminium kann durch ein Metallsilizid ersetzt werden, wobei zur besseren Ausbildung der endgültigen Silizid- Siliziumzwischenschicht etwas mehr Metall bei der Herstellung der Metallsilizidschicht verwendet wird, damit diese Zwischenschicht weiter in das einkristalline Siliziumsubstrat einwandern kann.
Aus der Zeitschrift "IBM Technical Disclosure Bulletin" Vol. 17, Nr. 6, November 1974, Seiten 1831 bis 1833 ist in Verbindung mit integrierten Schaltungen die Ausbildung von Leitungsverbindungen in diesen integrierten Schaltungen bekannt, wobei die Leitungsverbindung bei der hier verwendeten Halbleiterstruktur grundsätzlich zunächst immer aus polykristallinem Silizium besteht. Zur Verbesserung der Leitfähigkeit des polykristallinen Siliziums wird auf den Leitungsverbindungen aus polykristallinem Silizium eine Metallsilizidschicht ausgebildet, so daß letzten Endes die Leitungsverbindung aus Metallsilizid-polykristallinem Silizium besteht. Dieses bekannte Verfahren führt insbesondere zu einer Verminderung des Ohmschen Widerstandes der Leitungsverbindungen, es wird dabei jedoch in nachteiliger Weise die Gesamtdicke des Leitungsmusters erhöht, so daß dadurch die gesamte Packungsdichte der Halbleiterstruktur reduziert wird bzw. die Integrationsdichte zwangsläufig vermindert wird.
Aus der US-PS 42 65 935 ist eine integrierte Vielschicht-Halbleiterstruktur bekannt, bei der die Leitungsverbindungen mit Hilfe eines Metalls oder einer Metallschicht realisiert sind.
Aus der Zeitschrift "J. Vac. Sci. Technol. Juli/August 1980, Seiten 775 bis 792, ist ein Verfahren zur Herstellung von Siliziden auf einer Polysiliziumschicht bekannt, wobei als ein Grundmaterial Ti verwendet wird. Um auf dieser Grundlage die Verbindung TiSi₂ zu erhalten, wird für jeden 1/10 nm dieses zu verwendenden Metalls 0,227 nm Silizium gerechnet. In dieser Literaturstelle sind ferner auch die Temperaturbedingungen angegeben, auf deren Grundlage Endprodukte entsprechend TsSi₂ erhalten werden können. Bevorzugt wird dabei beispielsweise das Sintern von Pd und Pt auf Silizium bei ca. 600°C durchgeführt. Hierbei ist es auch ferner bekannt, daß ein mit dem Substratsilizium oder Polysilizium reagierendes Metall für die Fälle Vorteile bietet, bei denen Metall bevorzugt in einer Ätzflüssigkeit geätzt werden muß, welches nicht mit einer Maskierungsschicht (üblicherweise SiO₂) reagiert. In diesen Fällen wird das Metall entsprechend aufgetragen und einer Sinterung unterzogen, um Silizide nur an ausgewählten Bereichen zu erzeugen, an denen Silizium in Kontakt mit dem Metall steht, wobei schließlich ein Ätzverfahren in einer Ätzflüssigkeit durchgeführt wird, um Silizid an den gewünschten Bereichen zurückzulassen. Eine derartige Technik wird dafür verwendet, um PtSi in Fenstern zu definieren. Weitere Metalle, welche in diese Kategorie fallen sind Co, Ni und Pd.
Eine Möglichkeit um mechanische Spannungen bei diesem Herstellungsverfahren zu reduzieren besteht darin, die Silizide in einem Si/Metallverhältnis von 2 oder geringfügig größer als 2 zusammen zu zerstäuben. Im Falle von Monosiliziden wie beispielsweise PtSi wurde festgestellt, daß die Spannungen niedriger liegen, wenn das Silizid zusammen mit SiPt gemäß einem Verhältnis von 1 oder größer zerstäubt wird. Es ist auch ein gleichzeitiges Zerstäuben von TiTaCo und Pt Siliziden möglich. Im Falle von zusammen zerstäubten Mo-Si Schichten auf einem Oxid, bei dem kein Siliziumüberschuß zur Verfügung steht, um zu einem siliziumreichhaltigen Silizid zu führen, wurde festgestellt, daß sich die Spannungen erhöhen und zwar mit zunehmender Metallkonzentration in der Schicht und zwar bis zu einer offensichtlich kritischen Konzentration.
Ferner ist es aus dieser Literaturstelle auch bekannt, daß Silizide als Gatemetall unmittelbar auf einem Oxid verwendet werden können oder auf einem Polysiliziumgate auf einem Oxid verwendet werden können und schließlich auch als Kontaktmaterial in Fenstern direkt auf einem Polysilizium oder auf Silizium verwendet werden können.
Der Erfindung liegt damit die Aufgabe zugrunde, ein Verfahren zur Herstellung von Kontaktverbindungen bei einer Halbleitervorrichtung der angegebenen Gattung zu schaffen, die so beschaffen ist, daß eine Mehrfachleiterschichtbildung bzw. Mehrlagenverdrahtung zwischen Isolierschichten bei guter Leitfähigkeit möglich ist.
Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichnungsteil des Anspruches 1 aufgeführten Merkmale gelöst.
Besonders vorteilhafte Ausgestaltungen und Weiterbildungen des erfindungsgemäßen Verfahrens ergeben sich aus den Unteransprüchen.
Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels nachfolgend unter Hinweis auf die Zeichnung näher erläutert, wobei in den Fig. 1 bis 4 Schnitte dargestellt sind, die die wesentlichen Schritte während der Herstellung einer Platinsilizid-Verbindungsschicht zeigen, die eine Ausführungsform der Erfindung darstellt.
Das gezeigte Ausführungsbeispiel zeigt den Fall, bei welchem ein P-Bereich und ein N-Bereich, die auf einem Silicium- Halbleitersubstrat ausgebildet sind, miteinander verbunden werden. Gemäß Fig. 1 sind in bekannten Verfahren ein P-Bereich 2 und ein N-Bereich 3 auf einem Siliciumsubstrat 1 hergestellt worden. In einer die gesamte Oberfläche bedeckenden Oxidschicht 4 sind Durchbrechungen 5 und 6 mit Photoätztechnik hergestellt worden. Durch chemisches Aufdampfen hat man dann eine Polysiliciumschicht 7 bis zu einer Dicke zwischen 50 und 200 nm wachsen lassen, was in Fig. 2 gezeigt ist. Durch Wachsenlassen der Schicht 7 bei vergleichsweise hoher Temperatur (800 bis 1000°C) und unter herabgesetztem Druck kann in den stufenförmigen Bereichen der Durchbrechungen 5 und 6 eine hinreichend große Menge an Polysilicium niedergeschlagen werden. Durch Maskieren mit einem Photolack und Einbringen in ein Freonplasma kann das Polysilicium 7 auf der Oxidschicht 4 leicht an den nicht durch den Photolack maskierten Stellen entfernt werden. Der Ätzvorgang mit Hilfe des Freonplasmas ermöglicht es, ein sehr fein aufgebautes Polysiliciummuster herzustellen.
Fig. 3 zeigt den Zustand nach dem Plasmaätzen. Anschließend wird durch Vakuumbedampfung oder einen Sputter-Vorgang eine Platinschicht 8 hergestellt, die, wie in Fig. 3 gezeigt, sich über die gesamte Oberfläche ausbreitet. Die Platinschicht 8 ist dicker gewählt als die Polysiliciumschicht 7, wobei die Dicke der Platinschicht 8 um etwa 10 bis 30 nm stärker gemacht wird als die Polysiliciumschicht 7. Der Grund dafür besteht darin, daß die Platinschicht 8 und die Polysiliciumschicht 7 anschließend einer Hitzebehandlung unterzogen werden, so daß sie miteinander reagieren und Platinsilicid ergeben. Die so gebildete Platinsilicidschicht muß durch die Durchbrechungen 5 und 6 hindurch die P- und N-Bereiche 2 und 3 erreichen, um einen ohm'schen Kontakt zu erzielen; die Wärmebehandlung wird bei einer Temperatur zwischen 400 und 800°C ausgeführt. Während der Wärmebehandlung reagieren die Polysiliciumschicht 7 und die Platinschicht 8 miteinander und erzeugen eine Platinsilicidschicht.
Nach der Wärmebehandlung ist der Teil des Platins, der sich über Bereichen befindet, in denen das Polysilicium entfernt worden war, wie oben beschrieben, unverändert geblieben. Das Platin, das nicht mit Polysilicium reagiert hat, wird dann dadurch entfernt, daß das gesamte Substrat in Königswasser getaucht wird, welches aus drei Teilen Salzsäure und einem Teil Salpetersäure besteht. Nach dem Beseitigungsvorgang bleibt nur die Platinsilicidschicht 9 zurück, wie in Fig. 4 zu sehen. Sie bildet einen ohm'schen Kontakt mit dem P- und dem N-Bereich 2 und 3, und der Oberflächenzustand der Schicht 9 wird auch durch die Wärmebehandlung zwischen 400 und 800°C nicht verändert. Somit können Isolationsschichten zwischen Mehrlagenverdrahtungen auch bei vergleichsweise hohen Temperaturen ausgebildet werden. Während der Schichtwiderstand einer gewöhnlichen Verbindungsschicht, die aus einer Polysiliciumschicht in einer Stärke von 400 nm besteht und die mit Phosphor bei 1000°C diffundiert ist, im Bereich zwischen 10 und 20 Ω/ liegt, ist der Schichtwiderstand der Verbindungsschicht, die eine Dicke von nur 200 nm und aus Platinsilicid besteht, lediglich 2 Ω/. Mit der Herabsetzung des Widerstandes sind verschiedene Vorteile verbunden. Die Betriebseigenschaften des Halbleiterelementes sind verbessert, die Dicke der Verbindungsschicht ist unter den halben Wert der herkömmlichen Schicht gesunken, und die Gesamtstärke einer Mehrlagenverdrahtung, die mehrere derartige Verbindungsschichten enthält, kann auf die Hälfte der Stärke herkömmlicher Konstruktionen vermindert werden, was die Herstellung der obersten Verbindungsschicht erleichtert und wodurch die Zuverlässigkeit von Mehrlagenverdrahtung verbessert wird.
Nach der obigen Beschreibung wird das Platinsilicid erst nach der Musterbildung der Polysiliciumschicht formiert, doch können dieselben Ergebnisse erzielt werden, wenn Polysilicium und Platin in dieser Reihenfolge über die gesamte Oberfläche des Substrats gebreitet und anschließend die Reaktion zwischen diesen beiden Substanzen herbeigeführt wird, oder wenn nach dem Sputter-Verfahren unmittelbar eine Platinsilicidschicht über die gesamte Oberfläche gebreitet und anschließend das Platinsilicid von Teilen, die nicht miteinander verbunden werden sollen, entfernt wird.
Da die Verbindungsschicht der Halbleitervorrichtung aus einem Metallsilicid gebildet ist, erhält man ohm'schen Kontakt sowohl mit dem P- als auch dem N-Bereich, wobei die Bildung unerwünschter Dioden vermieden wird. Der spezifische Widerstand der Metallsilizidschicht ist außerdem gering, so daß die Schicht sehr dünn gemacht werden kann, und weil Metallsilicid eine besonders hohe Hitzeverträglichkeit aufweist, eignet sich die Schicht sehr gut für Mehrschichtkonstruktionen, wobei Verbindungsschichten von sehr hoher Zuverlässigkeit erzielt werden.
Nach dem erfindungsgemäßen Verfahren wird die Polysiliciumschicht in einem gewünschten Muster hergestellt, eine Platinschicht wird dann auf der Polysiliciumschicht gebildet, in einer Wärmebehandlung erzeugt man anschließend eine Platinsilicidschicht, und überschüssiges Platin wird dann entfernt, so daß eine Verbindungsschicht aus Platinsilicid entstanden ist. Das erfindungsgemäße Verfahren stellt einen einfachen und zuverlässigen Vorgang für die Herstellung einer Leitungsverbindungsschicht dar.

Claims (3)

1. Verfahren zur Herstellung von elektrisch leitenden Verbindungen bei einer Halbleitervorrichtung, wonach auf einem Halbleitersubstrat zunächst eine Isolierschicht (4) aufgebracht, dann in die Isolierschicht über P-Bereichen und/oder N-Bereichen des Halbleitersubstrats Durchbrechungen (5, 6) hergestellt werden und wenigstens in den Durchbrechungen ein Platinsilicid zur Kontaktierung der P-Bereiche und/oder der N-Bereiche ausgebildet wird, dadurch gekennzeichnet, daß zur Herstellung einer Leitungsverbindung für einen Mehrleitungsschichtaufbau zwischen den P-Bereichen (2) und/oder den N-Bereichen (3) des Halbleitersubstrats
  • a) auf der Isolierschicht eine polykristalline Siliciumschicht (7) bis zu einer Dicke zwischen 50 und 200 nm aufgebracht wird,
  • b) dann die polykristalline Siliciumschicht (7) unter Anwendung eines Maskierungsverfahrens selektiv weggeätzt wird, um ein der späteren Leitungsverbindung entsprechendes Leitungsmuster zu erzeugen,
  • c) auf der gesamten Oberfläche der Anordnung mit dem polykristallinen Siliciumleitungsmuster eine Platinschicht (8) ausgebildet wird, die um 10 bis 50 nm stärker als die polykristalline Siliciumschicht ist,
  • d) die Anordnung dann einer Temperatur zwischen 400° und 800°C ausgesetzt wird, so daß das Platin mit dem polykristallinen Silicium eine einheitliche Platinsilicidschicht (9) bildet, und
  • e) dann jegliches nicht zum Platinsilicid umgewandeltes Platin zur endgültigen Ausbildung des Leitungsmusters von der Oberfläche entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Leitungsmuster durch Maskieren der polykristallinen Siliciumschicht mit einem Photolack und Wegätzen der nicht maskierten Zonen in einem Freonplasma erzeugt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die polykristalline Siliciumschicht durch Wachsen aus der Gasphase bei einer Temperatur von 800° bis 1000°C aufgebracht wird.
DE19823218974 1981-05-20 1982-05-19 Leiterverbindungsschicht fuer halbleitervorrichtungen und verfahren zu ihrer herstellung Granted DE3218974A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7740181A JPS57192047A (en) 1981-05-20 1981-05-20 Wiring layer in semiconductor device and manufacture thereof

Publications (2)

Publication Number Publication Date
DE3218974A1 DE3218974A1 (de) 1982-12-16
DE3218974C2 true DE3218974C2 (de) 1992-05-14

Family

ID=13632873

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823218974 Granted DE3218974A1 (de) 1981-05-20 1982-05-19 Leiterverbindungsschicht fuer halbleitervorrichtungen und verfahren zu ihrer herstellung

Country Status (2)

Country Link
JP (1) JPS57192047A (de)
DE (1) DE3218974A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154040A (ja) * 1983-02-22 1984-09-03 Toshiba Corp 半導体装置の製造方法
DE3314879A1 (de) * 1983-04-25 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen
JPH06820Y2 (ja) * 1986-01-22 1994-01-05 株式会社日立製作所 アクテイブマトリクス基板
JPS62172755A (ja) * 1986-01-27 1987-07-29 Canon Inc フオトセンサの作製方法
JP2955814B2 (ja) * 1994-01-24 1999-10-04 エルジイ・セミコン・カンパニイ・リミテッド シリサイドプラグ形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5131189A (ja) * 1974-09-11 1976-03-17 Sony Corp Handotaisochi
US4265935A (en) * 1977-04-28 1981-05-05 Micro Power Systems Inc. High temperature refractory metal contact assembly and multiple layer interconnect structure
JPS5521131A (en) * 1978-08-01 1980-02-15 Seiko Epson Corp Semiconductor device

Also Published As

Publication number Publication date
DE3218974A1 (de) 1982-12-16
JPS57192047A (en) 1982-11-26

Similar Documents

Publication Publication Date Title
DE2951734C2 (de)
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
EP0000743B1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
EP0123309B1 (de) Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE1789106A1 (de) Halbleiteranordnung
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2510757C2 (de) Verfahren zum Herstellen von Trägersubstraten für hochintegrierte Halbleiterschaltungsplättchen
DE1564191A1 (de) Verfahren zum elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente gegeneinander und gegen das gemeinsame Substrat
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE1302005B (de)
DE2740757C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1539087A1 (de) Halbleiterbauelement mit Oberflaechensperrschicht
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE3218974C2 (de)
DE2654979B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE1696607A1 (de) Verfahren zum Niederschlagen einer im wesentlichen aus Silizium und Stickstoff bestehenden,leicht aetzbaren Schicht
DE3112215A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE19841435C2 (de) Halbleitervorrichtung mit einer verbesserten Zuführungsverbindungsstruktur und Herstellungsverfahren hierfür
DE3702409A1 (de) Verfahren zur herstellung eines elektrischen widerstandes in einem halbleiterbaustein

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8110 Request for examination paragraph 44
D2 Grant after examination
8363 Opposition against the patent
8320 Willingness to grant licenses declared (paragraph 23)
8331 Complete revocation