DE69122598T2 - Integrierte Struktur eines bipolaren Leistungstransistors und eines Wiederspannungsbipolartransistors in Emittorschaltungs- oder Halbbrückenanordnung und dies bezügliche Herstellungsverfahren - Google Patents

Integrierte Struktur eines bipolaren Leistungstransistors und eines Wiederspannungsbipolartransistors in Emittorschaltungs- oder Halbbrückenanordnung und dies bezügliche Herstellungsverfahren

Info

Publication number
DE69122598T2
DE69122598T2 DE69122598T DE69122598T DE69122598T2 DE 69122598 T2 DE69122598 T2 DE 69122598T2 DE 69122598 T DE69122598 T DE 69122598T DE 69122598 T DE69122598 T DE 69122598T DE 69122598 T2 DE69122598 T2 DE 69122598T2
Authority
DE
Germany
Prior art keywords
zone
conduction type
epitaxial layer
forms
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69122598T
Other languages
English (en)
Other versions
DE69122598D1 (de
Inventor
Mario Paparo
Santo Puzzolo
Raffaele Zambrano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Original Assignee
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno, SGS Thomson Microelectronics SRL filed Critical CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Publication of DE69122598D1 publication Critical patent/DE69122598D1/de
Application granted granted Critical
Publication of DE69122598T2 publication Critical patent/DE69122598T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

  • Gegenstand der vorliegenden Erfindung ist eine integrierte Struktur eines bipolaren Leistungstransistors und eines bipolaren Niederspannungstransistors in Emitterschalt- oder Halbbrückenkonfigurationen, sowie zugehörige Herstellungsverfahren.
  • Eine Emitterschaltanordnung ist eine Schaltungskonfiguration, bei welcher ein Niederspannungstransistor in Form eines MOS- oder Bipolartransistors den Emitterstrom eines Hochspannungs- Leistungstransistors, typischerweise eines Bipolartransistors, unterbricht.
  • Mit bipolaren Niederspannungstransistoren wurde eine solche Schaltung bisher mit diskreten Komponenten aufgebaut, während solche Schaltungen mit Niederspannungs-MOS-Transistoren auch mit im selben Halbleitermaterialplättchen integrierten Komponenten realisiert wurden. Ein Beispiel für eine integrierte Struktur einer Emitterschaltkonfiguration mit einem Niederspannungs-MOS-Transistor findet sich in der EP-A-322041.
  • Ein Beispiel von Vertikal-Bipolartransistoren unterschiedlichen Leitungstyps, von denen einer an der Seite des anderen im selben Halbleitersubstrat ausgebildet sind, ist in der EP-A- 347550 beschrieben.
  • Außer den Vorteilen, welche integrierte Schaltungen allgemein im Vergleich zu Analog-Schaltungen mit diskreten Bauelementen haben, ergibt ein Emitterschaltkreis in integrierter Form auch:
  • - eine größere Unempfindlichkeit des bipolaren Leistungstransistors bezüglich der Möglichkeit eines Auftretens des Phänomens des zweiten Durchbruchs in Sperrichtung (Es/B);
  • - Ergänzung der Spannungs- und Stromeigenschaften des angesteuerten Transistors durch die hohe Arbeitsgeschwindigkeit des Niederspannungstransistors;
  • - unmittelbare Ansteuerung des Systems durch lineare Logikschaltungen über die Basis des Niederspannungstransistors.
  • Der integrierte Aufbau eines bipolaren Leistungstransistors und eines bipolaren Niederspannungstransistors in Emitterschaltoder Halbbrückenkonfiguration entsprechend der Erfindung ergibt somit die oben genannten Vorteile. Im Vergleich zu integrierten Strukturen mit einem MOS-Niederspannungstransistor gemäß der EP-A-322041, hat die Schaltung zusätzlich den weiteren Vorteil, daß sie durch einfachere und wirtschaftlichere Verfahren herstellbar ist.
  • Struktur und Verfahren, die gemäß der Erfindung zu den oben genannten Vorteilen führen, sind in den nachfolgenden Ansprüchen beschrieben.
  • Die Erfindung sei nun anhand der folgenden Beschreibung und der beiliegenden Zeichnungen, die Ausführungsbeispiele der Erfindung ohne deren Begrenzung zeigen, näher erläutert. Es zeigen:
  • Fig. 1 das Äquivalent-Schaltbild der erfindungsgemäßen integrierten Schaltung in einer Version mit fünf Anschlüssen;
  • Fig. 2 bis7 schematisch eine Struktur gemäß der Erfindung während verschiedener Schritte des Herstellungsverfahrens;
  • Fig. 8 ein Schema der Struktur am Ende des Verfahrens nach den vorgenannten Figuren 2 bis 7;
  • Fig. 8A schematisch die Struktur am Ende des Verfahrens nach den oben genannten Figuren 1 bis 7 unter Hinzufügung der Einsenkzone und des darüberliegenden Kontaktes Cp;
  • Fig. 9 schematisch das Konzentrationsprofil der verschiedenen Dotiermitteltypen längs eines Schnittes durch den Aufbau nach Fig. 7.
  • Fig. 1 zeigt das elektrische Ersatzschaltbild der integrierten Schaltung, welche die Erfindung realisieren will, in einer Version mit fünf Anschlüssen. Diese Schaltung besteht aus einem bipolaren Leistungstransistor Tp, der über seinen eigenen Emitter mit dem Kollektor des bipolaren Niederspannungstransistors Ts verbunden ist. Die Elektrode Cp zum Anschluß des eingebetteten Kollektors des Niederspannungstransistors Ts und des Emitters von Tp ist für die Emitterschaltkonfiguration unnotig, während sie für den Betrieb der Schaltung in Halbbrückenkonfiguration wesentlich ist. Im letztgenannten Fall fließt ein Strom in den Knotenpunkt Cp in einer Richtung oder in der entgegengesetzten Richtung, je nach Leitungszustand der Transistoren Tp und Ts, die nicht zur gleichen Zeit leiten können, um einen Kurzschluß nach Masse zu vermeiden.
  • Anschließend sei nun das Herstellungsverfahren der integrierten Schaltung in einer Version mit übereinanderliegenden Komponenten, die nicht voneinander isoliert sind, wie dies Fig. 8 zeigt, beschrieben.
  • Auf einen n&spplus;-leitenden Siliziumsubstrat 1 (Fig. 2) läßt man eine erste n&supmin;-leitende epitaktische Schicht hohen Widerstands wachsen. Auf dieser Schicht 2 wird dann durch Ionenimplantätion mit nachfolgendem Diffusionsprozeß eine p&spplus;-leitende Schicht 3 (Fig. 3) ausgebildet. Durch ein ähnliches Verfahren wird dann eine n&spplus;-leitende Zone 4 hergestellt (Fig. 4). Dann läßt man eine zweite epitaktische n-leitende Schicht 5 aufwachsen (Fig.5), und durch bekannte Oxidations-, Photomasken-, Implantations- oder Diffusionsprozesse werden die p&spplus;-leitenden Zonen 8 definiert, welche sich von der Oberfläche 9 des Plättchens erstrecken, bis sie die Zone 3 erreichen (wie dies in Fig. 6 gezeigt ist), so daß sie die Kollektorzone 5 von Ts einschließen.
  • Fig. 7 zeigt die Struktur nach einem nachfolgenden Schritt, z.B. nach dem Wachsen (wiederum unter Benutzung bekannter Techniken) des thermischen Oxids SiO&sub2; auf der Oberflächenschicht 18, und die Definierung der p&spplus;-leitenden Zone 6 und der n&spplus;-leitenden Zone 7, welche Basis bzw. Emitter des mit Ts im Ersatzschaltbild nach Fig. 1 bezeichneten npn-Transistors bilden. In dieser Figur 7 besteht der Emitter des Transistors Tp aus der vollständig überdeckten n&spplus;-Zone 4. Der Kollektor des Niederspannungstransistors ist auf diese Weise unmittelbar mit dem Emitter 4 des Leitungstransistors verbunden.
  • Es folgen die Metallisierungen 10, 11, 13 und 14, welche einen ohmschen Kontakt mit den Zonen 6, 7. 8 und dem Substrat 1 sicherstellen sollen und die Anschlüsse B', E, B und C bilden, welche die gleiche Bedeutung wie die gleichermaßen bezeichneten Anschlüsse in Figur 1 haben.
  • Der endgültige Aufbau, der sich aus dem oben beschriebenen Prozeß ergibt, ist in Fig. 8 gezeigt.
  • Wenn dieser Aufbau nach Fig. 8 in Halbbrückenkonfiguration benutzt werden soll, muß er mit den Zonen integriert werden, welche Zugang über einen zusätzlichen Anschluß Cp zu der überdeckten Emitterzone 4 des Leistungstransistors erlauben. Zu diesem Zweck muß der oben beschriebene Herstellungsprozeß folgendermaßen geändert werden. Nach den Schritten, welche zu dem Aufbau nach Fig. 6 führen, benutzt man bekannte Photomasken-, Impiantations- oder Diffusionsprozesse zur Ausbildung der n&spplus;-leitenden Einsenkzonen (die Zonen 16 in Fig. 8A), welche sich von der Oberfläche des Plättchens erstrecken, bis sie die überdeckte Zone 4 erreichen. Die Definierung der p&spplus;-leitenden Zone 6 und der durch die Bezugsziffer 7 und 17 in Fig. 8A bezeichneten n&spplus;- Zonen erfolgt dann, wobei die Zonen 17 angereicherte Absenkzonen sind, welche die Kontaktierung und Verringerung des elektrischen Widerstandes der Absenkzonen verbessern sollen.
  • Nach den letzten Metallisierungsschritten und Anbringen der Elektroden hat der Aufbau die in Fig. 8a dargestellte Form.
  • Das Konzentrationsprofil (Co) der verschiedenen Dotiermittel in den verschiedenen Zonen des Aufbaus entlang einer Ebene gemäß dem Schnitt A-A in Fig. 7 ist in Fig. 9 veranschaulicht, wobei die Achse X den Abstand von der oberen Fläche des Plättchens angibt. Man bemerkt, daß der Anschluß Cp auch in der Emitterschalterkonfiguration notwendig sein kann, um die am Kollektor von Ts herrschende Spannung zu detektieren, eine volle Sättigung von Ts über seinen Basisstrom (Antisättigungsschaltung) und somit die Arbeitsgeschwindigkeit seines Schaltens steuern zu können.
  • Das erste epitaxiale Wachstum auf dem Substrat könnte unnötig sein, wenn ein Substrat, dessen Eigenschaften äquivalent denjenigen des oben genannten Substrats (Substrat 1 in Fig. 2) sind, benutzt wird, nachdem die erste epitaxiale Schicht gewachsen ist.
  • Wenn die Erfindung hier auch anhand einer Struktur mit npn- Transistoren veranschaulicht worden ist, läßt sie sich mit dem Fachmann zur Verfügung stehenden Abwandlungen auch für Strukturen mit pnp-Transistoren anwenden, weil man in diesem Fall von einem p-Substrat ausgeht.
  • Die beschriebenen Prozesse eignen sich natürlich auch zur gleichzeitigen Ausbildung mehrerer Paare von Bipolartränsistoren Tp und Ts auf demselben Plättchen. Dies findet Anwendung beispielsweise bei Halbbrückenstrukturen zur Steuerung von Gleichstrommotoren oder Schrittmotoren (für welche zwei Paare genügen) und zur Steuerung von 3-Phasen-Strommotoren (für welche drei Paare benötigt werden).
  • In diesen Fällen werden sämtliche Transistoren Tp auf demselben Substrat vorgesehen und haben daher einen gemeinsamen Kollektoranschluß, während die Elektroden jedes Paares, die auf der Front des Plättchens angeordnet sind, miteinander und mit der externen Schaltung verbunden werden können, wie es die Schaltungserfordernisse bedingen.

Claims (10)

1. Struktur mit einem bipolaren Leistungstransistor, nachfolgend mit Tp bezeichnet, und einem bipolaren Niederspannungstransistor, nachfolgend mit Ts bezeichnet, in Emitterschaltkonfiguration in integrierter Schaltung auf dem selben Halbleitermaterialplättchen, gekennzeichnet durch das Vorhandensein der folgenden Kombination:
- ein Halbleitersubstrat (1, 2) eines ersten Leilungstyps, welcher den Kollektor von Tp bildet,
- eine in dem Substrat (1, 2) ausgebildete und die Basiszone von Tp bildende erste Zone (3) eines zweiten Leitungstyps, welche dem ersten Leitungstyp entgegengesetzt ist,
- eine in der ersten Zone (3) vorgesehene zweite Zone (4) des ersten Leitungstyps, welche den Emitter von Tp und gleichzeitig den Kollektor von Ts bildet,
- eine epitaktische Schicht (5) vom ersten Leitungstyp, die auf der gesamten Plättchenoberfläche angeordnet ist,
- in der epitaktischen Schicht (5) gebildete dritte Zonen (8) vom zweiten Leitungstyp, die mit der ersten Zone (3) verbunden sind und eine die Kollektorzone (5) von Ts bildende vierte Zone einschließen,
- eine in einem Teil der vierten Zone (5) begrenzte fünfte Zone (6) vom zweiten Leitungstyp, welche die Basis von Ts bildet,
- eine in der fünften Zone (6) vorgesehene sechste Zone (7) vom ersten Leitungstyp, welche die Emitterzone von Ts bildet,
- auf der Front des Plättchens befindliche Metallisierungen, welche die Emitterelektroden (E) von Ts, die Basiselektroden (B') von Ts und die Basiselektroden (B) von Tp bilden,
- eine auf der gesamten Rückfläche des Plättchens vorgesehene Metallisierung, welche die Kollektorelektrode (C) von Tp bildet.
2. Struktur nach Anspruch 1, bei welcher der Substrat (1, 2) eine weitere epitaktische Schicht (2) umfaßt, in welcher die erste Zone (3) vorgesehen ist.
3. Struktur mit einem bipolaren Leistungstransistor, nachfolgend mit Tp bezeichnet, und einem bipolaren Niederspannungstransislor, nachfolgend mil Ts bezeichnel, in Halbbrückenkonfiguration, integretiert in dem selben Halbleitermaterialplättchen, dadurch gekennzeichnet, daß in Kombination vorhanden sind:
- ein Halbleitersubstrat (1, 2) eines ersten Leitungstyps, welcher den Kollektor von Tp bildet,
- eine im Substrat (1, 2) vorgesehene, die Basiszone von Tp bildende erste Zone (3) eines zweiten Leitungstyps, welcher dem ersten Leitungstyp entgegengesetzt ist,
- eine in der ersten Zone (3) vorgesehene zweite Zone (4) vom ersten Leitungstyp, welche den Emitter von Tp und gleichzeitig den Kollektor von Ts bildet,
- eine epitaktische Schicht (5) vom ersten Leitungstyp, die auf der gesamten Oberfläche des Plättchens angeordnet ist,
- in der epitaktischen Schicht (5) ausgebildete dritte Zonen (8) vom zweiten Leitungstyp, welche mit der ersten Zone (3) verbunden sind und eine die Kollektorzone (5) von Ts bildende vierte Zone einschließen,
- eine in einem Teil der vierten Zone (5) definierte fünfte Zone (6) vom zweiten Leitungstyp, welche die Basis von Ts darstellt,
- eine in der fünften Zone (6) vorgesehene sechste Zone (7) vom ersten Leitungstyp, welche die Emitterzone von Ts bildet,
- auf der Front des Plättchens vorgesehne Metallisierungen, welche die Emitterelektroden (E) von Ts, die Basiselektroden (B') von Ts und die Basiselektroden (B) von Tp bilden,
- eine auf der gesamten Rückfläche des Plättchens vorgesehene Metallisierung, welche die Kollektorelektrode (C) von Tp bildet,
- mindestens eine in der vierten Zone (5) ausgebildete Einsenkzone (16, 17) vorrt ersten Leitungstyp, welche derart bemessen ist, daß sie die zweite Zone an die Oberfläche des Plättchens heranführt,
- mindestens eine Metallisierung auf der Front des Plättchens, welche eine Elektrode (Cp) zur Verbindung mit der Einsenkzone (16, 17) bildet.
4. Struktur nach Anspruch 3, dadurch gekennzeichnet, daß das Substrat (1, 2) eine weitere epitaxiale Schicht (2) umfaßt, in welcher die erste Zone (3) vorgesehen ist.
5. Struktur nach Anspruch 3, dadurch gekennzeichnet, daß die Einsenkzone (16, 17) mit der gesamten Kontur der zweiten Zone (4) in Verbindung steht und die fünfte Zone (6) vollständig einschließt.
6. Struktur nach Anspruch 5, dadurch gekennzeichnet, daß die Einsenkzone (16, 17) in einem Teil (17) nahe der Plättchenoberfläche einen höheren Prozentsatz von Dotierstoff enthält.
7. Verfahren zur Herstellung einer Schaltungsstruktur in integrierter Form in einem Plättchen aus Halbleitermaterial, welches einen bipolaren Leistungstransistor und einen bipolaren Niederspannungstransistor in Emitterschaltungskonfiguration enthält, umfassend:
- Ausbildung einer ersten Zone (3) eines zweiten Leitungstyps in einem Siliziumsubstrat (1, 2) eines ersten Leitungstyps, wobei der zweite Leitungstyp dem ersten entgegengesetzt ist, durch Ablagerung oder Ionenimplantation von Dotiermittel und nachfolgenden Diffusionsprozeß,
- Vorsehen einer zweiten Zone (4) vom ersten Leitüngstyp innerhalb der ersten Zone (3) durch Ablagerung oder Ionenimplantation von Dotiermittel und nachfolgenden Diffusionsprozeß,
- Wachsenlassen einer epitaktischen Schicht (5) vom ersten Leitungstyp,
- Definieren von dritten Zonen (8) des zweiten Leitungstyps innerhalb der epitaktischen Schicht (5) durch bekannte Oxidation, Photomaskierung, Ablagerung oder Implantation von Dotiermittel und Diffusionsverfahren, wobei die dritten Zonen von der Oberfläche (9) des Plättchens zur ersten Zone (3) reichen, um eine vierte Zone (5) des ersten Leitungstyps zu definieren und einzuschließen,
- Wachsenlassen einer Schicht (18) von thermischem Oxid SiO&sub2; auf der Oberfläche der epitaktischen Schicht (5),
- Definierung einer fünften Zone (6) vom zweiten Leitungstyp innerhalb der vierten Zone (5),
- Definierung einer sechsten Zone (7) vom ersten Leitungstyp innerhalb der fünften Zone (6),
- Ausbildung ohm'scher Kontakte zur dritten, fünften und sechsten Zone sowie zur Rückseite des Substrats durch Metallisierung.
8. Verfahren zur Herstellung einer Schaltungsstruktur nach Anspruch 7, dadurch gekennzeichnet, daß vor der Ausbildung der ersten Zone (3) eine andere epitaktische Schicht (2) vom ersten Leitungstyp auf dem Substrat (1, 2) wachsen gelassen wird.
9. Verfahren zur Herstellung eines Schaltungsaufbaus in integrierter Form auf einem Plättchen aus Halbleitermaterial, enthaltend einen bipolaren Leistungstransistor und einen bipolaren Niederspannungstransistor in Halbbrückenkonfiguration, aufweisend:
- Ausbildung einer ersten Zone (3) eines zweiten Leitungstyps in einem Siliziumsubstrat (1, 2) eines ersten Leitungstyps, wobei der zweite Leitungstyp dem ersten entgegengesetzt ist, durch Ablagern oder Ionenimplantation eines Dotiermittels und nachfolgenden Diffusionsprozeß,
- Vorsehen einer zweiten Zone (4) vom ersten Leitungstyp innerhalb der ersten Zone (3) durch Ablagerung oder Ionenimplantation von Dotiermittel und nachfolgendes Diffusionsverfahren,
- Wachsenlassen einer epitaktischen Schicht (5) vom ersten Leitungstyp,
- Definierung von dritten Zonen (3) des zweiten Leitungstyps innerhalb der epitaktischen Schicht (5) durch Oxidation, Photomaskierung, Ablagerung oder Implantation von Dotiermittel und Diffusionsverfahren, wobei die dritten Zonen sich von der Oberfläche (9) des Plättchens zur ersten Zone (3) erstrecken und eine vierte Zone (5) vom ersten Leitungstyp definieren und einschließen,
- Ausbildung von siebten Zonen (16) des ersten Leitungstyps innerhalb der vierten Zone (5), welche von der Oberfläche (9) des Plättchens zur zweiten Zone (4) reichen,
- Wachsenlassen einer Schicht (18) aus thermischem Okid SiO&sub2; auf der Oberfläche der epitaktischen Schicht (5),
- Definierung einer fünften Zone (6) des zweiten Leitungstyps innerhalb der vierten Zone (5),
- Definierung einer sechsten Zone (7) des ersten Leitungstyps innerhalb der fünften Zone (6),
- Ausbildung ohm'scher Kontakte zur dritten, fünften, sechsten und siebten Zone und zur Rückseite des Substrats durch Metallisierung.
10. Verfahren zur Herstellung einer Schaltungsstruktur nach Anspruch 9, dadurch gekennzeichnet, daß vor der Ausbildung der ersten Zone (3) eine andere epitaktische Schicht (2) vom ersten Leitungstyp auf dem Substrat (1, 2) wachsengelassen wird.
DE69122598T 1990-12-31 1991-12-18 Integrierte Struktur eines bipolaren Leistungstransistors und eines Wiederspannungsbipolartransistors in Emittorschaltungs- oder Halbbrückenanordnung und dies bezügliche Herstellungsverfahren Expired - Fee Related DE69122598T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT02257790A IT1246759B (it) 1990-12-31 1990-12-31 Struttura integrata di transistore bipolare di potenza e di transistore bipolare di bassa tensione nelle configurazioni ''emitter switching'' o ''semi-ponte'' e relativi processi di fabbricazione.

Publications (2)

Publication Number Publication Date
DE69122598D1 DE69122598D1 (de) 1996-11-14
DE69122598T2 true DE69122598T2 (de) 1997-03-06

Family

ID=11198032

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69122598T Expired - Fee Related DE69122598T2 (de) 1990-12-31 1991-12-18 Integrierte Struktur eines bipolaren Leistungstransistors und eines Wiederspannungsbipolartransistors in Emittorschaltungs- oder Halbbrückenanordnung und dies bezügliche Herstellungsverfahren

Country Status (5)

Country Link
US (2) US5376821A (de)
EP (1) EP0493854B1 (de)
JP (1) JP3166980B2 (de)
DE (1) DE69122598T2 (de)
IT (1) IT1246759B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866461A (en) * 1990-12-30 1999-02-02 Stmicroelectronics S.R.L. Method for forming an integrated emitter switching configuration using bipolar transistors
DE69315813T2 (de) * 1992-12-28 1998-06-10 Koninkl Philips Electronics Nv Kaskodenschaltungsstruktur mit bipolaren Epitoxial-Transistoren und niedrig gelegenem Basisanschluss
EP0810662A1 (de) * 1996-05-29 1997-12-03 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Integriertes Bauteil in Emitterschalteranordnung und mit einer zellularen Struktur
EP0977264B1 (de) * 1998-07-31 2006-04-26 Freescale Semiconductor, Inc. Halbleiterstruktur für Treiberschaltkreise mit Pegelverschiebung
KR100922423B1 (ko) * 2002-09-06 2009-10-16 페어차일드코리아반도체 주식회사 바이폴라 트랜지스터 및 그 제조방법
EP1654768A1 (de) * 2003-08-13 2006-05-10 ATMEL Germany GmbH Verfahren zur verbesserung elektrischer eigenschaften aktiver bipolarbauelemente
DE102004037186B4 (de) * 2003-08-13 2010-04-15 Atmel Automotive Gmbh Bipolares Halbleiterbauelement mit Kaskodenstruktur und Verfahren zur Herstellung desselben
JP4775683B2 (ja) * 2003-09-29 2011-09-21 オンセミコンダクター・トレーディング・リミテッド 半導体集積回路装置
DE102004037252A1 (de) 2004-07-31 2006-03-23 Atmel Germany Gmbh Verfahren zur Integration von drei Bipolartransistoren in einem Halbleiterkörper, Mehrschichtbauelement und Halbleiteranordnung
DE102004044835B4 (de) 2004-09-14 2008-12-11 Atmel Germany Gmbh Integrierte Halbleiter-Kaskodenschaltung für Hochfrequenzanwendungen
DE102005009725A1 (de) * 2005-03-03 2006-09-07 Atmel Germany Gmbh Verfahren zur Integration von zwei Bipolartransistoren in einen Halbleiterkörper, Halbleiteranordnung in einem Halbleiterkörper und Kaskodenschaltung
FR2919896B1 (fr) * 2007-08-07 2009-10-30 Snecma Sa Turboreacteur comprenant un generateur de courant monte dans la soufflante et un procede de montage dudit generateur dans la soufflante
US8598008B2 (en) * 2010-10-20 2013-12-03 Texas Instruments Incorporated Stacked ESD clamp with reduced variation in clamp voltage
CN109459915B (zh) * 2018-11-06 2022-02-01 恒科科技产业有限公司 一种打印机墨粉耗材制作加工设备及墨粉耗材制作工艺
CN116153992B (zh) * 2023-04-21 2023-06-23 上海陆芯电子科技有限公司 一种逆导型绝缘栅双极型晶体管

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4458158A (en) * 1979-03-12 1984-07-03 Sprague Electric Company IC Including small signal and power devices
IT1217323B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Struttura integrata di transistor bipolare di potenza di alta tensione e di transistor mos di potenza di bassa tensione nella configurazione"emitter switching"e relativo processo di fabbricazione
IT1217322B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Procedimento di fabbricazione di un dispositivo nonolitico a semiconduttope comprendente almeno un transistor di un circuito integrato di comando e un transistor di rotenza in tegrato nella stessa piastrina
EP0347550A3 (de) * 1988-06-21 1991-08-28 Texas Instruments Incorporated Verfahren zur Herstellung von isolierten vertikalen und superverstärkenden Bipolar-Transistoren
IT1234252B (it) * 1989-06-16 1992-05-14 Sgs Thomson Microelectronics Dispositivo a semiconduttore comprendente un circuito di comando e uno stadio di potenza a flusso di corrente verticale integrati in modo monolitico nella stessa piastrina e relativo processo di fabbricazione

Also Published As

Publication number Publication date
IT9022577A0 (it) 1990-12-31
US5500551A (en) 1996-03-19
IT1246759B (it) 1994-11-26
JP3166980B2 (ja) 2001-05-14
EP0493854A1 (de) 1992-07-08
IT9022577A1 (it) 1992-07-01
EP0493854B1 (de) 1996-10-09
JPH0613556A (ja) 1994-01-21
DE69122598D1 (de) 1996-11-14
US5376821A (en) 1994-12-27

Similar Documents

Publication Publication Date Title
DE69331512T2 (de) Bipolarer Transistor mit isolierter Steuerelektrode und Verfahren zur Herstellung desselben
DE69113987T2 (de) Monolitische Halbleiteranordnung bestehend aus einer integrierten Kontrollschaltung und aus mindestens einem Leistungstransistor, die auf demselben Chip integriert sind und Herstellungsverfahren.
DE3855603T2 (de) Integrierter bipolarer Hochspannungsleistungstransistor und Niederspannungs-MOS-Transistorstruktur in Emitterumschaltkonfiguration und Herstellungsverfahren
DE69122598T2 (de) Integrierte Struktur eines bipolaren Leistungstransistors und eines Wiederspannungsbipolartransistors in Emittorschaltungs- oder Halbbrückenanordnung und dies bezügliche Herstellungsverfahren
DE69125390T2 (de) Laterale Bipolartransistorstruktur mit integriertem Kontrollschaltkreis und integriertem Leistungstransistor und deren Herstellungsprozess
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE1639254A1 (de) Feldeffekthalbleitereinrichtung mit isoliertem Gatter und einem Durchschlagverhinderungsschaltelement sowie Verfahren zu ihrer Herstellung
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE4041050A1 (de) Integrierter schaltkreis
DE69021915T2 (de) MOS-Pilotstruktur für einen Transistor mit isolierter Steuerelektrode und Verfahren zur Versorgung eines solchen Transistors mit Pilotstrom.
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE1931149A1 (de) Triac-Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE4213423A1 (de) Bipolartransistor mit isolierter steuerelektrode
DE69128406T2 (de) Lateraler MOSFET und Verfahren zur Herstellung
DE102006002438A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP0103653B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE68925150T2 (de) Bipolartransistor und Verfahren zu dessen Herstellung
DE3688030T2 (de) Bipolare integrierte schaltung mit isolationsstruktur und substratkontakt und verfahren zur herstellung.
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE68928763T2 (de) Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC
DE3743204C2 (de) Leistungstransistor mit verbesserter Sicherheit gegen zweiten Durchbruch
DE68917963T2 (de) Verfahren zur Herstellung eines MOS-Typ-Halbleiter-Bauelement.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee