DE2130975C3 - Schaltungsanordnung zum Empfang von Mehrfrequenzsignalen - Google Patents
Schaltungsanordnung zum Empfang von MehrfrequenzsignalenInfo
- Publication number
- DE2130975C3 DE2130975C3 DE2130975A DE2130975A DE2130975C3 DE 2130975 C3 DE2130975 C3 DE 2130975C3 DE 2130975 A DE2130975 A DE 2130975A DE 2130975 A DE2130975 A DE 2130975A DE 2130975 C3 DE2130975 C3 DE 2130975C3
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- gate
- input
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
- H04Q1/44—Signalling arrangements; Manipulation of signalling currents using alternate current
- H04Q1/444—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies
- H04Q1/45—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling
- H04Q1/453—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling in which m-out-of-n signalling frequencies are transmitted
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Mobile Radio Communication Systems (AREA)
- Measurement Of Current Or Voltage (AREA)
- Dc Digital Transmission (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Electronic Switches (AREA)
Description
Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Empfang von Mehrfrequenzsignalen nach
dem Oberbegriff des Anspruchs 1.
Bekanntlich werden codierte Zeichen oft unter Verwendung eines Mehrfrequenzsignal-Systems übertragen.
Ein bekanntes Mehrfrequenzsignal-Empfangssystem zum Empfangen der Mehrfrequenzsignale, die
durch dieses Mehrfrequenzsignal-System übertragen werden, ist in F i g. 1 gezeigt. Die über einen
Eingangsanschluß 1 angelegten Mehrfrequenzsignale werden zu einem an der Eingangsseite vorgesehenen
Verstärkerkreis 2 gegeben, in dem eine Impedanzumwandlung ausgeführt wird und die Mehrfrequenzsignale
auf einen geeigneten Pegel verstärkt werden und darüber hinaus notwendigenfalls eine Amplitudenbegrenzung
durchgeführt wird. Der Ausgang des Verstärkerkreises 2 wird dann an die Bandpaßfilter BFi bis
BF4 angelegL Die Mehrfrequenzsignale werden durch
ίο diese Bandpaßfilter SFl bis BF4 entsprechend den
Bandkennlinien der Bandpaßfilter SFl bis BF4
ausgewählt. Diese ausgewählten Signale werden zu Signaldetektorkreisen DETi bis DET4 übertragen, von
denen jeder einen bekannten Schmitt-Triggerkreis od. dgl. enthält Wenn der Betrag der Ausgangssignale
der Dandpaßfilter 5Fl bis BF 4 einen Schwellwertpegel
übersteigt, werden Impulszüge mit Frequenzen äquivalent zu diesen Signalen von den Signaldetektorkreisen
DETi bis DET4 erzeugt Die Impulszüge werden an die Gleichrichterkreise RCi bis RC4 angelegt, in denen
die Gleichrichtung, Glättung und Signalformung ausgeführt wird und die Impulszüge in kontinuierliche Signale
umgewandelt werden.
Diese Signale werden von den Ausgangsanschlüssen 3, 4, 5 und 6 als Ausgangssignale abgenommen. Dieses
bekannte Mehrfrequenzsignal-Empfangssystem hat jedoch die Nachteile, daß der Schaltungsaufbau kompliziert
ist, daß die Abmessung der Schaltung nicht verringert werden kann und daß die Schaltung teuer ist,
da Gleichrichterkreise RCi bis RC4 in der gleichen Anzahl wie Signaldetektorkreise DETi bis DET4
erforderlich sind und ein Kondensator mit großer Kapazität in jedem Gleichrichterkreis RCi bis RC4
erforderlich ist.
Bei einer bekannten Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1 sind die ODER-Tore mit
den Eingängen der den Bandfiltern nachgeordneten Einrichtungen verbunden und an den Ausgang des
gemeinsam zugeordneten ODER-Tors ist ein Dauerprüfkreis angeschlossen (DE-PS 11 38 436). Jeder der
einem Bandfilter nachgeordneten Einrichtungen enthält dabei einen Gleichrichter.
Bei einer anderen Schaltungsanordnung zum Empfang von Mehrfrequenzsignalen ist auch jedem Bandfilter
ein Gleichrichter nachgeschaltet (DE-PS 1248 118). Der Erfindung liegt die Aufgabe zugrunde, eine
Schaltungsanordnung zum Empfang von Mehrfrequenzsignalen nach dem Oberbegriff des Anspruchs 1
zu schaffen, die nicht für jeden einer Signalfrequenz
so zugeordneten Schaltungsteil einen Gleichrichter erfordert. Gelöst wird diese Aufgabe durch die kennzeichnenden
Merkmale des Anspruchs 1. Die Verwendung nur eines Gleichrichterkreises für alle Frequenzbereiche
führt zu einem vereinfachten Schaltungsaufbau.
Weiterbildungen der Erfindung sind in den Unteransprüchen
angegeben. Hierbei ist vorteilhaft, daß der Kondensator, der an sich eine große Kapazität
aufweisen muß, nur einmal erforderlich ist.
Die Erfindung wird unter Bezugnahme auf die Beschreibung erläutert, in der sind
Fig. 1 ein Blockschaltbild einer bekannten Schaltungsanordnung zum Empfang von Mehrfrequenzsignalen,
Fig.2 ein Blockschaltbild der Schaltungsanordnung nach der Erfindung,
Fig.2 ein Blockschaltbild der Schaltungsanordnung nach der Erfindung,
Fig.3 ein Schaltbild einer Ausführungsform des Gleichrichterkreises in F i g. 2,
F i g. 4 eine Darstellung von Signalformen an Teilen
des Gleichrichterkreises der F i g. 3,
F i g. 5 ein Schaltbild einer anderen Ausführungsform des Gleichrichterkreises in F i g. 2 und
F i g. 6 ein Blockschaltbild des Signaldetektorsystems
in einem Fernsprech-Tastaturwahlsystem unter Ver-Wendung
der Schaltungsanordnung nach der Erfindung.
Die bekannte Schaltungsanordnung der F i g. 1 hat,
wie oben beschrieben, die Nachteile, daß der Schaltungsaufbau kompliziert ist, da Gleichrichterkreise RC1
bis RC4 entsprechend den MehrfrequenzsignuJen
vorgesehen sind, und daß die Abmessung der Schaltung nicht reduziert werden kann, daß es insbesondere
schwierig ist, eine integrierte Schaltung auszuführen, da ein Kondensator mit großer Kapazität in jedem
Gleichrichterkreis verwendet werden muß.
Fig.2 zeigt die Schaltungsanordnung nach der Erfindung. Gemäß F i g. 2 werden die Mehrfrequenzsignale
an den Eingangsanschluß 11 angelegt, der mit dem Eingang des Eingangsverstärkerkreises 12 verbunden
ist, dessen Ausgang mit den Eingängen der Signaldetektorkreise DETU bis DET14 über Bandpaßfilter SFIl
bis BF'14 verbunden ist. Der vorstehend erwähnte Teil der Schaltung der F i g. 2 ist nicht von dem äquivalenten
Teil der bekannten Schaltung der F i g. 1 verschieden. Bei der Schaltung nach der Erfindung sind die Ausgänge
dieser Signaldetektorkreise D£T11 bis D£T14 einerseits
jeweils mit den ersten Eingängen der »Oder«-Tore OR 1 bis OR 4 und andererseits jeweils mit dem ersten
bis vierten Eingang des »Oder«-Tores OR 5 verbunden, das gemeinsam für die Frequenzen der Mehrfrequenzsignale
vorgesehen ist. Die Ausgänge der »Odero-Tcre OR 1 bis OR 4 sind jeweils an die ersten Eingänge der
»Und«-Tore ANDi bis AND 4 angeschlossen. Der Ausgang des »Oder«-Tores OR 5 ist an die zweiten
Eingänge der »Und«-Tore AND 1 bis AND4 über den
Gleichrichterkreis RCW angeschlossen, der gemeinsam für alle Frequenzen verwendet wird. Die Ausgänge
dieser »Und«-Tore ANDX bis AND 4 sind mit Ausgangsanschlüssen 13,14,15 und 16 und auch mit den
zweiten Eingängen der »Oder«-Tore OR 1 bis OR 4 verbunden.
Während der Aufbau der Schaltung nach der Erfindung vorangehend beschrieben worden ist, wird als
nächstes deren Wirkungsweise beschrieben. Die dem Eingangsanschluß 11 zugeführten Mehrfrequenzsignale
werden auf den Eingangsverstärkerkreis 12 übertragen, indem die Impedanzumwandlung der Mehrfrequenzsignale
ausgeführt wird, die Signale bis auf einen geeigneten Pegel verstärkt werden und darüber hinaus
notwendigenfalls eine Amplitudenbegrenzung durchgeführt wird, woraufhin der Ausgang des Verstärkerkreises
12 an die Bandpaßfilter SFIl bis SF14 gelegt wird.
Die Mehrfrequenzsignale werden in den Bandpaßfiltern SFIl bis BF14 entsprechend den Bandkennlinien der
Bandpaßfilter SFIl bis BF14 ausgewählt. Diese
ausgewählten Signale werden zu Signaldetektorkreisen DETW bis D£T14 übertragen. Wenn der Betrag der
Ausgangssignale der Bandpaßfilter SFIl bis BF14
einen Schwellwertpegel übersteigt, werden Impulszüge mit Frequenzen äquivalent den Signalen von den
Signaldetektorkreisen DETW bis DET14 erzeugt.
Diese Impulszüge werden zu den »Oder«-Toren OR 1 bis OR 4 und auch zu den vier Eingängen des
»Oder«-Tores OR 5 gegeben. Als Folge wird ein
Impulszug von dem »Oder«-Tor OR 5 erzeugt und dieser Impulszug wird dem Gleichrichterkreis RCW
zugeführt und in eine Signalform umgewandelt, worauf nachfolgend Bezug genommen wird. Der Ausgang von
dem Gleichrichterkreis RCW wird an die zweiten Eingänge der »Und«-Tore AND 1 bis AND 4 angelegt.
Gleichzeitig werden Impulszüge von den Ausgängen der »Oder«-Tore OR 1 bis OR 4 an die ersten Eingänge
der »Und«-Tore ANDi bis AND 4 angelegt Somit wird das »Und« der Ausgangssignale des Gleichrichterkreises
RCW und der Ausgangssignale der »Oder«- Tore ORi bis OR 4 in den »Und«-Toren ANDl bis
AND 4 erhalten. Auch wird ein Ausgang nur von demjenigen »Und«-Tor unter den »Und«-Toren AND 1
bis AND 4 erzeugt, an das die Frequenz äquivalent zu diesem Signal angelegt wird, wie z. B. dem »Und«-Tor
AND2. Dieser Ausgang des »Und«-Tores AND2 wird
von dem Ausgangsanschluß 14 abgenommen und auch dem zweiten Eingang des »Oder«-Tores OT? 2 zugeführt
Es ist zu bemerken, daß die Ausgänge der »Und«-Tore AND 1 bis AND 4 den zweiten Eingängen
der »Oder«-Tore OR 1 bis OR 4 zu dem Zwecke zurückgeführt werden, daß eine Modulation der
Ausgänge der »Und«-Tore ANDi bis AND 4 durch
diejenigen Signale verhindert wird, die dem Gleichrichterkreis RCW zugeführt werden, d.h. durch die
Ausgangssignale der Signaldetektorkreise D£T11 bis
DET14, und um eine Selbsthaltung der Ausgänge der
»Und«-Tore AND 1 bis AND 4 zu erreichen. Wenn die Anlegung der Eingangssignale an den Eingangsanschluß
11 gestoppt wird, wird kein Ausgang von dem Gleichrichterkreis RCW erzeugt und kein Ausgang
wird von den Ausgangsanschlüssen 13 bis 16 erzeugt.
Nachfolgend wird der Gleichrichterkreis RCW zum
Umwandeln der Impulssignalzüge in kontinuierliche Signale und unter Verwendung des Aufbaus einer
bevorzugten Ausführungsform der Schaltung nach der Erfindung erläutert. Ein Gleichrichterkreis mit einem
Glättungskreis mit einem Kondensator, einer in Reihe mit dem Kondensator geschalteten Diode und einem
Parallelkreis eines Widerstandes und eines Glättungskondensators, durch den die Kathode der Diode geerdet
ist, ist bisher allgemein für diesen Zweck verwendet worden. Wenn aber ein solcher Gleichrichterkreis
verwendet wird, ist ein Glättungskondensator mit einer relativ großen Kapazität erforderlich. Darüber hinaus
werden die Ausgangssignale des Gleichrichterkreises deformiert. Deshalb wird ein getrennter Impulsformkreis
zum Kompensieren dieser Signalformdeformation notwendig und dieser bekannte Gleichrichterkreis hat
den Nachteil, daß der Schaltungsaufbau kompliziert wird. Ein Gleichrichterkreis nach der Erfindung, der
diesen Nachteil vermeiden kann und eine bevorzugte Ausführungsform der Schaltungsanordnung nach der
Erfindung bildet, ist in F i g. 3 gezeigt. F i g. 4 zeigt Signalformen an den verschiedenen Teilen des Gleichrichterkreises
der Fig.3. 31 ist der Eingangsanschluß, an den die Signal-Impulszüge (Fig.4a) von den
Signaldetektorkreisen DETW bis DET14 über das »Oder«-Tor OR 5 angelegt werden. Dieser Eingangsanschluß
31 ist über den Kondensator C und den Widerstand R 1, die in Reihe geschaltet sind, geerdet.
Der Widerstand Ri in Fig.3 kann im allgemeinen
entweder geerdet oder mit dem positiven Pol der Gleichspannungswelle verbunden sein, und zwar abhängig
davon, ob die Signalimpulse positive oder negative Polarität haben. Die Diode D ist parallel zu dem
Widerstand R 1 geschaltet, und der Verbindungspunkt des Widerstandes R i und des Kondensators C ist mit
dem Eingang des Inverters INV verbunden. Obwohl diese Diode D für Haltezwecke verwendet wird, kann
sie weggelassen werden, falls der Arbeitszyklus und die Amplitude der Impulse ausreichend sind, um den
Umkehrvorgang des Inverters INVsicherzustellen. Der
Ausgang des Inverters /NVist mit einem Eingang eines logischen Kreises verbunden, wie z. B. eines NAND-Tores
32, wobei der andere Eingang dieses NAND-Tores 32 direkt mit dem Eingangsanschluß 31 verbunden ist
und der Ausgang des NAND-Tores 32 direkt mit dem Ausgangsanschluß 33 verbunden ist.
Während der Aufbau des bei einer bevorzugten Ausführungsform der Schaltung nach der Erfindung
verwendeten Gleichrichterkreises voranstehend beschrieben worden ist, wird nun die Arbeitsweise des
Gleichrichterkreises beschrieben. Wenn die Signalimpulsc
Pi, Pl, P3 und PA, deren Formen in Fig.4(a)
gezeigt sind, nicht an den Eingangsanschluß 31 angelegt werden, wird der Eingangsanschluß 31 auf positivem
Potential in bezug auf Erde gehalten. In diesem Zustand ist der Eingang des Inverters INV auf Null-Potential,
wie F i g. 4 (b) zeigt, da er von dem Eingangsanschluß 31 gleichstrommäßig durch den Kondensator C abgeriegelt
ist Der Ausgang des Inverters INV befindet sich deshalb auf positivem Potential, wie in F i g. 4 (c) gezeigt
ist, und da die beiden Eingänge des NAND-Tores 32 beide sich auf positivem Potential befinden, befindet sich
der Ausgang des NAND-Tores 32 auf Null-Potential, wie in F i g. 4 (d) gezeigt ist. Wenn die Signalimpulse P1,
P 2, P 3 und PA mit vorgezeichneten Zwischenpausen, wie dies in F i g. 4 (a) gezeigt ist, dem Eingangsanschluß
31 zugeführt werden, kommt der Eingangsanschluß 31 auf Null-Potential. Der Eingang des NAND-Tores 32,
der direkt mit dem Eingangsanschluß 31 verbunden ist, erhält auch Null-Potential und ein Ausgang mit
positivem Potential wird von dem Ausgang des NAND-Tores 32 erzeugt, d. h. an dem Ausgangsanschluß
33. Gleichzeitig ist der Eingang des Inverters /NV geneigt über den Kondensator C auf negatives
Potential zu kommen, wird aber auf Null-Potential durch die Diode D gehalten, und folglich wird der
Ausgang des Inverters /NV auf positivem Potential gehalten. Wenn der Eingangsanschluß 31 auf positives
Potential zurückgeführt wird, erhält als nächstes der Eingang des Inverters /NV positives Potential aufgrund
des Fließens des Ladestroms durch den Kondensator C zu dem Widerstand R 1 und dem Eingang des Inverters
/NV. Der Ausgang des Inverters /NV, d. h. ein Eingang des NAND-Kreises 32, erhält Null-Potential und
deshalb wird der Ausgangsanschluß 33 auf positivem Potential gehalten, wie dies in F i g. 4 (d) gezeigt ist. Die
durch den Widerstand R 1, den Kondensator C und die Eingangsimpedanz des Inverters /NV bestimmte Zeitkonstante
wird mit einem geeigneten Wert ausgewählt, so daß genügend Eingangsstrom dem Inverter /NV
während der Zwischenpausen des Impulszugs, d.h. während der Pause zwischen den Signalimpulsen PX
und P2, der Pause zwischen P2 und P3 und der Pause
zwischen P3 und PA, zugeführt werden kann, so daß der Ausgangsanschluß 33 schnell auf Null-Potential nach
dem Abstoppen der Zuführung des Impulszuges zurückgestellt werden kann. Während der Impulszug
dem Eingangsanschluß 31 zugeführt wird, wird somit der Ausgangsanschluß 33 auf positvem Potential infolge
des vorstehend erwähnten Vorgangs gehalten, und der Ausgangsanschluß 33 wird, nachdem die Anlegung des
Impulszuges gestoppt worden ist, auf Null-Potential zurückgeführt Die Signalimpulse PX, P2, P3 und PA
werden in ein kontinuierliches Signal umgewandelt wie dies in F i g. 4 (d) gezeigt ist
F i g. 5 zeigt eine andere Ausführungsform des Gleichrichterkreises in Fig. 2. Bei dem Gleichrichterkreis
der F i g. 3 wird ein Zug von Impulsen mit negativer Polarität dem Eingangsanschluß 31 zugeführt,
während bei dem Glcichrichterkreis der F i g. 5 ein Zug
mit Impulsen positiver Polarität dem Eingangsanschluß 31 zugeführt wird. Gemäß Fig.5 ist der Eingangsanschluß
31 über den Kondensator C und den Widerstand R 2 mit der Basis B des Transistors 44, der den Inverter
ίο /N Vbildet, verbunden. Die Basis B des Transistors 44 ist
über die Diode D geerdet und auch mit dem positiven Pol der Gleichspannungsquelle über den Widerstand
R 5 verbunden. Der Emitter E des Transistors 44 ist direkt geerdet und der Kollektor Cist mit dem positiven
Po! der Gleichspannisngsqueüe Ober den Widerstand
RA und auch mit dem Eingang des »Oder«-Tores 45
verbunden. Während bei jedem der Gleichrichterkreise der Fig.3 bzw. 5 der Eingangsanschluß 31 und der
Ausgang des Inverters (Kollektor C des Transistors 44 in Fig. 5) mit dem NAN D-Tor 32 bzw. dem »Oder«-Tor
45 verbunden ist, ist dieser Gleichrichterkreis nicht auf die Verwendung des NAND-Tors oder des »Oder«-
Tors beschränkt.
Als nächstes wird ein 2χ(]) -Fernsprech-Tastaturwählsystem
unter Verwendung der Schaltungsanordnung nach der Erfindung unter Bezugnahme auf die
F i g. 6 beschrieben. In F i g. 2 und 6 bezeichnen gleiche Zahlen und Buchstaben gleiche Teile, weshalb die
Erläuterung dieser Teile hier weggelassen wird und nur die weiteren Teile anschließend erläutert werden.
Zweifrequenzsignale mit einer Signalfrequenz aus einer Gruppe von vier tieferen Frequenzen und einer
Signalfrequenz aus einer Gruppe von vier höheren Frequenzen werden an den Eingangsanschluß 11
angelegt. Diese Signale werden durch den Eingangsverstärker 12 verstärkt und dann in höherfrequente Signale
und in tieferfrequente Signale durch das Hochpaßfilter 17 und das Tiefpaßfilter 18 geteilt. Die Amplitude des
höherfrequenten Signalausganges vom Hochpaßfilter 17 ist durch den Amplitudenbegrenzer 19 begrenzt.
Gemäß Fig.2 wird der Ausgang des Amplitudenbegrenzers 19 über die Bandpaßfilter BFhXX bis BFh 14
den Signaldetektorkreisen DEThXX bis DEThXA zugeführt und von den Ausgängen der Kreise DETh 11
bis DETh 14 werden Impulszüge erzeugt Gleichermaßen wird die Amplitude des tieferfrequenten Ausgangs
von dem Tiefpaßfilter 18 durch den Amplitudenbegrenzer 20 begrenzt, der Ausgang des Amplitudenbegrenzers
20 über die Bandpaßfilter BFIXX bis BFl 14 den Signaldetektorkreisen DETIXX bis DETIXA zugeführt
und die Impulszüge von den Ausgängen der Kreise DETlXX bis DETlXA erzeugt Die Ausgangsimpulszüge
der Signaldetektorkreise DETh 11 bis DETh XA werden den »Oder«-Toren ORh X bis ORh 5 zugeführt und die
Ausgangsimpulszüge DETlXX bis DETlXA werden den »Oder«-Toren ORlX bis ORl 5 zugeführt Die Ausgangssignale
der »Oder«-Tore ORh X bis ORh A werden den Eingängen der »Und«-Tore ANDh X bis ANDh A
zugeführt und die Ausgangssignale der »Oden<-Tore ORl X bis ORIA werden den Eingängen der »Und«-Tore
ANDl 1 bis ANDlA zugeführt Die Ausgangssignale der »Oder«-Tore ORh 5 und ORJ5 werden jeweils durch die
Gleichrichterkreise RChXi und RClXX gleichgerichtet
und die Ausgänge der Kreise RChXX und RClXX werden dem »Und«-Tor 21 zugeführt Das Signaldetektorsystem
in dem Tastentelefonwählsystem ist erforderlich, um die Gruppenprüffunktion der Überwachung der
Dauer, während der sowohl Frequenzen der höiherfre-
quenten Gruppe als auch Frequenzen der tieferfrequenten Gruppe erscheinen, und die Taktsteuerfunktion zum
Vorbestimmen der Dauer auszuführen, wenn sowohl Frequenzen der höherfrequenten Gruppe als auch
Frequenzen der tieferfrequenten Gruppe erscheinen. Die Dauer der Eingangssignale wird somit durch den
Betrieb des »Und«-Tores 21 und des Schmitt-Kreises 22 überwacht, und wenn die Dauer einen bestimmten
konstanten Wert übersteigt, werden Ausgangsimpulse zu dem Taktsteuerkreis 23 übertragen, der einen
monostabilen Multivibrator enthält. Andererseits wird der Taktsteuerkreis 23 durch diese Impulse getriggert
und erzeugt Signalimpulse mit einer konstanten Impulsbreite, wobei die Ausgangssignalimpulse den
Eingängen der »Und«-Tore ANDh 1 bis ANDh 4 und ANDl 1 bis ANDI4 zugeführt werden. Wie im Falle der
Fig.2 oben beschrieben worden ist, werden die Ausgangssignale von den Ausgangsanschlüssen h 13 bis
A 16 und /13 bis /16 abgenommen.
Bei der bekannten Schaltungsanordnung zum Empfang von Mehrfrequenzsignalen werden die Mehrfrequenzsignale
durch eine der Zahl der Frequenzen gleiche Zahl von Detektoren aufgefunden, um Impulszüge
zu erhalten, und diese Impuiszüge werden durch eine gleiche Zahl von Gleichrichtern gleichgerichtet. Gemäß
der Erfindung werden demgegenüber, wie oben beschrieben worden ist, die Mehrfrequenzsignale durch
einen gemeinsamen Gleichrichter gleichgerichtet, um kontinuierliche Signale zu erhalten, und deshalb kann
der Schaltungsaufbau wesentlich vereinfacht werden, kann die Abmessung der Schaltung verringert werden
und kann auch eine billige Mehrfrequenzsignal-Empfangsschaltung erhalten werden. Des weiteren kann
durch die Verwendung der Gleichrichterschaltung azr
Fig.3 oder 5 das Erfordernis der Verwendung von Kondensatoren mit großer Kapazität ausgeschaltet und
eine integrierte Schaltung leicht realisiert werden.
Hierzu 3 Blatt Zeichnungen
Claims (3)
1. Schaltungsanordnung zum Empfang von Mehrfrequenzsignalen, bei der für jede Signa!frequenz ein
auf diese abgestimmtes Bandfilter, eine diesem Bandfilter nachgeordnete Einrichtung (Signaldetektorkreis)
zur Erzeugung eines der Signalfrequenz entsprechenden Impulszugs, ein diesem Signaldetektorkreis
einzeln zugeordnetes ODER-Tor und ein auf einen Eingang dieses ODER-Tors rückgekoppeltes
UND-Tor vorgesehen sind, bei der an den Ausgängen der Signaldetektorkreise ein diesen
gemeinsam zugeordnetes ODER-Tor vorgesehen ist und bei der die den Signalfrequenzen entsprechenden
Impulszüge gleichgerichtet werden, dadurch
gekennzeichnet, daß die einzeln zugeordneten ODER-Tore (OR 1 bis OR 4; ORh 1 bis ORh 4,
ORl 1 bis OR14) an den Ausgängen der Signaidetektorkreise
(DETiI bis DET14; DEThW bis
DETh 14, DETlW bis DETI 14) angeschlossen sind, daß der Ausgang des jeweiligen dieser ODER-Tore
mit einem Eingang des auf dieses ODER-Tor rückgekoppelten UND-Tors (ANDi bis AND4;
ANDh 1 bis ANDh 4, ANDIi bis ANDI4) verbunden
ist und daß der Ausgang des gemeinsam zugeordneten ODER-Tors (OR 5; ORhS, ORl5) zu
dem Eingang eines gemeinsamen Gleichrichterkreises (RCW; RChW, RClW) führt, durch den allein
die den Signalfrequenzen entsprechenden Impulszüge gleichgerichtet werden.
2. Schaltungsanordnung nach Anspruch 1 mit negativer Polarität der dem Gleichrichterkreis
zugeführten Impulszüge, dadurch gekennzeichnet, daß der Eingang (31) des Gleichrichterkreises mit
einem Kondensator (C), der über die Parallelschaltung eines Widerstands (R 1) und einer Diode (D) an
Erde liegt, sowie ferner mit einem Eingang eines NAN D-Tors (32) verbunden ist, dessen anderer
Eingang über einen Inverterkreis (INV) mit dem Verbindungspunkt zwischen dem Kondensator (C)
und der Parallelschaltung (R 1, D) verbunden ist (F ig. 3).
3. Schaltungsanordnung nach Anspruch 1 mit positiver Polarität der dem Gleichrichterkreis
zugeführten impulszüge, dadurch gekennzeichnet, daß der Eingang (31) des Gleichrichterkreises über
die Reihenschaltung eines Kondensators (C) und eines Widerstands (R 2) mit einem Inverterkreis (44)
sowie ferner mit einem Eingang eines ODER-Tors (45) verbunden ist, dessen anderer Eingang mit dem
Ausgang des Inverterkreises verbunden ist, und daß der Verbindungspunkt zwischen der Reihenschaltung
(C, R 2) und dem Inverterkreis (44) auf positivem Potential liegt (Fig. 5).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP45057734A JPS5138484B1 (de) | 1970-07-03 | 1970-07-03 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2130975A1 DE2130975A1 (de) | 1972-01-05 |
DE2130975B2 DE2130975B2 (de) | 1979-03-01 |
DE2130975C3 true DE2130975C3 (de) | 1979-10-25 |
Family
ID=13064134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2130975A Expired DE2130975C3 (de) | 1970-07-03 | 1971-06-22 | Schaltungsanordnung zum Empfang von Mehrfrequenzsignalen |
Country Status (6)
Country | Link |
---|---|
US (1) | US3701857A (de) |
JP (1) | JPS5138484B1 (de) |
BE (1) | BE769428A (de) |
DE (1) | DE2130975C3 (de) |
GB (1) | GB1353199A (de) |
SE (1) | SE376139B (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA976675A (en) * | 1972-10-16 | 1975-10-21 | Microsystems International Limited | Dual tone receiver |
US3875347A (en) * | 1973-10-01 | 1975-04-01 | Gte Automatic Electric Lab Inc | Multifrequency signal receiver |
US3930127A (en) * | 1974-01-18 | 1975-12-30 | Baldwin Electronics Inc | Tone detector |
JPS5543677B2 (de) * | 1974-05-15 | 1980-11-07 | ||
JPS5242308A (en) * | 1975-10-01 | 1977-04-01 | Iwatsu Electric Co Ltd | Multiplex frequency signal receiver |
US4636590A (en) * | 1984-12-31 | 1987-01-13 | Computer Security Corporation | Method and apparatus for converting frequency signals representing characters to binary code |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL267564A (de) * | 1960-08-22 | |||
US3288940A (en) * | 1963-10-24 | 1966-11-29 | Automatic Elect Lab | Multifrequency signal receiver |
US3539731A (en) * | 1968-11-05 | 1970-11-10 | Bell Telephone Labor Inc | Multifrequency signal receiver |
-
1970
- 1970-07-03 JP JP45057734A patent/JPS5138484B1/ja active Pending
-
1971
- 1971-06-22 DE DE2130975A patent/DE2130975C3/de not_active Expired
- 1971-06-28 US US157361A patent/US3701857A/en not_active Expired - Lifetime
- 1971-06-30 GB GB3076471A patent/GB1353199A/en not_active Expired
- 1971-07-02 SE SE7108599A patent/SE376139B/xx unknown
- 1971-07-02 BE BE769428A patent/BE769428A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
BE769428A (fr) | 1971-11-16 |
US3701857A (en) | 1972-10-31 |
SE376139B (de) | 1975-05-05 |
GB1353199A (en) | 1974-05-15 |
DE2130975A1 (de) | 1972-01-05 |
DE2130975B2 (de) | 1979-03-01 |
JPS5138484B1 (de) | 1976-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2021943B2 (de) | Elektrisches bauelement | |
DE2811725C2 (de) | ||
DE1945420B2 (de) | Digitales Integrations-Synchronisations-Schaltnetzwerk | |
DE2439937C3 (de) | Schaltungsanordnung zur Erzeugung eines gegenüber einem Eingangsimpuls verzögerten Ausgangsimpulses | |
DE2130975C3 (de) | Schaltungsanordnung zum Empfang von Mehrfrequenzsignalen | |
DE3329242A1 (de) | Schaltungsanordnung zum ueberpruefen des zeitlichen abstands von rechtecksignalen | |
DE2108320A1 (de) | Einrichtung zur Frequenz- und Phasenregelung | |
DE2511651C3 (de) | Sicherheitsschaltung mit einem Schwellenkreis | |
DE1221277B (de) | Anordnung zur Demodulation von zweiphasigen Digitalsignalen | |
DE1951146A1 (de) | Phasenkomparator | |
DE2448303B2 (de) | Einrichtung zum Analysieren von in einer Flüssigkeit suspendierten Teilchen | |
DE3538948C1 (en) | Method for digitally measuring the peak value of ultrasonic test pulses | |
DE1264830B (de) | Verfahren zur maschinellen Zeichenerkennung | |
DE2145886C2 (de) | Sprachgeschützter frequenzselektiver Zeichenempfänger für Fernmelde-, insbesondere Fernsprechanlagen | |
DE2413540C3 (de) | Anordnung zur Frequenzverdopplung rechteckförmiger Impulsfolgen | |
DE2536413C3 (de) | Anordnung zur Erfassung des Freiwerde- oder Sperrvorganges eines Hochspannungs-Stromrichterventils | |
DE2423247C3 (de) | Verfahren und Einrichtung zur Erzeugung einer Impulsfolge, deren Frequenz proportional ist dem Produkt der Frequenzen zweier Impulsfolgen | |
DE2321901A1 (de) | System zum erfassen von frequenzabweichungen eines unbekannten signals von einer nennfrequenz | |
DE1812453C3 (de) | Schaltung zur Unterscheidung von Vmp\i\sio\9eT> vmteischteöYiclnet Frequenz | |
DE1512357A1 (de) | System zur UEbertragung von Information mit Hilfe von Impulssignalen | |
DE1537046B2 (de) | Schaltungsanordnung zur umsetzung einer wechselspannung in eine impulsfolge | |
DE2253328C2 (de) | Einrichtung zur Erkennung von Daten | |
DE3422805C1 (de) | Schaltungsanordnung zur Messung der Zeitdifferenz zwischen Impulsen | |
DE2220241C3 (de) | Digitales Verfahren zur Phasenüberwachung | |
DE2061588C (de) | Schaltung zur Entzerrung und/oder Konstanthaltung des Tastverhältnisses |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |