DE2811725C2 - - Google Patents
Info
- Publication number
- DE2811725C2 DE2811725C2 DE2811725A DE2811725A DE2811725C2 DE 2811725 C2 DE2811725 C2 DE 2811725C2 DE 2811725 A DE2811725 A DE 2811725A DE 2811725 A DE2811725 A DE 2811725A DE 2811725 C2 DE2811725 C2 DE 2811725C2
- Authority
- DE
- Germany
- Prior art keywords
- output signal
- pulse
- circuit
- shift register
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
Die Erfindung geht aus von einer Schaltungsanordnung
zum Anzeigen des Pegels eines Analogsignales veränderlicher
Amplitude entsprechend dem Oberbegriff des Anspruches 1.
Um beispielsweise den Aufzeichnungspegel eines Bandgerätes
einzustellen oder die Aussteuerung eines Lautsprechers
zu überwachen, ist aus der Praxis eine
Schaltungsanordnung zum Anzeigen des Pegels eines
Analogsignales veränderlicher Amplitude bekannt, bei
der der maximale Wert der Spitzen eines Audiosignals
analog festgeklemmt wird. Diese bekannte Schaltung
enthält zur Festklemmung des Spitzenwertes einen
Kondensator großer Kapazität, um eine lange Entladezeit
zu erzielen. Um andererseits eine kurze Ladezeit
zu erreichen, ist ein Treiber mit niedriger Ausgangsimpedanz
erforderlich.
Der Aufbau dieser bekannten Schaltungsanordnung ist
verhältnismäßig kompliziert und eignet sich nicht zur
Herstellung in IC-Technik.
Durch die DE-AS 12 16 927 ist ferner ein Analog-
Digital-Wandler mit logarithmischer Codierung bekannt,
bei dem eine Bezugsspannung in einer Vergleichsschaltung
mit der zu codierenden Analogspannung verglichen
wird und die Vergleichsschaltung ein Ausgangssignal
abgibt, wenn eine bestimmte Beziehung zwischen den
beiden Spannungen besteht.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung
entsprechend dem Oberbegriff des Anspruches
1 in ihrem Aufbau so zu vereinfachen, daß
sie sich zur Herstellung in IC-Technik eignet.
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden
Merkmale im Anspruch 1 gelöst.
Zweckmäßige Ausgestaltungen der Erfindung sind Gegenstand
der Unteransprüche.
Die Erfindung wird nachstehend anhand der Fig. 1 bis
3 beispielsweise erläutert. Es zeigt:
Fig. 1 ein Blockschaltbild der Pegelanzeigeeinrichtung
Fig. 2A bis 2K zur Erläuterung der Arbeitsweise der
Einrichtung in Fig. 1 den Verlauf von Signalen,
die auf der Ausgangsseite der jeweiligen
Blöcke in Fig. 1 erhalten werden, und
Fig. 3 eine einfache graphische Darstellung, aus der
der Anzeigezustand der Anzeigeeinrichtung in
Fig. 1 hervorgeht.
Bei dem in Fig. 1 in Form eines Blockschaltbildes gezeigten
Beispiel der Erfindung wird ein Analogsignal, z. B.
ein Audiosignal, einem Eingang 1 und dann über
einen logarithmischen Verstärker 2 einem Hüllkurvengleichrichter
3 zugeführt. Das Ausgangssignal des
Gleichrichters 3 wird einem Kondensator 4 zugeführt,
der den Spitzenwert des Ausgangssignals in zum Beispiel
etwa 2 Sekunden klemmt und einem Spitzenwertverstärker
5 zuführt. Der Klemmkondensator 4 dient dazu,
schnelle Änderungskomponenten des Spitzenwertes zu beseitigen.
Ein Bezugs- bzw. Taktimpulsoszillator 6 erzeugt
einen Taktimpuls P A , wie in Fig. 2A gezeigt.
Dieser Taktimpuls P A wird einem 1/8-Frequenzteiler 7
zugeführt.
Zum Zwecke der Erläuterung wird eine Zeit bzw. Periode von
acht Taktimpulsen als Einheitszeit oder Einheitsperiode
für die Spitzenwertanzeige angenommen (die im folgenden
als Einheitszeit oder Einheitsperiode bezeichnet wird).
Acht Taktimpulse P A in der Einheitszeit I werden als
P 1a . . . P 8a , acht Taktimpulse P A in der Einheitszeit II
werden als P 1b . . . P 8b , und acht Taktimpulse P A in der
Einheitszeit III werden als P 1c . . . P 8c bezeichnet. Acht
Taktimpulse bilden dabei die Einheitszeit bzw. Einheitsperiode,
und ein Analogeingangssignal wird bei jeder
Einheitszeit in einen Impuls umgewandelt und das Analogsignal
wird mit der Echtzeit nur in der Einheitsperiode
angezeigt.
Der 1/8-Frequenzteiler 7 erzeugt an seinem einen Ausgang
7 a einen Impuls P B , der an den Anstiegsflanken
der Impulse P 1a , P 1b und P 1c ansteigt, wie Fig. 2A
zeigt. Der Impuls P B des 1/8-Frequenzteilers 7 wird
einem Sägezahngenerator 8 zugeführt, der dann ein Sägezahnsignal
P C erzeugt, das an den Anstiegsflanken der
Taktimpulse P 1a , P 1b und P 1c ansteigt und danach mit
einer bestimmten Neigung abfällt, wie Fig. 2C zeigt.
Dieses Sägezahnsignal P C des Sägezahngenerators 8 wird
dem inversen Eingang eines Komparators 9 zugeführt. Der
1/8-Frequenzteiler 7 erzeugt an seinem anderen Ausgang
7 b Abtastimpulse P S 1, P S 2 und P S 3, die Abfallflanken
der Taktimpulse P 8a , P 8b und P 8c ansteigen, wie Fig. 2D
zeigt.
Der Komparator 9 erhält an seinem nicht invertierenden
Eingang ein Ausgangssignal P D des Spitzenwertverstärkers
5. Der Pegel des Ausgangssignals P D des
Spitzenwertverstärkers 5 ist in Fig. 2C durch die
gestrichelte Linie gezeigt. Wenn der Pegel des Ausgangssignales
P D des Spitzenwertgleichrichters 5 größer
als der Pegel des Sägezahnsignals P C in Fig. 2C ist,
erzeugt der Komparator 9 ein Ausgangssignal P E, das während
dieser Zeit 1 ist, wie Fig. 2E zeigt. Das Ausgangssignal
P E des Komparators 9 und die Taktimpulse P A
des Taktimpulsgenerators 6 werden beide einem UND-Glied
10 zugeführt, so daß das UND-Glied 10 den Taktimpuls P A
während der Periode durchläßt, in der das Ausgangssignal
P E des Komparators 9 "1" ist. Im Falle der Zeitperiode
I durchlaufen die Taktimpulse P 3a , . . . P 8a des
Taktimpulses P A das UND-Glied 10, wie Fig. 2F zeigt,
als Ausgangssignal P F des UND-Gliedes 10. Man kann daher
sagen, daß das Analogeingangssignal seriell in
Impulse umgewandelt wird, deren Anzahl dem Pegel des
Analogeingangssignals entspricht. In gleicher Weise
durchlaufen im Falle der Einheitszeitperiode II die
Taktimpulse P 5b , . . . P 8b des Taktimpulses P A das UND-
Glied 10 und im Falle der Einheitszeitperiode III die
Taktimpulse P 7c und P 8c und das UND-Glied 10, wie Fig. 2F
zeigt.
Die Taktimpulse P F, die das UND-Glied 10 durchlaufen
haben, werden über ein ODER-Glied 11 einem Schieberegister
10 zugeführt, das zum Beispiel aus acht Flip-
Flops gebildet ist. Dieses Schieberegister 12 erhält
die Taktimpulse P A des Taktimpulsgenerators 6, so daß
die Taktimpulse P 3a , . . . P 8a durch die Taktimpulse P 1a , . . .
P 8a in der Einheitszeitperiode I zum Schieberegister 12
verschoben werden. Der Inhalt des Schieberegisters 12
wird dann parallel einem Sperr- bzw. Haltekreis 13
durch den Abtastimpuls P S 1 zugeführt, der dem vom 1/8-
Frequenzteiler 7 zugeführt wird.
Der Inhalt des Sperrkreises 13 wird über einen Treiberkreis
14 auf einer Anzeigevorrichtung 15 angezeigt. Die
Anzeigevorrichtung 15 ist aus acht Anzeigeelementen S₁ . . .
S₈ wie Leuchtdioden, Lichtquarzen oder dergleichen entsprechend
den acht Registern des Schieberegisters 12
gebildet.
Diese Anzeigeelemente S₁ bis S₈ sind zum Beispiel so angeordnet,
daß sie dicht beieinander liegen, wie Fig. 3
zeigt, und beleuchtet werden, wenn das Sperrausgangssignal
1 ist.
Während der Einheitszeitperiode I werden sechs Impulse
dem Schieberegister 12 zugeführt und dann verriegelt,
so daß alle Elemente S₁ bis S₆ in der Einheitszeitperiode
beleuchtet werden, während in der Periode II
vier Elemente S₁ bis S₄ beleuchtet werden. Die Pegelanzeige
entspricht daher dem minimalen Analogwert oder
wird bei diesem Beispiel mit dem Element S₁ am linken
Ende als Bezugsnormal wie ein Balkendiagramm. Dies bedeutet,
daß der Pegel des Anzeigesignals als Balkendiagramm
angezeigt wird. Zum Beispiel wird die Pegelanzeige
des Audiosignals in der Periode II wie in Fig. 3,
in der die schraffierten Teile die Elemente darstellen,
die beleuchtet sind. Das Element S₆ dient dabei
jedoch als eines für die Anzeige des Spitzenwertes, wie
später beschrieben wird.
Es wird nun die Anzeige der maximalen Größe des Spitzenwertes
eines Audiosignals erläutert. Wenn der Impuls P F ,
der ein Eingangssignal des Schieberegisters 12 ist, eine
Impulsfolge ist, wie sie Fig. 2F zeigt, ist das Serienausgangssignal
P H des Schieberegisters 12 nicht eine Impulsfolge,
sondern ein Binärsignal, das dem Vorhandensein
oder Nichtvorhandensein des Impulses entspricht (vgl.
Fig. 2G), und die Zeitbeziehung dazwischen ist in Fig. 2F
und 2G gezeigt.
Das Serienausgangssignal P H des Schieberegisters 12 wird
auf einen Detektorkreis 20 gegeben, um die maximale Größe
der Spitzenwerte des Impulssignals P F bzw. des Audioeingangssignals
zu ermitteln. Der Detektorkreis 20 hat ein
D-Flip-Flop 16, dem an seinem Eingang D das Serienausgangssignal
P H zugeführt wird. Wenn der Taktimpuls P A
in Fig. 2A des Taktimpulsgenerators 6 dem Flip-Flop 16
als Taktimpuls zugeführt wird, arbeitet das Flip-Flop 16
mit einer um ein Bit des Serienausgangssignals P H verzögerten
Zeit und erzeugt dann ein Ausgangssignal P I, das
Fig. 2H zeigt. Das Ausgangssignal P I des Flip-Flops 16
und der Taktimpuls P A des Taktimpulsgenerators 6 werden
beide auf ein UND-Glied 17 gegeben. Das Flip-Flop 16
und das UND-Glied 17 bilden eine Art logischen Differenzierkreis.
Ein torgesteuertes Ausgangssignal P J (Fig.
2I) des UND-Gliedes 17 wird einem RS-Flip-Flop 18 als
Setzimpuls zugeführt. Als Rückstellimpuls für das Flip-Flop
18 wird der zuvor erwähnte Abtastimpuls P S 2 verwendet.
Wenn daher das Setzen und Rückstellen des RS-
Flip-Flops 18 an den Abfallflanken der zugeführten Impulse
getriggert werden, erzeugt das Flip-Flop 18 an
seinem Ausgang ein Ausgangssignal P K, das Fig. 2J
zeigt. Das Ausgangssignal P K des Flip-Flops 18 und das
Ausgangssignal P I des Flip-Flops 16 werden beide einem
UND-Glied 19 zugeführt, das dann ein Impulssignal P L
erzeugt, das Fig. 2K zeigt, wenn der Rückstellimpuls 1
ist. Dieses Impulssignal P L des UND-Gliedes 19 stellt
die maximale Größe der zu ermittelnden Spitzenwerte dar.
Obwohl die folgenden Impulse des UND-Gliedes 17 dem
Flip-Flop 18 zugeführt werden, erhält es den Rückstellimpuls
nicht, so daß das Ausgangssignal am Ausgang
des Flip-Flops 18 Null ist. Das Ausgangssignal des UND-
Gliedes 19 wird daher Null. Das Flip-Flop 18 und das
UND-Glied 19 erzeugen daher nur den ersten Impuls,
sperren jedoch den Durchgang der folgenden Impulse, so
daß eine Art Sperrkreis gebildet wird.
Der Impuls P L, der den Spitzenwert darstellt, wird dem
ODER-Glied 11 zugeführt und dann darin zum Impulssignal
P F des UND-Gliedes 10 addiert.
Es wird nun die Beziehung zwischen dem Spitzenwertimpuls
P L und der Pegelanzeige anhand der Fig. 2F beschrieben.
Wenn in der Periode I der Eingangspegel in
sechs Impulse und in der Periode II der Eingangspegel
in vier Impulse umgewandelt wird, ist der Spitzenwertimpuls
P L , der in der Periode II zugeführt wird, der
dritte Impuls vom ersten aus in der Periode II (unterbrochene
Linie in Fig. 2F), der dem Spitzenwert im
Pegel der vorherigen Periode I entspricht. Wenn der Inhalt
in der Periode II dem Schieberegister 12 zugeführt
wird, entspricht der Spitzenwertimpuls P L dem sechsten
Bit von der Eingangsseite her. Wenn daher der Inhalt
in der Periode II angezeigt wird, geschieht dies wie in
Fig. 3. Dies bedeutet, daß der Spitzenwert in der Periode
I und der Eingangspegel in der Periode II gleichzeitig
an Element S₆ entsprechend dem Pegel angezeigt werden.
Im Falle der Periode III wird das Serienausgangssignal
P H einschließlich des Spitzenwertimpulses P L als Inhalt
in der Periode II erhalten, so daß in der Periode III
der Spitzenwertimpuls P L wiederum ähnlich der Periode II
erhalten und angezeigt wird. Wenn jedoch der Pegel in
der Periode III größer als der zum Beispiel der Periode
I ist, da die Impulsfolge in dem Impulssignal P F vor dem
Impuls P L , d. h. vom ersten Bit an, vorhanden ist, zeigt
zu dieser Zeit der erste Impuls der Impulsfolge den
Spitzenwert des Pegels in der Periode II und den maximalen
Wert vor der Periode III an.
Schließlich werden der gerade angezeigte Pegel und die
maximale Größe der Spitzenwerte des Audiosignals vor
dem Pegel angezeigt. Nachdem die maximale Größe angezeigt
wurde, wird sie durch ein Audiosignal danach ersetzt.
Bei diesem Aufbau wird bei jedem Abtastimpuls der Inhalt
des Schieberegisters 12 zum Sperrkreis 13 verschoben
und der Anzeigeinhalt wird geändert. Der der
maximalen Größe der Spitzenwerte entsprechende Impuls
wird jedoch als Serieneingangssignal des Schieberegisters
12 rückgeführt und die Impulse danach werden
von dem RS-Flip-Flop gesperrt, so daß nur die maximale
Größe der Spitzenwerte so lange gehalten werden, wie
die Schaltung in Betrieb ist, und der festgehaltene
Inhalt wird nur erneuert, wenn die maximale Größe zunimmt.
Da der Spitzenwert digital geklemmt wird, was durch
das Schieberegister usw. durchgeführt wird, kann die
Spitzenwertklemmung erreicht werden, ohne daß dabei
ein Kondensator großer Kapazität verwendet wird, so
daß der Schaltungsaufbau einfach ist, die Spitzenwertklemmung
jedoch genau durchgeführt werden kann.
Bei dem obigen Beispiel können die Spitzenwertklemmung
und die Echtanzeige des Spitzenwertes durch Verwendung
nur des Klemmkondensators durchgeführt werden,
zur Zeiteinheit, wenn der Spitzenwert maximal wird,
mit der Klemmlage der maximalen Größe des Spitzenwertes
übereinstimmt.
Die Zeitkonstante des Spitzenwertverstärkers an der
Abfallflanke kann durch Änderung des Kapazitätswertes
des Klemmkondensators 4 beliebig geändert werden, so
daß die Erholzeit im Fall der Echtzeitanzeige des
Spitzenwertes unabhängig von der Maximalgrößenanzeige
der Spitzenwerte beliebig geändert wird.
Die Schaltung kann auch leicht in IC-Technik selbst
im Falle eines komplementären MOS-IC-Kreises hergestellt
werden, und die Anzahl der Anzeigeelemente
kann durch Reihenschaltung der Spitzenwertklemmkreise,
von denen jeder in IC-Technik hergestellt ist,
erhöht werden.
Bei dem zuvor beschriebenen Beispiel ist der Hauptteil
aus dem Schieberegister und dem Sperr- bzw. Haltekreis
gebildet, er kann jedoch auch aus der Kombination eines
Speichers mit direktem Zugriff, eines Multiplexers und
eines Sperr- bzw. Haltekreises gebildet werden.
Claims (5)
1. Schaltungsanordnung zum Anzeigen des Pegels eines
Analogsignales veränderlicher Amplitude, enthaltend
- a) einen Taktimpulsgenerator (6) zum Erzeugen von Taktimpulsen (P A),
- b) einen Frequenzteiler (7) zum Teilen der Frequenz der Taktimpulse (P A),
- c) eine integrierende Schaltung (8) zum Integrieren des Ausgangssignales (P B) des Frequenzteilers (7),
- d) einen Komparator (9) zum Vergleichen des Ausgangssignales (P C) der integrierenden Schaltung (8) mit dem Analogsignal (P D),
- e) ein mit den Taktimpulsen (P A) und dem Ausgangssignal (P E ) des Komparators (9) gespeistes UND-Glied (10) zum Erzeugen einer Impulsfolge (P F ) während eines sich wiederholenden Zeitintervalles vorgegebener Periode, wobei die Anzahl der Impulse dieser Impulsfolge (P F) dem Pegel des Analogsignales (P D) entspricht,
- f) sowie ein zum Speichern dieser Impulsfolge (P F) dienendes Schieberegister (12), dessen Ausgangssignal (P H) der gespeicherten Impulsfolge entspricht,
gekennzeichnet durch folgende weitere Schaltungsteile:
- g) eine mit dem Schieberegister (12) und dem Taktimpulsgenerator (6) verbundene Detektorschaltung (20) zum Erzeugen eines Impulses (P L), dessen Lage dem Spitzenwert des Analogsignales während eines vorhergehenden Zeitintervalles entspricht,
- h) eine Sendung (11), die den in der Dektektorschaltung (20) erzeugten Impuls (P L) mit der vom UND-Glied (10) erzeugten Impulsfolge (P F) kombiniert und das Kombinationssignal dem Schieberegister (12) zuführt,
- i) sowie eine mit dem Schieberegister (12) über eine Treiberschaltung (14) verbundene Anzeigevorrichtung (15) zum Anzeigen des in einem Zeitintervall (z. B. II) auftretenden Spitzenwertes des Analogsignales entsprechend dem Ausgangssignal (P H) des Schieberegisters (12) und zum gleichzeitigen Anzeigen des im vorhergehenden Zeitintervall (z- B. I) aufgetretenen Spitzenwertes des Analogsignales.
2. Schaltungsanordnung nach Anspruch 1, dadurch
gekennzeichnet, daß die Detektorschaltung (20)
Schaltungselemente enthält, die das Ausgangssignal
des Schieberegisters (12) differenzieren
und einen Impuls nur beim ersten, während
eines der sich wiederholenden Zeitintervalle
auftretenden differenzierten Ausgangssignal
erzeugen, dagegen folgende Impulse während
dieses Zeitintervalles sperren.
3. Schaltungsanordnung nach Anspruch 1, dadurch
gekennzeichnet, daß die Detektorschaltung (20)
ein mit dem seriellen Ausgangssignal des Schieberegisters
(12) und mit den Taktimpulsen gespeistes
erstes Flip-Flop (16) sowie ein erstes
logisches Tor (17) enthält, das ein Ausgangssignal
entsprechend dem logischen Produkt
der Taktimpulse und des Ausgangssignales des
ersten Flip-Flop (16) liefert.
4. Schaltungsanordnung nach Anspruch 3, dadurch
gekennzeichnet, daß die Detektorschaltung (20)
ein mit dem Ausgangssignal des ersten logischen
Tores (17) und mit dem Impuls am Ende jedes
Zeitintervalles gespeistes zweites Flip-Flop
(18) sowie ein zweites logisches Tor (19) enthält,
das mit dem Ausgangssignal des zweiten
Flip-Flop (18) und mit dem Ausgangssignal des
ersten Flip-Flop (16) gespeist wird und einen
Impuls erzeugt, dessen Lage dem Spitzenwert
entspricht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52030012A JPS6044621B2 (ja) | 1977-03-18 | 1977-03-18 | ピ−クホ−ルド回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2811725A1 DE2811725A1 (de) | 1978-09-21 |
DE2811725C2 true DE2811725C2 (de) | 1989-03-16 |
Family
ID=12291944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782811725 Granted DE2811725A1 (de) | 1977-03-18 | 1978-03-17 | Pegelanzeigeeinrichtung |
Country Status (8)
Country | Link |
---|---|
US (1) | US4183025A (de) |
JP (1) | JPS6044621B2 (de) |
CA (1) | CA1090889A (de) |
DE (1) | DE2811725A1 (de) |
FR (1) | FR2384266A1 (de) |
GB (1) | GB1588304A (de) |
IT (1) | IT1093315B (de) |
NL (1) | NL189216C (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS587340Y2 (ja) * | 1978-04-14 | 1983-02-08 | 松下電器産業株式会社 | 表示装置 |
FI61574C (fi) * | 1978-12-29 | 1982-08-10 | Valmet Oy | Foerfarande foer styrning av banddisplay |
JPS55105236A (en) * | 1979-02-06 | 1980-08-12 | Nippon Kogaku Kk <Nikon> | Display device of measureing apparatus |
US4532472A (en) * | 1980-07-16 | 1985-07-30 | Sharp Kabushiki Kaisha | LED level meter |
US4528501A (en) * | 1981-04-10 | 1985-07-09 | Dorrough Electronics | Dual loudness meter and method |
FR2514131B1 (fr) * | 1981-10-07 | 1985-09-13 | Renault | Dispositif indicateur de conduite economique |
US4471451A (en) * | 1982-02-22 | 1984-09-11 | Texas Instruments Incorporated | Digital data sense amplifier and signal differentiator |
US4689615A (en) * | 1983-11-03 | 1987-08-25 | Hi-Speed Checkweigher Co., Inc. | Display of data source trends |
US4706083A (en) * | 1983-11-18 | 1987-11-10 | Floscan Instrument Company, Inc. | Fuel economy indicator |
DK158752C (da) * | 1984-02-29 | 1990-12-10 | Bang & Olufsen As | Fremgangsmaade og kredsloeb til maaling af et elektrisk signalforloebs intensitet |
US4870349A (en) * | 1986-08-19 | 1989-09-26 | Pioneer Electronic Corporation | Digital level indicating device |
KR920001384Y1 (ko) * | 1989-07-13 | 1992-02-22 | 삼성전자 주식회사 | Osd를 이용한 사운드 레벨 표시회로 |
US5105156A (en) * | 1990-02-28 | 1992-04-14 | Display Matrix Corporation | Method and apparatus for indicating state of charge of a battery |
JP2763690B2 (ja) * | 1991-07-01 | 1998-06-11 | ローム株式会社 | 表示制御装置 |
DK2092D0 (da) * | 1992-01-08 | 1992-01-08 | Ntp Elektronik A S | Instrument til indikering af et elektrisk signals niveau |
US5369416A (en) * | 1992-06-17 | 1994-11-29 | Indikon Company, Inc. | Multi-color bargraph |
US5459479A (en) * | 1993-10-15 | 1995-10-17 | Marcum Enterprises Incorporated | Solid state depth locator having liquid crystal display |
US6127936A (en) * | 1998-11-20 | 2000-10-03 | Texas Instruments Isreal Ltd. | Apparatus for and method of providing an indication of the magnitude of a quantity |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3281828A (en) * | 1962-09-17 | 1966-10-25 | Nippon Electric Co | Encoder with non-linear quantization |
DE1623871C2 (de) * | 1967-06-02 | 1975-03-27 | Vdo Adolf Schindling Ag, 6000 Frankfurt | Vorrichtung zur Anzeige von Meßwerten mit unterschiedlichem Abbildungsmaßstab |
FR2176556B1 (de) * | 1972-03-23 | 1977-09-02 | Radiotechnique Compelec | |
US3922666A (en) * | 1973-02-19 | 1975-11-25 | Victor Company Of Japan | Signal level displaying apparatus |
US3896375A (en) * | 1974-02-06 | 1975-07-22 | United Kingdom Government | System for monitoring and indicating peak values of a time varying signal |
-
1977
- 1977-03-18 JP JP52030012A patent/JPS6044621B2/ja not_active Expired
-
1978
- 1978-03-08 GB GB9195/78A patent/GB1588304A/en not_active Expired
- 1978-03-10 CA CA298,673A patent/CA1090889A/en not_active Expired
- 1978-03-10 US US05/885,262 patent/US4183025A/en not_active Expired - Lifetime
- 1978-03-17 DE DE19782811725 patent/DE2811725A1/de active Granted
- 1978-03-17 IT IT21338/78A patent/IT1093315B/it active
- 1978-03-17 FR FR7807823A patent/FR2384266A1/fr active Granted
- 1978-03-20 NL NLAANVRAGE7803004,A patent/NL189216C/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
FR2384266A1 (fr) | 1978-10-13 |
DE2811725A1 (de) | 1978-09-21 |
US4183025A (en) | 1980-01-08 |
FR2384266B1 (de) | 1983-04-15 |
NL7803004A (nl) | 1978-09-20 |
NL189216C (nl) | 1993-02-01 |
JPS53116134A (en) | 1978-10-11 |
IT1093315B (it) | 1985-07-19 |
JPS6044621B2 (ja) | 1985-10-04 |
IT7821338A0 (it) | 1978-03-17 |
GB1588304A (en) | 1981-04-23 |
CA1090889A (en) | 1980-12-02 |
NL189216B (nl) | 1992-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2811725C2 (de) | ||
DE2726277C2 (de) | Verfahren zum Ermitteln eines Signals vorgegebener Frequenz und Anordnung zur Durchführung des Verfahrens | |
DE3443925C1 (de) | Schaltungsanordnung zum Unterscheiden der beiden Halbbilder in einem Fernsehsignal | |
DE1791065C1 (de) | Wellenformdetektor | |
DE1774990C3 (de) | Trennkriterienprüfvorrichtung für einen Zeichenerkenner | |
CH638328A5 (de) | Verfahren und geraet zum korrigieren von koinzidenzfehlern beim erfassen und zaehlen von miteinander gemischten dominanten und nicht dominanten teilchen. | |
DE2634426A1 (de) | Bandkompressionseinrichtung | |
DE3036737A1 (de) | Anordnung zum erzeugen eines lichtstaerkesteuersignals fuer einen mit einer videosignalleitung und einem taktgeber verbundenen videoverstaerker eines datensichtgeraetes | |
DE2752522A1 (de) | Abstimmbare tonsignal-detektorschaltung | |
DE2802070A1 (de) | Verfahren und einrichtung zur messung der dauer von impulsen | |
DE1208371B (de) | Anordnung zur Regelung der Frequenz des Oszillators fuer die Traegerwiedereinfuegung in einem Empfaenger fuer eine mit unterdruecktem Traeger arbeitende Einseitenbanduebertragung | |
DE2704317B2 (de) | Gangmessgerät für Uhren | |
DE2150174B2 (de) | Vorrichtung und Verfahren zur Anzeige eines chromatographischen Höckers | |
DE2207474A1 (de) | Signaluberwachungs und Anzeigevor richtung | |
DE2613930A1 (de) | Digitaler phasenregelkreis | |
DE2840555A1 (de) | Schaltungsanordnung zur messung der periodendauer einer impulsfolge, deren verwendung und schaltungsanordnung nach dieser verwendung | |
DE1673060A1 (de) | Geraet zur automatischen Auswertung der von einem Massenspektrometer gelieferten Daten | |
DE3239935C2 (de) | Schaltungsanordnung zum Umwandeln eines mit Prellungen behafteten Eingangssignales in prellfreie Ausgangssignale | |
DE2853617A1 (de) | Einrichtung zum abtasten einer signalfolge | |
DE3345295A1 (de) | Fm demodulatorschaltung | |
DE2358296A1 (de) | Schaltungsanordnung zum messen der verzerrung von datensignalen | |
DE2313009C2 (de) | Anordnung zur Durchführung eines Verfahrens zur Grundfrequenzermittlung mit Ausblendung der Subharmonischen der Grundfrequenz | |
DE1812453C3 (de) | Schaltung zur Unterscheidung von Vmp\i\sio\9eT> vmteischteöYiclnet Frequenz | |
DE2339026C2 (de) | Verfahren und Schaltungsanordnung zum Entfernen von Paritätsbits aus Binärwörtern | |
DE2321901A1 (de) | System zum erfassen von frequenzabweichungen eines unbekannten signals von einer nennfrequenz |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |