DE2120717A1 - Verfahren zur Erzeugung von Ausgangssignalen aufgespeicherte Informationen hin sowie Informationsspeichersystem zur Durchführung dieses Verfahrens - Google Patents

Description

Dipl.-!ng. Heinz Bardehle

D-8 München 26, Postfach 4j O 1 O Π »7 1 »7

Telefon 0811/292555 Z I /U / I /

2 λ kprii IJ7I

Mein Zeichen: P 1196 Anmelder: Honeywell Information Systems Inc. ·

200 Smith Street

Waltham/Massachusetts, V. St. A.

Verfahren zur Erzeugung von Ausgangssignalen auf gespeicherte Informationen hin sowie Informationsspeichersystem zur Durchführung dieses Verfahrens _

Die Erfindung bezieht sich generell auf die Speicherung und Wiedergewinnung von Informationen und insbesondere auf Verfahren und auf eine Vorrichtung zur Herabsetzung von Fehlern bei der magnetischen Speicherung und Wiedergewinnung von binären Ziffern (Bits) in Fällen, wie sie in typischer Weise auf dem Gebiet der elektronischen Informationsverarbeitung vorkommen·

Die Erfindung kann in mit hoher Geschwindigkeit arbeitenden Informationsverarbeitungssystemen angewandt werden, in denen die jeweils verarbeitete Information von irgendeiner externen Informationsquelle aus einer Vielzahl von externen Informationsquellen abgegeben wird, wie von Magnetbändern oder thermoplastischen Aufzeichnungsbändern, Magnetscheiben,

109847/1654

Magnettrommeln, magnetischen Speichermatrizen mit Dünnfilmspeicherplätzen, Magnetkernen, Lochkarten, Dokumenten, welche mit magnetischer Tinte geschriebene Aufdrucke tragen, optisch erkennbaren codierten Aufdrucken, maschinengeschriebenen oder von Hand aufgezeichnete Markierungen oder anderenyTnforma?ionen^Pn

.. ohne weiteres in elektrische Informations signale umgesetzt werden können.

In jedem Datenspeichersystem besteht die Hauptaufgabe darin, die jeweils gewünschte Information genau aufzuzeichnen und wiederzugewinnen. In modernen elektronischen Informationsverarbeitungssystemen, in denen die jeweilige Information zwischen externen Speicherei_nrichtungen und der Systemverarbeitungseinrichtung ausgetauscht wird, wird die genaue und zuverlässige Informationswiederauffindung jedoch kritisch. Die Notwendigkeit, die jeweils gewünschte Information aus elektrischen Signalen herauszuziehen bzw. zu gewinnen, die verschiedentlich durch unerwünschte elektrische Störungen verzerrt sind, welche von der nahe gelegenen Anlage und von anderen Umgebungsquellen herrühren, hat die weitere Entwicklung von zuverlässigen Datenspeicher- und Datenwiedergewinnungssystemen gehemmt.

* Bs ist bereits bekannt, daß eine digitale Information in einem Speichermedium mit einer magnetischen Oberfläche gespeichert werden kann und daß die so gespeicherte Information dadurch wiedergewonnen werden kann, daß zwischen dem betreffenden Speichermedium und einem elektromagnetischen Wandler eine Relativbewegung hervorgerufen wird. Bei dem betreffenden elektromagnetischen Wandler handelt es sich um einen solchen Wandler, der imstande ist, Muster von magnetischen Polaritätswechseln oder -übergängen zwischen diskreten Oberflächenbereichen des Speichermediums festzustellen. Die jeveils festgestelltenMuster von magnetischen Polaritätsübergängen oder

109847/1654

"Flußumkehrungen", wie die betreffenden Polaritätsänderungen allgemein bezeichnet werden, sind im Falle ihrer Auswertung in Verbindung mit einem zusätzlichen Parameter (wie der Zeit oder Lage) kennzeichnend für die in einer Vielzahl von diskreten magnetisierten Bereichen auf der Oberfläche des Speichermediums gespeicherte Information. Die betreffenden diskreten magnetisierten Oberflächenbereiche werden dabei auch als "Zellen" bezeichnet. Das Muster der so festgestellten magnetischen Polaritätsübergänge wird allgemein als "Code" bezeichnet.

Ein bisher bekanntes System zur Speicherung von Informationen auf einem Magnetband, auf Magnettrommeln und Magnetscheiben beruht auf einem Code, der in folgender Weise realisiert ist: Eine Binärziffer wird in Form des Fehlens eines Polaritätsübergangs aufgezeichnet, und die andere Binärziffer wird durch das Auftreten eines Polaritätsübergangs aufgezeichnet« Die jeweils aufgezeichnete Information wird mit Hilfe eines elektromagnetischen Wandlers und mit Hilfe von diesem zugehörigen elektronischen Schaltungen gelesen, welche elektrische Lesesignale mit analogen signalfolgen erzeugen. Die Amplitudenspitzen und Knoten dieser Signale sind dabei kennzeichnend für das Vorhandensein und Fehlen der Polaritätsübergänge· Die jeweilige analoge Signalfolge wird dann zu bestimmten Zeitpunkten überprüft, und zwar entsprechend den jeweiligen Übergangspositionen innerhalb der Zelle, wobei eine digitale Entscheidung für jede Position getroffen wird, um nämlich zu bestimmen, ob zu irgendeinem bestimmten Zeitpunkt eine Binärziffer gelesen worden ist.

Bei dem oben beschriebenen bekannten System führt die Verwendung des Speichermediums, des Wandlers und der elektronischen Schaltungen zum Aufzeichnen und Lesen der jeweils magnetisch aufgezeichneten Information insgesamt zu der Einführung einer Vielzahl von unerwünschten bzw. ungewollten

109847/ 1654

Signalen, die insgesamt als "Überlagerungs"~ oder "Störungs"-Signale bezeichnet werden. Das Vorhandensein derartiger Störungs- bzw. Störsignale führt häufig zu einer Verzerrung der Lesesignalfolgen und zu einem damit verbundenen Informationsverlust. Unerwünschte Signale können sich ergeben z.B„

1. durch das Nebensprechen zwischen benachbarten Zellen, und zwar im Interferenzbereich, in welchem sich der magnetische Fluß von einer Zelle dem magnetischen Fluß einer benachbarten Zelle überlagert, bzw. an einer Stelle, an der ein nicht richtig ausgerichteter Wandler eine entsprechende Überlappung bewirkt;

2. durch verschiedentlich zu fehlerhaften Signalaufnahmen

' führende Speichermediumfehler, welche durch zusätzliche magnetische Ablagerungen, Speicherfehler in dem Aufzeichnungsmaterial, das permanent magnetisiert wird, oder durch magnetisierbare Staubteilchen gebildet sind, welche unvermeidbar auf der Speichermediumoberfläche während des Herstellprozesses abgelagert werden; und

3. durch externe Quellen, wie durch die Netzgeräte, die die elektronischen Feststellschaltungen mit den Arbeitspotentialen versorgen. Die betreffenden Störsignale können dabei die Form von intermittierend auftretenden Signalspitzen aufweisen, und zwar zufolge einer schlechten Filterung oder zufolge von nicht im Voraus bestimmbaren Gleichspannungssignalpegeln, und zwar

f auf Grund einer schlechten Stabilisierung bzw. Regelung. Das Vorhandensein irgendeines Signals der oben aufgeführten Störsignale führt im allgemeinen zu einer erheblichen Verzerrung und damit zur Ausbildung eines Fehlers in der analogen Signalfolge, welche die von der Aufzeichnungsspeicheroberfläche gelesene Information enthält.

Wenn bei bisher bekannten Systemen eine Gruppe von Binärziffern aus einer Zelle mit einer Gruppe von übergangs-^ς Positionen gelesen wird, wird ein kritischer Punkt auf der Lesesignalfolge überprüft, um das Vorhandensein oder Fehlen eines Polaritätsübergangs an der jeweiligen Übergangsposition

109847/1654

der Zelle festzustellen. Ein entscheidendes Problem ergibt sich bei den bisher bekannten Systemen dadurch, daß eine Vielzahl von digitalen Entscheidungen je Zelle vorgenommen werden muß und daß eine entsprechende Vielzahl von Möglichkeiten für ein Störsignal vorhanden ist, je Zelle aufzutreten, wenn.die Lesesignalfolge durch Störsignale verzerrt wird.

Der Erfindung liegt demgemäß die Aufgabe zu Grunde, sowohl ein verbessertes Verfahren als auch eine verbesserte Vorrichtung bzw. Schaltung zur Wiedergewinnung von gespeicherter binärer Information bei Anwesenheit von Störsignalen zu schaffen, die bisher als zu groß betrachtet worden sind.

Gelöst wird die vorstehend aufgezeigte Aufgabe mit einem Verfahren zur Erzeugung von Ausgangssignalen, die kennzeichnend sind für eine in einem Muster von Darstellungen, entsprechend einer Folge von Gruppen von Binärziffern, gespeicherte binäre Information, erfindungsgemäß dadurch, daß eine diskrete Signalfolge entsprechend der jeweiligen Binärzifferngruppe erzeugt wird, daß jeweils einer diskreten Signalfolge entsprechende eindeutige Sätze von Abtastsignalen erzeugt werden, wobei jedes Abtastsignal innerhalb des jeweiligen Satzes von Abtastsignalen in der Größe direkt zu der Amplitude eines kritischen Punktes der entsprechenden diskreten Signalfolge in Beziehung steht, daß ein Summensignal erzeugt wird, welches in der Größe der Summierung bzw. Summe der Abtastsignale eines eindeutigen Satzes von Abtastsignalen entspricht, daß in einer Vielzahl von Bereichen liegende Vergleichssignale mit einer schrittweise zunehmenden Größe erzeugt werden, wobei diese Größe in direkter Beziehung zu bekannten digitalen Werten steht, und daß aus der Vielzahl der erwähnten Bereiche derjenige Be reich ausgewählt wird, der der Größe des Summensignals am nächsten kommt, wobei auf diese Auswahl hin ein Ausgangssignal abgegeben wird, das kennzeichnend ist für eine bestimmte Binärzifferngruppe.

109847/1654

Durch die Erfindung ist ferner ein Informationsspeichersystem geschaffen, bei welchem eine binäre Information in einem Aufzeichnungsmedium in einem Muster von Darstellungen entsprechend einer Folge von BinärZifferngruppen gespeichert ist. Dieses Informationsspeichersystem ist dadurch gekennzeichnet, daß Leseeinrichtungen zum Lesen des betreffenden Musters und zur Abgabe eines elektrischen Signals vorgesehen sind, das eine der jeweiligen Binärzifferngruppe entsprechende diskrete Signalfolge aufweist, daß Abtasteinrichtungen vorgesehen sind, die gleichzeitig die Amplituden an einer Vielzahl von kritischen Punkten auf der betreffenden diskreten Signalfolge festzustellen. W und einen entsprechenden eindeutigen Satz von Abtastsignalen je diskretersignalfolge abzugeben vermögen, wobei jedes Abtastsignal in jedem eindeutigen Satz von Abtastsignalen in der.Größe mit der Amplitude eines kritischen Punktes auf der diskreten Signalfolge in direkter Beziehung steht, und daß Summierein— richtungen vorgesehen sind, die jeden eindeutigen Satz von Abtastsignalen aufnehmen und die auf den jeweiligen eindeutigen Satz von Abtastsignalen hin ein Summensignal abgeben, das in der Größe der Summe der Amplituden der Abtastsignale des jeweiligen eindeutigen Satzes von AbtastSignalen entspricht, wobei das Summensignal ein Muster der gelesenen bzw. festgestellten Darstellungen wiedergibt.

Gemäß einer Aus führung s form der Erfindung ist ein eine hohe Informationsspeicherdichte besitzendes Informationsspeicherund Informationswiedergewinnungssystem geschaffen, bei dem eine Darstellung einer Dreiergruppe von Binärziffern als Muster von Übergängen innerhalb der jeweiligen Speichermediumzelle aufgezeichnet wird. Erreicht wird dies dadurch, daß jede Zelle in vier gleiche Teile aufgeteilt wird, und daß an zwei oder mehr Stellen der vier Aufteilstellen oder Übergangspositionen eine Flußumkehrung aufgezeichnet wird, und zwar entsprechend einem Übergangsmuster von acht verschiedenen Übergangsmustern. Jedes der acht verschiedenen Übergangsmuster entspricht dabei einer

109847/1654

Dreiergruppe von acht verschiedenen Binärziffern-Dreiergruppen mit den Binärwerten 000 bis 111 oder den Dezimalwerten von 0 bis 7.

Die eigentliche, durch die Übergänge in einer Folge von Zellen dargestellte Information wird als elektrisches Lesesignal festgestellt, das eine diskrete und eindeutige analoge Signalfolge aufweist, die der jeweiligen Dreiergruppe der acht Binärziffern-Dreiergruppen entspricht. (Wenn demgemäß jede Dreiergruppe der acht verschiedenen Binärziffern-Dreiergruppen durch übergänge in aufeinanderfolgenden Zellen dargestellt wird, sind in einem Lesesignal acht diskrete analoge Signalfolgen enthalten, die kennzeichnend sind für die acht Binärziffern-Dreiergruppen) .

Jede diskrete analoge Signalfolge wird dann an kritischen Punkten abgetastet, die den vier Übergangspositionen in jeder Zelle entsprechen. Ferner wird die betreffende Signalfolge dazu herangezogen, einen eindeutigen Satz von Abtastsignalen zu erzeugen. Der eindeutige Satz von Abtastsignalen wird dann einer Summiereinrichtung oder einem Korrelationsnetzwerk zugeführt, das auf diese Signale mit der Erzeugung eines Summensignals reagiert, dessen Größe kennzeichnend ist für eine bestimmte Signalfolge der abgetasteten acht diskreten analogen Signalfolgen. Das Korrelationsnetzwerk ist dabei imstande, ein Ausgangs—Summensignal mit einer bestimmten Große zu erzeugen, wenn ein eindeutiger Satz von Abtastsignalen einer diskreten analogen Bezugs-Signalfolge zugeführt wird. Das von dem Korrelationsnetzwerk auf das Auftreten des eindeutigen Satzes von Abtastsignalen der diskreten analogen Bezugs-Signalfolge erzeugte Ausgangs-Summensignal wird als dessen "Auto-Korrelations"-Summensignal bezeichnet. Die auf das Auftreten der eindeutigen Sätze von Abtastsignalen der jeweils übrigen diskreten analogen Signalfolgen hin erzeugten Ausgangs-Summensignale werden als "Kreuzkorrelations"-Summensignale b»xe.icbnet.

109847/1654

Das bei der vorliegenden Anordnung verwendete Korrelationsnetzwerk dient zur Vervielfachung oder Gewichtung des jeweiligen Abtastsignals vor der Summierung, so daß die betreffenden Abtastsignale tuiter Erzeugung eines -Summensignals mit einer gewünschten Größe addiert und subtrahiert werden. Das Summensignal wird dann mit einer Vielzahl von Bereichen zugehörigen Vergleichssignalen mit fortschreitend zunehmender Größe verglichen. Der dabei in Frage kommende Bereich, der in der Größe der Summensignalgröße am nächsten kommt, wird dann ausgewählt, und auf diese Auswahl hin wird ein Ausgangssignal abgegeben. Das betreffende Ausgangssignal wird dann in drei Binärziffernsignale umgesetzt, die kennzeichnend sind für die aus der Zelle ausgelesene bestimmte Ziffern-Dreiergruppe.

Demgemäß erfolgt bei der vorliegenden Anordnung die Feststellung diskreter analoger Signalfolgen durch Anwendung von Korrelationsverfahren, um nämlich die aus der jeweiligen Zelle ausgelesene Information zu erkennen. Da eine Binärziffern-Dreiergruppe durch Erkennen einer Signalfolge gelesen wird, die auf der Summierung einer Vielzahl von Abtastsignalen basiert

3.TJIx

(anstatt/der Ausführung einer Vielzahl von gesonderten Binärziffern-Entscheidungen, wie dies bei bisher bekannten An·*· Ordnungen der Fall ist),ist durch die vorliegende Erfindung somit ein statistischer Schutz gegen Entscheidungsfehler erzielt. Da das Korrelationsnetzwerk im übrigen die Summierung einer gleichen Anzahl von Abtastsignalen von einer gegebenen Lesesignalfolge bewirkt, heben sich-Störsignale, die mit dem jeweiligen Abtastsignal gemeinsam auftreten, auf, so daß eine erhebliche Verminderung von Störungsfehlern erzielt ist. Die Summierung einer Vielzahl von Abtastsignalen vermindert ferner die Auswirkungenvon zufällig auftretenden Störsignalen, und zwar durch Mittelung der Auswirkungen der verschiedenen Störsignale zu einer Vielzahl von Abtastzeiten. Auf diese Weise ist die Feststellung eines einzigen sogenannten verhängnisvollen Signals zu einem individuellen, kritischen Binärziffern-Entscheidungszeitpunkt vermieden. Zufolge einer derartigen

109847/ 16 5 4

Störsignalaufhebung sind somit periodisch auftretende Fehler vermieden. Zufolge der Mittelung sind in entsprechender Weise zufallsmäßig auftretende Störsignalfehler vermindert.

Bei der vorliegenden Erfindung wird schließlich ein einziges Korrelationsnetzwerk verwendet, um acht verschiedene Summensignale abzugeben, die acht diskreten Signalfolgen entsprechen, Demgemäß wird eine Verminderung in der Anzahl von Erkennungsschaltungen zur Erkennung einer analogen Signalfplge gegenüber Systemen erzielt, die ein Korrelationsnetzwerk für jede zu erkennende diskrete Signalfolge erfordern.

An Hand von Zeichnungen wird die Erfindung nachstehend an einem Ausführungsbeispiel näher erläutert» Fig. 1 zeigt in einem Diagramm die Art und Weise, in der verschiedene Bit-Konfigurationen in einem Zellenbereich eines Speichermediums gemäß der Erfindung aufgezeichnet werden, und zwar zusammen mit einer ternären Darstellungsweise, sowie analoge Signalfolge-Abtastsummen von entsprechenden analogen Signalfolgen, die von Übergangspositionen innerhalb eines Zellenbereichs gewonnen werden, wie er durch eine Daten- Wiedergewinnungslogik erfaßt ist.

Figuren 2(a), 2(b), 2(c), 2(d), 2(e) und 2(f) zeigen in Diagrammen willkürliche Datenmuster und deren entsprechende Darstellungen der Flußumkehrstellen, des Schreibstroms, der Lesespannungssignalfolge, der ternären Darstellungsweise und der Korrelationssummen, und zwar vor und nach einer Invertierung sowie an verschiedenen Punkten in dem Datenspeicher- und Datenwiedergewinnungssystem.

Fig. 3 zeigt acht Bit-Konfigurationen, wie sie bei der Ausführungsform der Erfindung verwendbar sind, sowie die entsprechenden während des Lesens ermittelten Signalfolgen. Figuren 4, 5 und 6 zeigen schematisch eine bevorzugte Einrichtung zur Ausführung der vorliegenden Erfindung,

10984 7/1654

Fig„ 7 zeigt ein Zeitdiagramm, das für das Verständnis der in Figuren 4, 5 und 6 dargestellten Einrichtungen von Nutzen

Fig. 8 zeigt einen Schaltplan einer Codiermatrix oder eines Umwerters, der für die Ausführung der vorliegenden Erfindung geeignet ist.

Die Art und Weise, in der eine Information als Muster oder codiert auf einem Aufzeichnungsmedium gespeichert wird, ergibt sich am besten aus Fig. 1.In Fig. 1 ist die Darstellung einer einzigen Datenzelle gezeigt, die einem bestimmten Bereich des Speichermediums entspricht, auf welchem das drei Binärziffern darstellende Binärziffern-Muster zu speichern ist. Jede Zelle ist durch gleichmäßig beabstandete Linien T_Q, T₁, T„, Τ~· aufgeteilt, die insgesamt als T-Zeitpunkte bezeichnet werden. Diese T—Zeitpunkte bestimmen die Unterteilungen der Datenzelle, wobei zu diesen Zeitpunkten auf dem Speichermedium Flußumkehrungen erfolgen,um nämlich acht mögliche Musterkonfigurationen darzustellen.

Eine mit dem Lesen magnetischer Aufzeichnungen mit Hilfe eines Meßwertfühlers oder Wandlers, der die jeweiligen Aufzeichnungen mißt und ein analoges Spannungssignal mit einer Signalfolge erzeugt, die die Änderung der magnetischen Flußrichtung oder Polarität wiedergibt, verknüpfte Eigenschaft besteht darin., daß die Polarität der jeweils aufeinanderfolgenden Spannungssignalspitzen oder -impulse sich ändern muß. Wenn demgemäß eine bestimmte Signalspitze mit negativer Polarität auftritt, muß die nächste Signalspitze, ob sie nun unmittelbar oder erst nach einem gewissen zeitlichen Abstand auftritt, mit positiver Polarität auftreten. Demgemäß kann eine magnetische Flußumkehr als Erzeugung einer Spannungssignalspitze mit positiver oder negativer Polarität ermittelt werden. In den Stellen, in denen kein Übergang auftritt, vird dieser Zustand im folgenden als ein Zustand bezeichnet, der in ideal jpr Weise einem Nullspannungs-Pegel entspricht. Demgemäß kann

109847/1654

jede Übergangsposition in einer Zelle durch eine ternäre Ziffer dargestellt werden, wobei eine ternäre "0" keinem Impuls entspricht, während eine ternäre "+1" einer mit positiver Polarität auftretenden Spannungsspitze und eine ternäre "-1" einer mit negativer Polarität auftretenden Spannungsspitze entspricht.

Wie in Fig. 1 dargestellt, kann eine ternäre Darstellungsweise in Form eines Musters von ternären Ziffern zur Darstellung des Fehlens oder Vorhandenseins eines bestimmten Polaritätsübergangs an den Stellen T_Q, T₁, T„ und T~ einer Zelle oder zur Darstellung eines entsprechenden Polaritäts-Spannungspegels an einem Satz von kritischen Punkten der Signalfolge herangezogen werden, wie sie mit W, X, Y und Z bezeichnet sind.

Durch die nachstehend aufgeführten, Codeeigenschaften des in Fig. 1 speziell dargestellten Codes betreffenden drei Regeln können die die Übergangspositionen T₀-T. kennzeichnenden ternären Ziffern-Spannungspegel zur Erkennung jeder Signalfolge der acht Signalfolgen herangezogen werden, welche die acht Musterkonfigurationen bzw. Musterbilder darstellen. Die folgenden für den dargestellten Code angegebenen Regeln gelten bezüglich des Eingangs zu einer Datenwiedergewinnungsschaltung:

1. Keines der vier ternären Ziffern-Muster beginnt oder endet mit zwei aufeinanderfolgenden Nicht-Umkehrungen oder Null-Zeichen.

2. Die erste Umkehr in jedem Ziffern-Muster wird per Übereinkunft als eine Ziffer betrachtet, die einer negativen Magnetisierung oder einer Richtung -1 entspricht.

3. Aufeinanderfolgende Umkehrungen müssen in der Polarität wechseln.

Durch Beachten der vorstehend aufgeführten drei Regeln wird die erste Nicht-Umkehr-Position stets dahingehend ausgewertet,

109847/165 4

2 12Ü/17

daß ein Abtastsignal mit negativer Polarität erzeugt wird. Die Zellenpositionen oder die kritischen Punkte der Signalfolge und die entsprechende Polarität können durch die ternären Ziffern dargestellt werden, wie sie in der jeweiligen Spalte aufgeführt sind, und zwar entsprechend den Positionen innerhalb einer Zelle oder an den kritischen Punkten der betreffenden Signalfolge.

Die vollständige, vier ternäre Ziffern umfassende Darstellung der Abtastspannungspegel an kritischenPunkten oder an den Abtastpunkten W, X, Y und Z, welche den Zellenpositionen T₀, T₁ , T₀ und T« entsprechen, wird dann gewichtet (bzw» multipliziert), und zwar mit den Werten -1, +1, -1 bzw„ +1. Diese Gewichtung erfolgt dabei in der Weise, daß die betreffenden Abtastspannungspegel durch ein geeignetes Korrelationsnetswerk summiert werden können, um eine für die jeweilige Bit-Konfiguration der dargestellten acht Bit-Konfigurationen spezifische Korrela ti ons summe zu erhalten. Wie in Fig. 1 dargestellt, wird je Binärziffern-Dreiergruppe der acht Binärziffern- Dreiergruppen.ein eindeutiger Satz von Abtastsignalen abgegeben j wie sie durch die ternären Ziffeiⁱn in jeder Spalte dargestellt sind_o

Der in Fig. 1 dargestellte Code weist einen Infoi'mationsgehalt von drei Datenbits pro Zelle auf. Im übrigen umfaßt der betreffende Code Selbstsynchronisierungs— oder Selbsttakt-Daten, die von dem jeweiligen Speichermedium gelesen werden. Unter Selbsttaktung oder Selbsttakt-Daten wird hier verstanden, daß Flußumkehrungen dazu herangezogen werden können, Daten zu bezeichnen, die in solchen Zeitintervallen auftreten, daß sie auch zur Aufrechterhaitung einer Synchronisation in dem System herangesogen werden können. Eine Eigenschaft des Codes ist, daß zwei oder mehr aufeinanderfolgende Nicht- Umkehrungen vermieden sind, Taktsignale können von ausgewählten Positionen sämtlicher vier T<=Positionen aufgenommen werden, wie sie in Fig. 1 angedeutet sind«,

103847/ ■ ö 5 4

Fig. 2(a) zeigt die Flußumkehrsteilen oder Muster, die auf einer magnetischen Aufzeichnungsfläche für die dargestellte Zwölf-Bit-Konfiguration auf einer magnetischen Aufzeichnungsfläche geschrieben würden. Die betreffende Bit-Konfiguration ist von links nach rechts gelesen gegeben durch die Bit-Folgen 011, 000, 001 und 100. Diese zwölf Bits werden in vier Zellen gespeichert, wobei die Bit-Konfiguration 011 in Form von Flußumkehrungen an den Positionen T., T₂ und T„ der ersten Zelle aufgezeichnet wird. Die Bit-Konfiguration 000 wird in Form von Flußumkehrungen an den Positionen T₁ und T₂ der Zelle 2 geschrieben, während die Bit-Konfiguration 001 in Form von Flußumkehrungen von den Positionen T_Q und T„ der Zelle drei geschrieben wird. Die Bit-Konfiguration 100 wird schließlich in Form von Flußumkehrungen an den Positionen T₁, T₂ und T« der Zelle vier geschrieben.

In Fig. 2(b) ist das in Fig. 2(a) dargestellte Flußmuster idealisiert dargestellt, wobei jeweils ein von zwei möglichen idealisierten Stromsignalformen oder Wellenformen gezeigt ist, wie sie der Aufzeichnungskopfwicklung eines Wandlers zugeführt werden, um nämlich auf einem geeigneten Speichermedium Magnetisierungsmuster gemäß der Erfindung zu speichern. Bei diesen Magnetisierungsmustern handelt es sich um die Darstellungen einer Folge von Flußumkehrungen, wie sie aus den Bit-Konfigurationen gemäß Fig. 1 ausgewählt sind. Eine zweite mögliche Signalfolge für die gleichen Daten würde dabei lediglich eine Polaritätsumkehr gemäß Fig. 2(b) aufweisen.

In Fig. 2 (c) ist eine sich ergebende Spannungssignalfolge dargestellt, die dem in Fig. 2(a) und 2(b) dargestellten Flußumkehrmuster entspricht. Diese resultierende Spannungssignalfolge kann dabei von einem Wandler erhalten werden, der das Flußumkehrmuster liest. In Fig. 2(c) sind ferner die Zeitspannen angegeben, die mit Invertieren bzw. Nicht-Invertieren bezeichnet sind und die Invertierungs-Zeitspannen festlegen, an denen es

109847/1654

erforderlich ist, eine Polaritätsumkehr in einer nachstehend noch näher zu beschreibenden Weise vorzunehmen. Es zeigt sich, daß die in Fig, 2(c) angegebenen Polaritäten durch die Polarität sumkehr oder -Invertierung in einigen Fällen geändert sind. Der Zweck dieser Maßnahme besteht darin sicherzustellen, daß der Spitzenpegel jeder Zellen-Signalfolge negativ ist, bevor eine Korrelation der Signalfolge einer Zelle mit einer Bezugs-Signalfolge erfolgt. So ist z.B. zwischen dem Zeitpunkt T„ der Zelle 1 und dem Zeitpunkt T_Q der Zelle 2 eine Polaritätsumkehr oder "Invertierung" erforderlich, um die oben in der Regel 2 festgelegte Übereinkunft zu erfüllen. Dabei muß die erste Umkehr einer Zelle einer negativen Polarität oder einem Signal entsprechend der ternären Ziffer -1 entsprechen. Die Umschaltung oder Polaritätsumkehr tritt, wie dies nachstehend noch näher bezeichnet werden wird, bezüglich des eingangsseitig' auftretenden Eingangsspannungssignals dann auf, wenn der letzte Impuls in der vorhergehenden Zelle mit negativer Polarität auftritt. Die betreffende Umkehr muß dabei ausgeführt werden, um der getroffenen Übereinkunft zu genügen und damit jenes Muster der acht Muster, zu identifizieren, das einer signalfolge entspricht, welche /"in den Positionen T₁-T₃ der jeweiligen Zelle darstellt. In entsprechender Weise muß in dem Fall, daß eine Zelle eine gerade Anzahl (3) von Impulsen enthält, der Invettierungazustand nach dem Zeitpunkt T₃ der betreffenden Zelle geändert werden.

In Fig. 2(d) sind die ternären Darstellungen des Signalfolgepegels und der Polarität wiedergegeben, die lediglich an den kritischen Punkten W, X, Y und Z einer Signalfolge abgetastet werden können, welche der in den vier dargestellten Zellen enthaltenen Information entspricht. Fig. 2(e) zeigt dabei eine Korrelationssumme, die den ternären Darstellungen gemäß Fig. 2(d) entspricht, und zwar für den Fall, daß die Signalfolge-Abtastproben an den Punkten W und Y, die den ternären Ziffern zu den Zeitpunkten T₀ und T„ entsprechen, entsprechend einem Gewichtsfaktor von (-1) multipliziert und einen» iCorrelations-

109847/1654

netzwerk zur Summe.mang mit den an den Punkten X und Z auftretenden Abtastproben zugeführt werden, die mit dem Faktor (+1) gewichtet sih.,3* Fig. 2(f) veranschaulicht die Summen gemäß Fig. 2(e) und die anschließende Polaritätsumkehr an den Stellen, an denen es erforderlich ist, um des. oben beschriebenen Übereinkünften zu genügen.

Fig„5 zeigt den Verlauf von analogen Signalformen bzw, Signalfolgen für jede Bit-Konfiguration ci-ar acht Bit-Konfigurationen und die entsprechender', acht Summen, wie sie in Fig. 1 angegeben sind. Um eine richtige Korrelation der jeweiligen diskreten Signalform mit einer Bezugs-Signalform vorzunehmen, die z.B. die für die Bit-Konfiguration 111 dargestellte Signalform sein kann, ist es erforderlich, zu den in Frage kommenden Zeitpunkten die entsprechenden Signalform-Abtastsignalspannungspegel bereitzustellen und jedem Abtastsignal mit einem geeigneten Gewichtsfaktor ein entsprechendes Gewicht zu geben. Die Gewichtsfaktoren, die z.B. für die Abtast signale an den Funkten ¥ und Y durch (-1) und für die Abtastsignale an den Punkten X und Z durch (+1) gegeben sein können, können in der Weise benutzt werden, daß der Code acht verschiedene Summensignale zu liefern imstande ist. Demgemäß kann jede Signalform bzw« Signalfolge durch ein entsprechendes Summensignal der acht Summensignale erkannt werden, das dann in eine entsprechende Bit-Konfiguration umgesetzt bzw. transformiert werden kann.

Zum Zwecke eines besseren Verständnisses der Erfindung sei im folgenden auf die in Fig. 4, 5, 6 und 8 dargestellten Verknüpfungsschaltbilder Bezug genommen sowie auf das zugehörige und in Fig. 7 dargestellte Zeitdiagramm. Die zu beschreibenden signale werden dabei als mit einem hohen Pegel auftretende Signale bzw. als Freigabesignale bezeichnet oder als mit einem niedrigen Pegel auftretende Signale bzw. als Abschaltsignale. Die Verknüpfungselemente sind dabei in herkömmlicher Weise dargestellt. Dies oedeatet, daß ein UND-Glied ein

1 Ü 3 8 4 7 / *: Ο 5 4

Verknüpfungselement ist, das einen mit hohem Pegel auftretendes Ausgangssignal bzw. ein Freigabesignal abgibt, wenn jedes seiner Eingangssignale ein sogenanntes Freigabesignal ist«, Ein ODER-Glied stellt ein Verknüpfungselement mit einer Vielzahl von Eingängen dar, das ein Freigabesignal bzw, ein mit hohem Pegel auftretendes Ausgangssignal abgibt, wenn eines oder mehrere der Eingangssignal mit hohem Pegel auftraten, also durch ein Freigabesignal gebildet sj-n.d.. Mit dem hier benutzten Ausdruck Flipflop wird eine bistabile Kippschaltung bezeichnet, die zwei stabile Zustände einzunehmen vermag, nämlich einen Setzztistand, in welchem sich die betreffende Kippschaltung im Binärzustand 1 befindet bzw, ein Signal mit hohem Pegel oder ein Freigabesignal an ihrer 1-Ausgangsklemme abzugeben vermag, und eines MickstelIzustand_p in welchem sich die Kippschaltung im Binärgustand O befindet bzw_o an ihrer 1-Ausgangsklemme ein Ausgangssignal mit niedrigem Pegel bsw. ein Abschaltsignal abzugeben vermag.

Im Rahmen der· vorliegend beschriebenen Anordnung werden zwei Arten von Flipficps verwendete Die elaste Art bzw« der erste Typ von Flipflop weist -;."^Tei Bingangslclenimen ϊλάΡ.-, dämlich eine S-Klemme (Setzen) und eine R-Klenune (Rückstellen) _a Bei dieser Einrichtung bewirkt ein der S-Klemme zugeführtes Signal mit hohem Pegel bzw_e ein Freigabesignal, daß das Flipflop in seinen Setszustand gelangt, während die Abgabe eines mit hohem Pegel auftretenden Signals bzw« Freigabesignals an die R—Klemme das betreffende Flipflop in .seinen Rückstellzustand überführt. Der andere Typ von Flipflop unterscheidet sich von dem gerade beschriebenen Flipflop lediglich dadurch, daß er noch eine dritte Singangsklemme aufweist, die mit T bezeichnet ist. Derart bezeichnete Flipflops sind Trigger-Flipflops, und ihre Arbeitsweise unterscheidet sich von der des zuvor beschriebenen Flipflops darin, daß bei ihnen ein Zustandswechsel nur dann auftritt, wenn ein mit hohem Pegel auftretendes Signal bzw. Freigabssignal an der T-Klemme gleichzeitig mit einem

109847/1654

Freigabesignal auftritt, das entweder der S- oder der R-Eingangsklemme zugeführt wird.

Zeitsteuerung

Gemäß Fig. 4 ist ein Speichermedium 10 in Form einer Scheibe mit einem magnetisierbaren Überzug so angeordnet, daß sie sich im Uhrzeigersinn um eine Achse 12 durch geeignete, nicht näher dargestellte Antriebseinrichtungen zu drehen vermag. Eine Informationsspur 16 auf dem Speichermedium 10 dient dabei zur Speicherung einer Nachricht in Form von diskreten magnetisch polarisierten Bereichen. Neben der betreffenden Aufzeichnungsspur 16 ist ein geeigneter Wandler 24 vorgesehen, der dazu dient, auf eine Relativbewegung zwischen ihm und der Scheibe 10 hin elektrische Signale zu erzeugen, und zwar auf die Polaritätsänderungen der diskreten Aufzeichnungsspurbereiche hin. Die so erzeugten Ausgangssignale werden mit Hilfe eines Verstärkers 26 verstärkt und einer ImpulsVerarbeitungseinrichtung 28 sowie einer mit DATA¹ bezeichneten Leitung über eine geeignete Verzögerungseinrichtung 88 zugeführt, wie dies aus Fig. 5 hervorgeht. Die auf der DATA'-Leitung auftretenden Ausgangssignale stellen eine Signalfolge dar, die mit analogen Spannungspegeln auftritt, und zwar entsprechend den Polaritätsoder Flußumkehrungen. Diese Flußumkehrungen können z.B. im Falle der Bit-Konfigurationen 011, 000, 001 und 100, wie sie durch die in Fig. 2(c) dargestellte Signalfolge dargestellt sind, der in Fig. 5 dargestellten Leseverknüpfungsschaltung zugeführt werden.

Die Impulsverarbeitungseinrichtung 28 führt eine Reihe von aufeinanderfolgenden Operationen aus. Durch die erste Operation wird die von dem Verstärker 26 abgegebene-verstärkte Spannungssignalfolge differenziert, woraufhin eine Signalfolge mit Nullamplituden-Durchgängen abgegeben wird, die hinsichtlich des zeitlichen Auftretens den Signalspitzen eines Eingangssignals von dem Wandler 24 entsprechen. Das Signal wird dann verstärkt, begrenzt und erneut differenziert. Hierdurch

109847/1654

wird eine Reihe von abgeleiteten Signalen geformt, und zwar in positive und negative Impulse, die gegenüber den Spitzen der von dem Wandler 24 gelieferten signale um etwa 180° phasenverschoben sind.

Der Gleichrichter 30 überträgt die Impulse von der Impulsverarbeitungseinrichtung 28 in Form einer Reihe von unipolaren Impulsen, die dann einem Phasendetektor 32 zugeführt werden. Am Ausgang des Phasendetektors 32 wird eine Fehler-Lesespannung abgegeben, die einem spannungsgesteuerten bzw. spannungsgeregelten Oszillator 34 zugeführt wird, dessen Ausgangssignale mit QVCO bezeichnet sind. Die Rechtecksignale QVCO treten bei der

| betreffenden Ausführungsform mit einer Frequenz auf, die dem Vierfachen der Wiederholungsfrequenz entspricht, mit der die Datenzellen in der Informationsaufzeichnungsspur 16 auftreten (siehe Fig. 6). Die Ausgangssignale des spannungsgeregelten Oszillators 34 werden über eine Rückkopplungsschleife dem Phasendetektor 32 zugeführt« Der Phasendetektor 32 vergleicht die Phasenlage seines Eingangssignals von dem Gleichrichter her mit dem Ausgangssignal des spannungsgeregelten Oszillators 34, und zwar zur Abgabe eines Ausgangsspannungssignals mit positiver oder negativer Polarität zur Darstellung der Phasendifferenz zwischen diesen beiden Signalen«, Dieses Ausgangsspannungssignal wird dem spannungsgeregelten Oszillator 34 zugeführt, dessen Ausgangsfrequenz sich daraufhin derart ändert, daß das Aus-

* gangssignal QVCO praktisch auf die Grundfrequenz der Signale synchronisiert ist_f die von der Informationsspur der Speicherscheibe 10 abgenommen worden sind. Es sei an dieser Stelle bemerkt, daß im vorliegenden Zusammenhang die Begriffe Information und Daten synonym benutzt werden.

Das von dem Oszillator 34 abgegebene QVCO-Signal wird einer Eingangsklemme eines Schaltlogikblockes 22 zugeführt. Dem Block 22 wird ein weiteres Eingangssignal von dem Oszillator her zugeführt, der Signale erzeugt, die den Signalen entsprechen, wie sie von dem spannungsgeregelten Oszillator 34 erzeugt werden.

10 9 847/1554

Die betreffenden signale treten dabei mit einer Frequenz auf, die beim vorliegenden Beispiel dem Vierfachen der Wiederholungsfrequenz des Auftretens der Datenzellen entspricht.

Der Schaltsteaerlogikblock 22 bewirkt eiue selektive Umschaltung der Signale, vie si- von dem spaimuigsgerecj-ilten OszilXal.w ur»d von einem Präzisionsoszillator .8 her- geliefert werden. Die "etreffenden Signale werden einjm Impuls former 40 zugeführt. Während eines Lesebetriebs gibt aet- U:. ;;-".vhlotk 22 selektiv die von dem spannungsgeregelten Oszilxatc* 34 abgegebenen Signale an den Impulsformer 40 ab, und während eines Schreibbetriebs werden die Signale von dem Oszillator 18 dem Impulsformer 40 zugeführt, wie dies nachstehend noch näher erläutert werden wird. Der Schaltblock 22 kann z.B. ein Relais verwenden, das so betreibbar ist, daß es die betreffende Schaltoperation auf das Auftreten oder Fehlen eines mit hohem Pegel auftretenden Signals bzw. Freigabe-Schreibsignals hin ausführt.

Auf die Abgabe des QVCO-Signals von dem Schaltlogikblock 22 an den Impulsformer 40 hin gibt dieser an seinem Ausgang das mit QFUL bezeichnete Ausgangssignal ab, das, wie dies aus Fig.6 hervorgeht, durch eine Folge von schmalen positiven Impulsen gebildet ist, die mit der Frequenz des QVCO-Signals auftreten. Das QFUL-Signal wird als ein Eingangssignal einem zweistufigen Zähler 44 zugeführt, der im wesentlichen aus zwei Flipflops besteht, die nach Art eines Zählers zusammengeschaltet sind, welcher so ausgelegt ist, daß er entsprechend den binären Werten von 0 bis 3 weiterzuschalten imstande ist. Die vier Ausgangsklemmen des Zählers 44 geben entsprechende Eingangssignale an vier UND-Glieder 45 bis 48 ab, und zwar derart, daß die Ausgangssignale dieser vier UND-Glieder, DCTO, DCT1, DCT2 bzw. DCT3 (Fig. 4) die Zellenzeitspannen in vier gleiche Teile aufteilen. Die Signale DCTO, DCT1 und DCT3 werden als Eingangssignale jeweils einer entsprechenden Schwellwertschaltung der Schwellwertschaltungen 39, 41 bzw. 43 zugeführt, von denen die Ausgangssignale QCTO, QCT1 bzw. QCT3 abgegeben

109847/1654

werden. Die Schwellwertschaltungen 39, 41 und 43 können z,B„ jeweils durch bekannte Schmitt-Triggerschaltungen gebildet sein, die auf ein einen bestimmten Schwellwertpegel überschreitendes Signal ansprechenund einen einzigen Ausgangsimpuls abgeben. Die soweit beschriebenen Signale bewirken die erforderliche Zeitsteuerung für das Schreiben einer Information auf die Speicherscheibe 10 bzw» für das Lesen einer Information von der Speicherscheibe 10,

Schreiboperation

Während des Schreib-Zyklusses bei der vorliegenden Ausführungsform wird eine Information an eine Polgesteuer- und Datenabgabeeinheit 50 gemäß Fig. 5 übertragen» und zwar über eine Informationshauptleitung 52 von irgendwelchen geeigneten Datenquellen her, wie z.B, von Datenverarbeitungsschaltungen. Diese Information gelangt in die Einheit 50 vor Beginn eines Schreibzyklusses hinein; sie enthält eine drei Bit umfassende Information oder ein drei Bit umfassendes Datenwort sowie eine geeignete Anzeige dafür, daß der vorliegende Betrieb ein "Schreib"-Betrieb ist (Schreib-Befehl). Diese Information rührtnormalerweise von einem anderen Gerät innerhalb des Datenverarbeitungssystems her, wie s.B. von einem Datenverarbeitungsgerät.

Gemäß Fig_β 5 gibt die Einheit 50 das erwähnte Datenwort über eine Datenhauptleitung 54 an ein Drei-Bit-Datenregister gemäß Fig«, 6 ab. Dieses Datenregister 55 wirkt als ICurzzeit— Halteregister, Da die Anlage im Schreib-Betrieb ist, gibt die Einheit 50 ein Schreib-Signal an die Zeitsteuerlogik gemäß Fig„ 4 ab. In dieser Zeitsteuerlogik wird das betreffende Signal als ein Eingangssignal dem UND-Glied 56 sowie als ein Eingangssignal dem Schaltlogikblock 22 zugeführt. Das dem Logikblock 22 zugeführte Schaltsignal bewirkt die Durchschaltung des von dem Oszillator 18 abgegebenen Eingangssignals an

1Ü9847/1654

den Impulsformer 40, und zwar zur Gewinnung der Zeitsteuerbzw. Taktsignale DCTO, DCT1, DCT2 und DCT3. Das UND-Glied überträgt die Schreibsignale über einen Verstärker 58 zu dem Wandler 24 hin, um nämlich die entsprechenden Daten auf der Speicherscheibe 10 aufzuzeichnen.

Das Datenregister 55 ist ein Drei-Bit—Register, das drei Flipflops aufweist, welche mit DO bis D2 bezeichnet sind. In diesem Register werden Daten in Parallelform von einem Decodiernetzwerk her eingeführt, und zwar während des Lesebe— triebs. Die betreffenden Daten werden von dem Register einem Codiernetzwerk während der Schreiboperation zugeführt.

Die in dem Register 55 enthaltenen drei Bits stellen die Ausgangssignale von den Flipflops DO bis D2 dar; diese Ausgangssignale werden einer Vielzahl von UND-Gliedern 57 und bis 66 und einer Vielzahl von ODER-Gliedern 68 bis 75 zur Steuerung eines Schreib-Datenflipflops 78 zugeführt, das mit FWDC bezeichnet ist.

In Fig. 1 ist der mögliche Inhalt des Datenregisters für den Fall veranschaulicht, daß irgendeine Dreiergruppe der acht Dreiergruppen oder acht Bit-Konfigurationen aufzuzeichnen ist. Für den Fall, daß das Datenregister die Bit-Konfiguration 000 enthält, enthalten die Flipflops DO bis D2 die Binärzeichen 0, 'Wenn man annimmt, daß die Flipflops DO bis D2 jeweils ein Binärzeichen 0 enthalten, ist das ODER-Glied abgeschaltet bzw. unwirksam. Während des Auftretens eines DCTO-Signals tritt somit ein Abschalt-Ausgangssignal mit niedrigem Pegel von dem ODER-Glied 68 her auf, wodurch das UND-Glied 60 abgeschaltet bzw. gesperrt wird. Dadurch wird ein Abschaltausgangssignal mit niedrigem Pegel dem ODER-Glied zugeführt.

Das von dem OELJ)R-GIi ed 72 abgegebene Ausgangs signal DD01 bildet das »ino ^uigangssifjna'J. d^r- Hingang"-si ■■]■>.■> > ^r -v

;' 4 7 /

2:20717

ODER-Glieder 73 und 74_β. Die von den ODER-Gliedern 73 und 74 abgegebenen Ausgangssignale stellen die Eingangssignale für die UND-Glieder 64 bzw. 65 dar«, Eine Anschlußklemme jedes UND-Gliedes 64, 65 ist dabei so beschaltet, daß sie das QFUL-Signal und ferner die 1- und 0-Ausgangssignale des FWDC-Flipflops 78 aufnimmt. Damit ergibt sich, daß das FWDC-Flipflop 78 seinen Zustand ändert, wenn das DDO1-Signal mit hohem Pegel bzw. mit dem Freigabepegel auftritt.

Das 1-Ausgangssignal des FWDC-Flipflops 78 wird einerEingangsklemme der Eingangsklemmen des UND-Gliedes 56 gemäß Fig. 4 W zugeführt. Das andere Eingangssignal für das UND-Glied 56 bildet das Schreib-Signal von der Einheit 50 gemäß Fig. 5 her. Bei freigegebenem bzw. übertragungsfL-ähigem und abgeschaltetem bzw. gesperrtem UND-Glied durch das 1—Ausgangssignal des Flipflops 78 wird von dem betreffenden UND-Glied 56 ein Signal an den Verstärker 58 abgegeben, der ein entsprechendes Signal an den Wandler 24 abgibt, um nämlich auf der Datenspur 16 der Speicherscheibe 10 einen Schreibvorgang auszuführen, was in Form eines Flußübergangs erfolgt.

In dem Fall, daß eine Bifckosi£iguration 000 in dem Datenregister 55 gemäß Fig. 6 enthalten ist, tritt das DD01-Signal an der Ausgangsklemme des ODER-Gliedes 72 mit niedrigem Pegel bzw. mit einem Sperrpegel auf, der der einen Eingangsklemme der ODER-Glieder 73 und 74 zugeführt wird. Diese ODER-Glieder geben daraufhin an eine der Eingangsklemmen der UND-Glieder 64 und Ausgangssignale mit niedrigem Pegel bzw» Abschalte—Ausgangssignale ab« Die UND-Gliedei¹ 64 und 65 geben an die S- bzw, R-Eingangsklemmmdes FWDC-Flipflops 78 jeweils ein Abschalte-Ausgangssignal mit niedrigem Pegel ab. Das Flipflop 78 wechselt seinen Zustand zum Zeitpunkt DCTO, wobei ein Übergang bzw, ein Flußwechsel an der Stelle T_Q der Datenzelle nicht geschrieben wird₉

1 b 9 ι' 4 7 / 1 6 F L

2:20717

Bei in dem Datenregister 55 vorhandener Bit-Konfiguration 000 werden die an den O-Ausgangsklemmen der Flipflops D1 und D2 auftretenden Signale den Eingangsklemmen des UND-Gliedes 5. zugeführt«, Beide Signale treten mit hohem Fegel auf, si-vJ also sogenannte Fr.iiqabesignäle* -as UND-Glied 57 ist daraiifhin im Übertragungsfähigen Zustand, wodurch es ein Freigabesignal mit hohem Pegel an das OPSR-GIied 69 abgibt, das daraufhin ein mit hohem Pegel auftretendes Frei«,abeeingangssignal an das UND-Glied 61 abgibt. Mit Auftreten ei-23 DCrI-Signals an einer zweiten Eingangsklemme des UND-Gliedes 61 ist somit die UND-Bedingung des UND-Glie"des S1 erfüllt, woraufhin dieses UND-Glied im übertragungsfähigen Zustand ist und ein Freigabesignal mit hohem Pegel an die beiden Eingangsklemmen des ODER-Gliedes 72 abgibt«, Das ODER-Glied 72 ist damit im übertragungsfähigen Zustand und gibt ein mit hohem Pegel auftretendes Freigabesignal DD01 an die ODER-Glieder 73 und 74 ab. Die Ausgangssignale dieser beiden ODER-Glieder bilden die Eingangssignale für jeweils eines der beiden UND-Glieder 64 und 65. Bei Auftreten eines Freigabesignals DDO1 mit hohem Pegel und im Rückstellzustand befindlichem FWDC-Flipflop 78 ist, wie ersichtlich, das UND-Glied 64 dann im übertragungsfähigen Zustand. Auf das Auftreten eines QFUL-Signals hin wird daraufhin ein Freigabeeingangssignal mit hohem Pegel von dem UND-Glied 64 der S-Eingangsklemme des Flip-Flops 78 zugeführt. Zum Zeitpunkt DCT1 wird somit das Flipflop 78 in den Setzzustand gebracht, wodurch von seiner 1-Ausgangsklemme ein mit hohem Pegel auftretendes Freigabesignal FiDC die Übertragung zu der einen Eingangsklemme des UND-Gliedes 56 hin abgegeben wird. Mit Vorhandensein eines mit hohem Pegel auftretenden Freigabe-Schreibsignals an der zweiten Eingangsklemme des UND-Gliedes 56 ist die Undbedingung des UND-Gliedes 56 erfüllt, wodurch ein liiit hohem Pegel auftretendes Freigabeausgangssignal dem Verstärker 58 zugeführt wird. Daraufhin wird von dem Verstärker 58 ein Ausgangssignal dem Wandler 24 zugeführt, woraufhin ein Flußtibergang auf der Datenspur 16 der Speicherscheibe 10 aufgezeichnet

1U984 7/1654

bzw. geschrieben wird. Dieser Flußübergang wird an der Stelle T1 einer Datenzelle geschrieben, in die eine OOO-Bit-Konfiguration einzuschreiben ist. Wenn das FWDC-Flipflop 78 sich im Setzzustand befändeund das Signal DDO1 freigegeben würde, würde in entsprechender Weise das betreffende FWDC-Flipflop zum Zeitpunkt DCT1 zurückgestellt werden. Demgemäß bewirkt das UND-Glied 56 zum Zeitpunkt DCT1 für eine 000-Datenkonfiguration eine Stromumkehr.

Im Zusammenhang mit Fig. 6 ergibt sich, daß die 000~Bit-Konfiguration in den Flipflops D1 und D2 des Datenregisters

" die Abgabe von Freigabe—Ausgangssignalen mit hohem Pegel von deren O-Klemme an das UND-Glied 59 bewirkt. Demgemäß wird das UND-Glied 59 freigegeben bzw. in den übertragungsfähigen Zustand gesteuert, in welchem ein mit hohem Pegel auftretendes Freigabesignal zur Freigabe des ODER-Gliedes 70 abgegeben wird. Dieses ODER-Glied gibt daraufhin ein mit hohem Pegel auftretendes Freigabe-Ausgangssignal an eine Eingangsklemme des UND-Gliedes 62 ab. Mit Auftreten eines DCT2-Signals ist das UND-Glied 62 freigegeben bzw, im übertragungsfähigen Zustand, um ein mit hohem Pegel auftretendes Freigabe-Ausgangssignal zur Freigabe des ODER-Gliedes 75 abzugeben, das daraufhin ein mit hohem Pegel auftretendes Freigabe-Ausgangssignal dem einen Eingang jedes ODER-Gliedes der beiden ODER-Glieder 73 und zuführt. Das zuletzt erwähnte Ausgangssignal ist dabei mit DD23 bezeichnet. Die beiden ODER-Glieder 73 und 74 sind damit im übertragungsfähigen Zustand, in welchem sie ein mit hohem Pegel auftretendes Freigabe-Ausgangssignal an das jeweilige UND-Glied 64 bzw. 65 abgeben. Unabhängig davon, wodurch das FWDC-Flipflop gesetzt wird, wie dies zuvor erläutert worden ist, ändert das Flipflop FWDC78 seinen Zustand, wodurch erneut eine Umkehr des Schreibstroms in dem Wandler 24 hervorgerufen wird. Dieser Übergang wird zum Zeitpunkt T₂ einer Datenzelle geschrieben, in die die Bit-Konfiguration 000 einzuschreiben ist.

109847/1654

Das in Fig, 6 dargestellte Flipflop DO enthält ein Binärzeichen und befindet sich im Rücks.tell zustand, in welchem von seinem 1-Ausgang ein mit niedrigem Pegel auftretendes Abschalte-Ausgangssignal abgegeben wird, auf das hin das UND-Glied 66 im nichtübertragungsfähigen Zustand ist«, Das Flipflop D1 gibt ein mit niedrigem Pegel auftretendes Abschalte-Ausgangssignal von seiner 0-Ausgangslclemme ab, auf das hin das UND-Glied ebenfalls in den nichtübertragungsfähigen Zustand gelangt. Das D2-Flipflop enthält ebenfalls eine 0, wodurch an seine?" 1-Ausgangsklemme ein mit niedrigem Pegel auftretendes Abschalte-Ausgangssignal auftritt, welches einer Eingangsklemme des ODER-Gliedes 71 zugeführt wird. Das ODER-Glied 71 war zuvor durch das Ausgangssignal von dem abgeschalteten UND-Glied 66 her abgeschaltet, wodurch nunmehr der einen Eingangsklemme des UND-Gliedes 63 ein mit niedrigem Pegel auftretendes Abschalte-Ausgangssignal zugeführt wird. Somit ist zum Zeitpunkt DCT3 das UND-Glied 63 nicht übertragungsfähig, wodurch ein mit niedrigem Pegel auftretendes Abschalte-Ausgangssignal von diesem UND-Glied an das ODER-Glied 75 abgegeben wird. Das ODER-Glied 75 gibt daraufhin ein mit niedrigem Pegel auftretendes Abschalte-Ausgangssignal an die beiden ODER-Glieder 73 und 74 ab. Die somit abgeschalteten ODER-Glieder 73 und 74 geben mit niedrigem Pegel auftretende Abschalte-Eingangssignale an die UND-Glieder 64 und 65 ab, die daraufhin in den nichtübertragungsfähigen bzw. abgeschalteten Zustand gelangen und die den Zustandswechsel des Flipflops 78 verhindern. Da sich der Zustand des Flipflops 78 nicht ändert, bewirkt das FWDC-Ausgangssignal nicht das Einschreiben eines Flußübergangs zum Zeitpunkt T₃ der Zelle, in die eine Bit-Konfiguration 000 einzuschreiben ist.

Auf eine 000 Bit-Konfiguration hin bewirkt demgemäß.die Logik gemäß Figuren 4 und 6 das Einschreiben von Flußänderungen bzw, Flußumkehrungen zu den Zeitpunkten T₁ und T₂ der Zelle. Das Codiernetzwerk bewirkt in entsprechender Weise

109847/1654

das Einschreiben von Flußübergängen zu den geforderten Zeitpunkten bzw„ Positionen T_Q bis T_ einer Datenzelle in entsprechender Weise auf irgendeine andere Bit-Konfiguration der übrigen acht Bit-Konfigurationen hin, und zwar gemäß den entsprechenden in Fig. 1 dargestellten Flußübergangsmustern. Jede nacheinander geschriebene Konfiguration wird von der Einheit 50 in das Datenregister 55 übertragen, und zwar zur Aufzeichnung in der zuvor beschriebenen Weise»

Bezugnehmend auf Fig. 7 sei bemerkt, daß am Ende eines Zeitabschnitts DCT3 und mit dem Auftreten des nächsten QFUL-Signals ein UND-Glied 80 gemäß Fig. 5 übertragungsfähig wird und damit der Einheit 50 ein mit hohem Pegel auftretendes Freigabesignal QCLR zuführt. Durch das übertragungsfähige UND-Glied 80 wird ein QCLR-Signal zur Auswertung durch die Einheit 50 übertragen, und zwar zur Steuerung der Einfügung einer neuen Drei-Bit-Konfiguration über die Hauptleitung 52 in das Datenregister 55. Dies geschieht in der zuvor beschriebenen Weise,

Im Vorstehenden ist zwar die Schreiboperation hinsichtlich der Zeitsteuerung dahingehend erläutert worden, daß diese durch einen Präzisions-Oszillator zunächst bewirkt wird. Es sei jedoch bemerkt, daß dies nicht eine Forderung der vorliegenden Erfindung ist. Sofern erwünscht, könnte das Ausgangssignal einer Taktspur auf dem Speichermedium, das im vorliegenden Fall eine Speicherscheibe ist, zur Erzeugung der gewünschten Zeitsteuer- bzw. Taktimpulse ausgenutzt werden.

Leseoperation

Die Zeitsiuer- bzw. Taktsignale bei der Leseoperation gemäß der Erfindung werden von der Datenspur in der zuvor beschriebenen Weise erzeugt. Die Verwendung von Datensignalen

109847/155

für Steuerungszwecke, und zwar im Unterschied zu der zuvor beschriebenen Verwendung des Oszillators für die Schreiboperation, erfolgt durch entsprechende Betätigung des Schalters 22.

Mit Beginn einer Leseoperation wird ein Lesebefehl über die Hauptleitung 52 von der Einheit 50 gemäs Fiq. 5 aufgenommen. Dies gehört zur Erzeugung eines Lese-⁰; g?-~.'..-.s durch die Einheit Dieses Lese-Signal bildet ein Signal fur ein drei Eingänge aufweisendes UND-Glied 82, dessen Ausgangssignal über eine geeignete Verzögerungseinrichtung 86 κ-ur Abgabe eines QXBD-Signals dient. Dieses QXBD-Signal wirkt auf die Parallelübertragung der Ausgangssignale einer Codiermatrix 100 zu dem Datenregister 55 gemäß Fig. 6 über die mit R₁, R₃ und R„ bezeichneten Leitungen ein. Das QFUL-Signal wird dabei einer zweiten Bingangsklemme des UND-Gliedes 82 zugeführt. Das dritte Eingangssignal für dieses UND-Glied 82 wird von dem 1-Ausgang eines BFUL-Flipflops 84 her geliefert.

Das BFUL-Flipflop 84 wird durch das QFUL-Signal am Ende des DCT1-Signals (Fig. 4) in seinen Setzzustand gebracht und durch das QFUL-Signal am Ende des DCT3-Signals von dem Zähler 44 her in seinen Rückstellzustand. Das QXBD-Signal von der Ausgangsklemme des UND-Gliedes 82 her wird durch die Verzögerungseinrichtung 86 um eine Zeitspanne verzögert, die z.B. der Hälfte der DCT3-Zeitspanne sein kann. Der Zweck dieser Maßnahme dient dazu, die Übertragung des codierten Ausgangssignals der Matrix 100 zu dem Datenregister 55 hin zu ermöglichen. Während der DCT3-Zeitspanne , die auf die Eingabe einer Informations-Bit-Konfiguration folgt, welche an der T«—Position einer Zelle gelesen worden ist, wird ein QXBD-Signal (Fig. 7) etwa in der Mitte der T_-BetriebsZeitspanne abgegeben. Durch dieses Signal wird die Paralelübertragung von Daten ausgelöst, die aus der jeweiligen Zelle ausgelesen worden sind. Das BFUL-Flipflop 84 benutzt das QFUL-Signal, um auf das Auftreten eines

109847/1654

Signals der beiden Signale DCT1 und DCT3 hin seine Zustandsänderung auszulösen.

Um. richtige Abtastzeiten bzw. Zeitpunkte einer Signalfolge zu gewährleisten, die der jeweiligen Datenzelle zum Zeitpunkt T- entspricht, ist es erforderlich, daß den von einer Auf- . zeichnungsspur herrührenden Daten ein Synchronisiercode vorangeht, der z.Bo durch eine Folge von einem bestimmten Muster genügenden Binärzeichen 1 und 0 gebildet ist und dem eine Adresse der Daten nachfolgt, die zu lesen sind. Da das Synchronisierverfahren mit der vorliegenden Erfindung an sich nichts zu tun hat, wird darauf hier auch nicht näher eingegangen werden. Für die Phasensteuerung wird dabei jedoch normalerweise eine bestimmte Folge von ausgewählten Bit-Konfigurationen verwendet. Bin den zu lesenden Daten vorangehendes Hauptmuster kann z.B. die Übergangsmuster gemäß Fig. 1 entsprechend den Bit-Konfigurationen 000 oder 001 oder 110 in einer Reihe verwenden, auf die hin ein spezielles Übergangsmuster folgt. Das sich ergebende Hauptmuster würde dabei eine Reihe der zuvor erwähnten Muster aufweisen, und zwar entsprechend den bestimmten Bit-Konfigurationen, worauf eine Reihe von speziellen Übergangsmustern folgen würde, denen wiederum eine Adresse und der übrige Hauptteil und die anschließend folgenden Daten nachfolgen wurden. Das spezielle

P Synchronisiermuster würde damit niemals in einem Datenstrom auftreten, bzw. eine Verschiebung des betreffenden Synchronisiermusters würde als Start-Übergangsmuster erkannt werden, woraufhin der Beginn einer Leseoperation in dem geforderten Teil einer Zelle gesteuert würde.

Die mit Hilfe des Wandlers 24 gewonnenen und für die auf einer Datenaufzeichnungsspur 16 (Fig. 4) der Speicherscheibe 10 aufgezeichneten Daten charakteristischen elektrischen analogen Signalfolgen werden von dem Verstärker 26 über eine geeignete Verzögerungseinrichtung 88 der einen Eingangsklemme einer

109847/1654

Abtasteinrichtung zugeführt, die z.B. durch eine Übertragungseinrichtung oder eine Verzögerungsleitung 160 gebildet sein kann.

Die von der Ausgangsklemme der Verzögerungseinrichtung 88 abgegebenen Signalfolgen werden der Verzögerungsleitung zugeführt, in der sie als Wanderwellen gespeichert werden. Die Verzögerungsleitung 160 ist durch einen Widerstand 162 abgeschlossen, dessen Widerstandswert gleich dem Wert des Wellenwiderstands der Verzögerungsleitung 160 ist« Auf diese Weise tritt bei an sich aneinander anschließenden Spannungsamplituden keine Reflektion auf.

Die Verzögerungsleitung 160 weist vier in gleichen Abständen vorgesehene Abgriffe auf, die mit W¹, X·_f Y· bzw. Z¹ bezeichnet sind und die über eine Emitterfolger-Koppelschaltung 164 mit den Klemmen T , T , T bzw. T verbunden sind. Jede Spannungsamplitude bzw» jeder Spannungspegel der von dem Wandler 24 gemäß Fig. 4 gelieferten Signalfolge wird aufeinanderfolgend in der Verzögerungsleitung 160 gespeichert, und zwar derart, daß die betreffende Signalfolge auf ihre vollständige Erzeugung hin als Wanderwelle gespeichert ist, die an verschiedenen kritischen Punkten gleichzeitig abgetastet werden kann.

Eine graphische Darstellung der den Signalfolgen, wie sie durch das Lesen der Bit-Konfigurationen 000 bis 111 in den Zellen der Speicherscheibenspur 16 gemäß Fig. 4 erzeugt werden, entsprechenden Wanderwellen ist in Fig. 3 wiedergegeben. Die Signalfolgen sind dabei zu dem Zeitpunkt bezeichnet, zu dem die vordere Spannungsspitze sämtliche Signalfolgen mit Ausnahme der Signalfolgen für 000 und 100 an der Klemme W auftritt. Die entsprechende Spannungsamplitude an jeder Klemme T , T- T und T ist dabei längs der Ordinate aufgetragen, Bs sei jedoch bemerkt, daß die Bezugsspannung

109847/1654

212Ü717.

willkürlich gewählt ist, und daß den Ordinaten irgendwelche gewünschten Werte zugeordnet werden können. Die Abszissen der graphischen Darstellung veranschaulichen die Abgriffe entsprechend den Anschlußklemmen T , T , T und T , die mit der Verzögerungsleitung verbunden sind.

Wenn die Signalfolgen der Bit-Konfigurationen 000 bis 111 als Wanderwellen in der Verzögerungsleitung 116 gespeichert sind, und zwar in der durch die entsprechenden graphischen Darstellungen gemäß Fig. 3 bezeichneten Position, dann sind die betreffenden Signalfolgen in einer Position gespeichert, k die nachstehend als "Bezugs"-Position bezeichnet werden wird_o An den Klemmen T , T , T und T treten sich kontinuierlich ändernde Signalpegel der Wanderwelle auf. Wie weiter unten noch näher erläutert werden wird, sind dabei jedoch lediglich diejenigen Signalpegel von Bedeutung, die mit in der Bezugs-Position befindlicher Signalfolge erkannt werden.

Die an bestimmten Klemmen der Klemmen T , T- T und T auftretenden Signale werden gleichzeitig dem Korrelationsnetzwerk 166 zugeführt. Das Korrelationsnetzwerk 166 besteht aus einer Vielzahl von Widerständen 168 und aus einem Summierverstärker 180. Das betreffende Korrelationsnetzwerk ist dabei so ausgelegt, daß es einen eindeutigen Satz von Abtast- * Signalen in Form von Signalpegeln von den Klemmen T , T , T und T aufnimmt und ein Ausgangs-Summensignal abgibt,

y ^z

welches die Summe der Abtastsignale von den Klemmen T , T , T und T darstellt. Dieses Ausgangs-Summensignal wird über die Widerstände 168 einer positiven und einer negativen Klemme des Summierverstärkers 180 zugeführt. Zum Zwecke der Veranschaulichung der Erfindung ist dabei lediglich ein Korrelationsnetzwerk dargestellt, wobei das eine Korrelationsnetzwerk 166 dazu herangezogen wird, auf jede Signalfolge der acht diskreten Signalfolgen hin, also entsprechend den acht Dreiergruppen oder acht verschiedenen Bit-Konfigurationen,

109847/1654

wie sie in Fig. 1 dargestellt sind und die zu erkennen sind, ein anderes Summensignal abzugeben. Es sei jedoch bemerkt, daß gesonderte Korrelations-Summiernetzwerke in einem Erkennungssystem verwendet werden können, wobei zur Erkennung jeder diskreten Signalfolge ein anderes Korrelationsnetzwerk benötigt und entsprechend ausgelegt ist.

Das Korrelationsnetzwerk 166 ist hier so ausgelegt, daß es ein der jeweiligen diskreten Signalfolge der acht diskreten Signalfolgen entsprechendes unterschiedliches Summensignal abgibt. Bei den betreffenden Signalfolgen handelt es sich um diejenigen, die durch das Lesen der tlbergangsmuster festgestellt worden sind, und zwar entsprechend den acht Bit-Konfigurationen oder Dreiergruppen 000 bis 111, wie dies Fig.3 veranschaulicht. Wenn Signalabtastproben dieser Signalfolgen dem Korrelationsnetzwerk 166 zugeführt werden, tritt an einer Ausgangsklemme 182 ein Signal auf, das in der Größe der algebraischen Summe der analogen Signalfolgenabtastproben entspricht, wie sie an den Klemmen T , T , T und T zu einem bestimmten Zeitpunkt vorhanden gewesen sind. Demgemäß ist es erforderlich, zum Zwecke der Abtastung das Ausgangssignal des Korrelationsnetzwerkes 166 an der Klemme 182 zu einem Zeitpunkt auftreten zu lassen, wenn die eine Bit-Konfiguration darstellende Signalfolge sich in der Bezugsposition der Verzögerungsleitung 160 befindet. Diese Abtastfunktion wird durch Abtastgatter 184 und 186 in Verbindung mit einem Inverter 187 bewirkt.

Das an der Klemme 182 der Korrelationssummiereinrichtung 166 auftretende Ausgangssignal wird direkt als ein Eingangssignal dem Abtastgatter 186 und über einen Inverter 187 invertiert als Eingangssignal dem durch ein UND-Glied gebildeten Abtastgatter 184 zugeführt. Ein mit QCT3 bezeichnetes Signal, das in der aus Fig. 7 ersichtlichen zeitlichen Lage zu den übrigen Signalen auftritt, wird einem zweiten Eingang der

109847/1654

UND-Glieder 184 und 186 zugeführt, so daß der Ausgang des Summierverstärkers 180 zu einem BezugsZeitpunkt bzw. an einer Bezugsposition abgetastet wird, welche der Bezugsposition einer Signalfolge in der Verzögerungsleitung 160 entspricht. Da am Ausgang des Summierverstärkers 180 entweder ein positives oder ein negatives Ausgangssignal auftreten kann, und zwar je nachdem welche Signalfolge in der Verzögerungsleitung 160 zu dem BezugsZeitpunkt auftritt, ist es erforderlich, den Inverter 187 zu verwenden, um ein negatives Ausgangssignal zu invertieren, und zwar derart, daß es dem einen Eingang des UND-Gliedes 184 zugeführt werden kann. In dem Fall, daß ein negatives Ausgangssignal aufgetreten ist, wird das UND-Glied 184 durch das gleichzeitige Auftreten eines QCT3-Signals in den übertragungsfähigen Zustand übergeführt, wodurch ein positives Ausgangssignal dem einen Eingang der UND-Glieder 156 und 158 zugeführt wird.

Im folgenden wird die Art und Weise näher beschrieben, in der das Korrelationsnetzwerk 166 mit den Klemmen T , T , T und T verbunden ist. Da das Korrelationsnetzwerk 166 derart ausgelegt ist, daß es auf jede einer entsprechenden Bit-Konfiguration entsprechende diskrete Signalfolge bei deren Abspeicherung in der Bezugsposition innerhalb der Verzögerungsleitung 160 ein Summensignal abgibt, sei angenommen, daß die W relativen Spannungspegel, wie sie in der graphischen Darstellung gemäß Fig. 3 bezeichnet sind, an den Klemmen T , T,

T und T auftreten. Diese relativen .Spannungen entsprechen y ^z
in idealer Weise den Werten 0, -1 und +1, und zwar je nachdem welche der acht diskreten Signalfolgen zu einem bestimmten AbtastZeitpunkt vorhanden ist. Wie oben bereits erwähnt, sind den Ordinaten der graphischen Darstellung Spannungseinheiten nicht zugeordnet worden. Der Grund hierfür liegt darin, daß sämtliche Spannungen mit einer willkürlich gewählten Konstante ■ multipliziert werden können, ohne daß dadurch das Endergebnis des Signalfolgen-Erkennungssystems beeinflußt wird. So können z.B.

109847/1654

in dem Korrelationsnetzwerk 166 die Widerstände 168 jeweils gleich große Widerstandswerte aufweisen, so daß sämtliche von den Klemmen T_y, Τ_χ, T und Ύ_% aufgenommenen Eingangssignale über Widerstände 168 in Größen an die positiven und negativen Eingangsklemmen des Summierverstärkers 1βΟ abgegeben werden, welche Größen im Verhältnis zu den Größen stehen, wie sie an den Klemmen T^, Τ_χ, T und T₂ stehen. Wie dargestellt, werden die Signale von den Klemmen T und T über die Widerstände 168 der negativen Eingangsklemme des Summierverstärkers 180 zugeführt, während die Signale an den Klemmen T und T über Widerstände 168 der positiven Eingangsklemme des Summierverstärkers 180 zugeführt werden. Dies dient zur Einführung eines Multiplikationsfaktors, der im vorliegenden Ausführungsbeispiel für die an den Klemmen T und T auftretenden

w y

Signale gegeben ist durch -1, während die an den Klemmen T

und T auftretenden Signale mit einem Faktor von +1 multiz

pliziert werden. Wie zuvor beschrieben, weist das an der Klemme 182 des Korrelationsnetzwerks 166 auftretende Ausgangs-Summensignal einen relativen nummerischen Summenwert auf, und zwar gemäß den relativen Summen, wie sie in Fig. 1 geliefert werden. Die betreffenden Summen entsprechen dabei den Bit-Konfigurationen 000 bis 111, wobei ein minimaler relativer Differenzwert von zumindest 1 zu irgendeiner anderen Summe vorhanden ist, die einer anderen Bit-Konfiguration bzw. Signalfolge entspricht. Das Korrelationsnetzwerk ist im übrigen so ausgelegt, daß die an der Klemme 182 auftretenden relativen Summen der Ausgangssignalfolgen im Bereich von -3 bis +4 liegen, und zwar in Einheitsschritten oder Stufen gemäß den relativen Summen, wie sie in Fig. 1 veranschaulicht sind.

Der jeweils in Frage kommende Faktor, mit dem die jeweilige Abtastsignalspannung zu multiplizieren ist, wird in die Schaltung dadurch eingeführt, daß dem jeweiligen Koppelviderstand ein Widerstandswert gegeben wird, der umgekehrt proportional dem bestimmten Faktor in Bezug auf den entsprechenden RUckkopplungswiderstand ist, wie er in Verbindung

109847/1654

mit dem Summierverstärker 180 verwendet wird. Wenn z.B. die Widerstände 168 einen Widerstandswert von 150 Ohm aufweisen und wenn ein Rückkopplungswiderstand einen Widerstandswert von 1000 Ohm aufweist, ist eine Multiplikation oder ein Gewichtsfaktor von 4 für die Abtastspannung an einer entsprechenden Klemme T^, Τ_χ, T bzw. T₂ erreicht. Eine genauere Beschreibung der Anwendung eines Stromsummierverstärkers mit Rückkopplung zur Vervielfachung verschiedener, zu addierender Spannungen, und zwar jede um eine andere Konstante, findet sich in der Zeitschrift "Electronic Analog Computers" von |. T.A.Korn, McGraw-Hill Book Company, New York 1952, Seiten und 14.

Der durch den jeweiligen Widerstand 168 in dem Korrelationsnetzwerk 166 eingeführte jeweilige Faktor ist als Faktor 1 bezeichnet. Bei der dargestellten Ausführungsform, bei der in der Verzögerungsleitung 160 gespeicherte idealisierte Signalfolgen verwendet werden und bei der der jeweilige - Signalfolgen-Spitzensignalpegel einen idealisierten Abtastpegel von -1 oder +1 aufweist, weisen die Widerstandswerte der Widerstände 168 und eines Rückkopplungswiderstands in dem Summierverstärker 180 somit gleichgroße Widerstandswerte auf, um einen Multiplikationsfaktor von 1 zu schaffen. Da die an den Klemmen T^ und T auftretenden Spannungsabtastproben für den Fall, daß die Signalfolge in der Verzögerungsleitung 160 sich in der Bezugsposition befindet, über die Widerstände 168 der negativen Eingangsklemme des Summierverstärkers 180 zugeführt werden, erfolgt somit eine Multiplikation entsprechend dem Faktor -1. Demgegenüber erfolgt bei den Signalabtastproben an den Klemmen Τ_χ und T₂ , die über die Widerstände 168 der positiven Eingangsklemme des Summierverstärkers 180 zugeführt werden, eine Multiplikation um den Faktor +1. Die sich jeweils ergebende Ausgangssignalsumme basiert auf diesen beiden Faktoren.

109847/1654

Eine Bezugssignalfolge, die z.B. die Signalfolge sein kann, welche einer Bit-Konfiguration von 111 entspricht, kann in dem Fall benutzt werden, daß eine analoge Signalfolgenabtastprobensumme mit einem relativen Wert von +4 an der Ausgangsklemme 182 des Korrelationsnetzwerks 166 erhalten wird« Im Hinblick auf Fig. 1 ergibt sich dabei, daß die an den Klemmen

T und T auftretenden relativen Signale -1, die der negaw y

tiven Eingangsklemme des Summierverstärkers 180 zugeführt werden, mit den an den Klemmen T und T auftretenden Abtastprobensignalen mit dem relativen Wert von +1 summiert werden, welche der positiven Eingangsklemme des Summierverstärkers 180 zugeführt werden. Diese Summierung führt zu einer Abtastprobensumme bei der analogen signalfolge von +4. Die Stromsummierverstärkerschaltung faßt die der negativen Eingangsklemme eines ersten Stromsummierverstärkers zugeführten Signale zusammen und invertiert diese Signale, und ferner weist die betreffende Stromsummierverstärkerschaltung einen zweiten Stromsummierverstärker auf, der die erzielte Summe der invertierten, der negativen Eingangsklemmen zugeführten Abtastprobenpegel mit den der positiven Eingangsklemme zugeführten Abtastprobenpegel zusammenfaßt, um an der Ausgangsklemme 182 ein Ausgangssummensignal abzugeben, das der Summe der an der negativen Eingangsklemme und der positiven Eingangsklemme auftretenden Abtastprobensignale entspricht.

Eine für die Verwendung in der dargestellten Ausführungsform geeignete Summierverstärkerschaltung ist in der US-Patentschrift 3 148 336 angegeben, auf die im Hinblick auf Einzelheiten Bezug genommen wird.

Ein Korrelationsnetzwerk 160 kann somit so ausgelegt sein, daß es an der Klemme 182 einen Ausgangssummensignalpegel abgibt, der eine relative Abtastprobensumme von +4 für eine

Bit-Konfiguration von 111 darstellt. Diese Summe und dieses Korrelationsnetzwerk 166 können zur Korrelation von Signal-

109847/1654

folgen herangezogen werden, die jeder der übrigen Bit-Konfigurationen gemäß Fig„'1 entsprechen, um nämlich eine entsprechende analoge Signalfolgensumme mit relativen Werten abzugeben, wie dies Fig. 1 veranschaulicht.

Damit das lorrelationsnetzwerk 166 auch tatsächlich einen richtig geeichten Ausgangssignalpegel für die der jeweiligen idealisierten diskreten Signalform entsprechende Summe abgibt, kann eine Eichschaltung 190 verwendet werden, die die Verstärkung des Summierverstärkers 180 zu steuern gestattet.

Die Abtastpegel QCTO, QCT1 und T können dabei dazu ausgenutzt

»z
werden, das Umschalten eines Rückkopplungswiderstandswerts für die Verstärkungseinstellung des Summierverstärkers 180 zu steuern. Die Verstärkung wird dabei in einer solchen Weise erzielt, daß ein entweder an einer T_Q-Position oder an einer T.-Position einer Zelle auftretender Eingangsabtastprobenpegel zum Vergleich mit einem Bezugspegel herangezogen werden kann, um nämlich die Auswahl einer gewünschten Verstärker-Verstärkung zum Zwecke der Abgabe eines gewünschten Ausgangssummenpegels zu steuern. Bezugnehmend auf Fig. 1 sei benerkt, daß eine Eigenschaft des Codes das Auftreten eines Impulses an der T_Q-Position oder an der ^-Position jeder Zelle ist. Demgemäß kann die Eichschaltung 190 auf die Signale T, QCTO und QCT1 ansprechen, um eine Verstärkung des Summierverstärkers 180 einzustellen, wobei ein Pegel von -1 oder +1 in einen absoluten Pegelwert umgesetzt wird, und zwar zum Vergleich mit dem Bezugspegel. Mit Hilfe dieses Vergleichs wird ein Differenzsignal bestimmt, das dann die Rückkopplungswiderstandswerte in den Verstärker einzuschalten erlaubt, um einen entsprechenden Ausgangspegel zu erzielen. Die Eichschaltung 190 kann auf diese Weise auf den absoluten Wert eines Abtastpegelsignals ansprechen, um unter Ausnutzung der Verstärkung des Summierverstärkers 180 ein Ausgangssummensignal abzugeben, das einer für den Fall korrigierten Summe entspricht, daß die Signalfolgenpegel sich von den idealisierten Signalfolgenpegeln unterscheiden,

109847/1654

Mit Beendigung der Korrelation der jeweiligen Signalfolge mit einer Bezugs-Signalfolge unter Verwendung des Korrelationsnetzwerks 166 wird eine den in Fig. 1 bezeichneten relativen Werten entsprechende Ausgangssignalsumme für jede Dreiergruppe der acht verschiedenen Dreiergruppen oder Bit-Konfigurationen erzielt und über eines der UND-Glieder 184, 186 in der zuvor beschriebenen Weise dem einen Eingang der UND-Glieder 158 und 156 und 152 und 154 zugeführt. Die UND-Glieder 152, 154, 156 und 158 werden durch das Aus'gangssignal eines Polaritätsumkehr-Flipflops 150 gesteuert, um nämlich der oben beschriebenen Bedingung bzw. Übereinkunft zu genügen, gemäß der die erste Flußumkehr, die einem relativen Signalpegel von -1 entspricht, entweder in der Position T_Q oder in der Position T₁ der jeweiligen Zelle stets auftreten muß. Es ist daher erforderlich, die Polarität eines Abtast- bzw, Abtastprobensignals zu überprüfen, das entweder in der Position T_Q oder in der Position T_-. der jeweiligen Zelle auftritt, um nämlich zu bestimmen, ob das einem relativen Wert von 1 entsprechende erste Abtastsignal oder Spitzenpegelsignal mit positiver oder negativer Polarität auftritt. Da die getroffene Übereinkunft festlegt, daß das erste Pegelabtastsignal der jeweiligen Zelle mit negativer Polarität auftreten muß, wird eine Vielzahl von Polaritäts-Gattern 200 bis 203, eine Vielzahl von Invertern 209 und 205 und ein T_Q'Flipflop 206 in Verbindung mit den Polaritätsumkehr-Flipflop 150 verwendet, um zu bestimmen, ob die Polarität des Ausgangssignals des Summierverstärkers 180 invertiert werden muß, bevor die durch das Summensignal dargestellte Bit-Konfiguration festgestellt wird.

Mit Beendigung der Erkennung der jeweiligen Signalfolge wird das Polaritätsumkehr-Flipflop 150 in seinen Rückstellzustand übergeführt, und zwar durch ein mit hohem Pegel auftretendes Freigabe-QCLR-Signal vo* Ausgang des UND-Gliedes 80 her. Dieses Signal wird dabei in einer nachstehend noch näher beschriebenen Weise abgegeben. Mit Auftreten des QCLR-Signals gelangt

109847/1654

212C717

das Flipflop 150 in den Rucksteilzustand und gibt von seiner 0-Ausgangsklemme ein mit hohem Pegel auftretendes Nicht-Invertierungs-Signal an einen Eingang der UND-Glieder 156 und 158 ab, die damit zur Überprüfung der Polarität des ersten Spitzenpegels einer folgenden Signalfolge vorbereitet sind. Wenn der an der Klemme T auftretende Abtastpegel mit positiver Polarität auftritt und ein Signal QCTO mit hohem Pegel auftritt, ist das UND-Glied 201 übertragungsfähig, wodurch ein mit hohem Pegel auftretendes Freigabesignal dem ODER-Glied 203 zur Ansteuerung zugeführt wird. Dieses ODER-Glied gibt seinerseits ein mit hohem Pegel auftretendes Freigabe- * signal an den S-Eingang des Flipflops 150 ab. Das Flipflop wird dadurch in seinen Setzzustand übergeführt, was anzeigt, daß das Ausgangssummensignal invertiert werden muß.

Wenn der an der Klemme T auftretende Abtastpegel negative Polarität aufweist, wird der betreffende Abtastpegel durch den inverter 209 invertiert, und das UND-Glied 202 ist übertragungsfähig, wenn das QCTO-Signal mit hohem Signalpegel vorhanden ist. Dadurch wird ein mit hohem Pegel auftretendes Freigabesignal dem R-Eingang des T_Q-Flipflops 206 zugeführt. Das T_Q-Flipflop 206 wird dadurch in seinen Rucksteilzustand übergeführt, wodurch dem Eingang des UND-Gliedes 200 ein mit niedrigem Pegel auftretendes Abschaltausgangssignal zugeführt wird. Da an der Klemme T₂ ein negativer Eingangspegel vorhanden ist, ist das UND-Glied 201 nicht übertragungsfähig, und das Polaritätsumkehr-Flipflop 150 verbleibt im Rückstellzustand. Dies zeigt an, daß ein Nicht-Invertierungs-Zustand vorliegt. Dieser Zustand ergibt sich dadurch, daß der erste Spitzenpegel in der T_Q-Position von negativer Polarität ist.

Wenn der Abtastpegel an der Klemme T₂ ein O-Pegel ist und das QCTO-Signal mit hohem Signalpegel auftritt/ist das UND-Glied 202 nicht übertragungsfähig, weshalb vom Ausgang

109847/1654

des UND-Gliedes 202 ein mit niedrigem Pegel auftretendes Abschaltausgangssignal abgegeben wird. Dieses Ausgangssignal

wird über den Inverter 205 dem Setzeingang des T_n-Flipflops zugeführt, das daraufhin in den Setzzustand gelangt. Dadurch wird dem einen Eingang des UND-Gliedes 200 ein mit hohem Pegel auftretendes Freigabeeingangssignal zugeführt.

Bezugnehmend auf Fig. 1 sei bemerkt, äa.ß es bei Feststellung eines O-Pegel-Abtastsignals in der T_Q-Position einer Zelle erforderlich ist, daß der Abtastsignalpegel, der in einer T₁-Zellenposition auftritt, mit Hilfe des UND-Gliedes 200 überprüft wird, um nämlich das Vorhandensein eines Eingangssignals mit positiver oder negativer Polarität zu bestimmen. In dem Fall, daß einem O-Signalpegel zum Zeitpunkt T_Q ein positives Eingangssignal folgt, ist es erforderlich, zur Berücksichtigung bzw. Beibehaltung der getroffenen Übereinkunft eine Polaritätsrückstellung vorzunehmen. Deshalb wird, wie zuvor beschrieben, das T_Q-Flip^lop auf die Ermittelung eines O-Pegel-Abtastsignals entsprechend einer T_-Position einer Zelle in den Setzzustand übergeführt. Die eine Ausgangsklemme des Flipflops 206 gibt dann ein mit hohem Pegel auftretendes Freigabeeingangssignal an das UND-Glied 200 ab. Mit Auftreten eines einen hohen Pegel aufweisend, .en Freigabe-QCT1-Signals wird damit ein zweites Eingangssignal mit hohem Pegel dem UND-Glied 200 zugeführt. Ein drittes Eingangssignal wird dem UND-Glied 200 von der T -Ausgangsklemme der Ver-

it

zögerungsleitung 160 zugeführt, wobei durch Auftreten eines eine positive Polarität aufweisenden Abtastsignals entsprechend einer T₁-Zellenposition das UND-Glied 200 übertragungsfähig ist und ein mit hohem Signalpegel auftretendes Signal an das ODER-Glied 203 abgibt. Das ODER-Glied 203 gibt daraufhin ein einen hohen Pegel besitzendes Signal an den S-Eingang des Flipflops 150 ab, das daraufhin in seinen Setzzustand gelangt und von seinem 1—Ausgang ein einen hohen Pegel besitzendes Invertierungs-Signal abgibt. Damit wird das Polaritätsumkehr-Flipflop 150 auf die Feststellung des Vorhandenseins eines

109847/1654

Signalpegels mit positiver Polarität als erster Spitzenpegel einer einer Zelle entsprechenden Signalfolge in den Setzzustand übergeführt.

Das Polaritätsumkehr-Flipflop 150 gibt im Setzzustand ein mit hohem Pegel auftretendes Ausgangssignal von seinem 1-Ausgang an die Invertierungs-UND-Glieder 152 und 158 ab. Diese UND-Glieder 152 und 158 sprechen auf die positiven und negativen Ausgangssummensignale an, um das Ausgangssummensignal der Korrelationssummiereinrichtung 166 zu invertieren. Die eigentliche Invertierung erfolgt mit Hilfe der Inverter 187 k und 159, die ein mit negativer Polarität auftretendes Ausgangssummensignal bzw. ein mit positiver Polarität auftretendes Ausgangssummensignal zu invertieren gestatten. Wenn das Polarität sumkehr-Flipflop 150 im Rucksteilzustand verbleibt, nachdem an den Positionen T_Q und T«. durch das Vorhandensein der Signale QCTO und QCT1 entsprechende Überprüfungen durchgeführt worden sind, gibt der 0-Ausgang ein mit hohem Pegel auftretendes Ausgangssignal an den einen Eingang der UND-Glieder 154 und ab. Dadurch wird das mit positiver bzw. negativer Polarität auftretende Ausgangssummensignal der Korrelationssummiereinrichtung 166 einem Verbindungspunkt 161 zugeführt.

In dem Fall, daß ein negativer Summenpegel durch das Aus-" gangssignal des Polaritäts-Umkehr-Flipflops 150 gesteuert wird, muß eine negative Summe durch den Inverter 187 zuerst invertiert und dann über das UND-Glied 184 in Form eines mit hohem Pegel auftretenden signals dem einen Eingang des UND-Gliedes 156 zugeführt und dann über den Inverter 159 wieder zu negativer Polarität invertiert dem AusgangsVerbindungspunkt 161 zugeführt werden.

An dem Verbindungspunkt 161 steht nunmehr eine die richtige Polarität aufweisende Ausgangssumme des Korrelationsnetzwerks

109847/1654

zur Verfügung, Diese Ausgangssumme bzw, dieses Ausgangssummensignal wird über eine Vielzahl von Leitungen parallel einem Vergleicher oder einer Vielzahl von Analog-Digital-Umsetzern. 90 bis 97 zugeführt, die den in Fig. 5 dargestellten Analog-Digital-Umsetzern 111-100 entsprechen. Jeder derartige Analog-Digital-Umsetzer erhält ein Summenpegelsignal zugeführt, das einen relativen Wert zwischen -3 und +4 besitzt, wie er in Pig, 1 veranschaulicht ist, und zwar entsprechend einer Dreiergruppe der acht Dreiergruppen oder Bit-Konfigurationen gemäß Fig. 1. Jeder Analog-Digital-Wandler

90-9,7
bzw, -Umsetzer/kann ein herkömmlicher Analog-Digital-Umsetzer oder ein Spannungspegelvergleicher sein. Der Analog-Digital-Umsetzer kann in unterschiedlicher Weise realisiert sein und z.B. eine Schmitt-Triggerschaltung oder eine Analog-Schaltung sein. Die Schmitt-Triggerschaltung oder die Analog-Schaltung kann z.B. auf ein Signal innerhalb eines bestimmten Bereiches von bereitgestellten Vergleichssignalen oder zwischen bestimmten Bereichen von Schwellwertsignalpegeln ansprechen, um einen Ausgangsimpuls zu erzeugen. So kann z.B. der einer Bit-Konfiguration von 111 entsprechende Analog-Digital-Umsetzer 91 auf ein Summensignal in einem Bereich zwischen +3,5 und -4,5 Volt ansprechen, um einen mit hohem Pegel auftretenden Vergleichsausgangsimpuls abzugeben. Der Analog-Digital-Umsetzer 91, der auf eine Bit-Konfiguration von 110 anspricht, kann auf einen Schwellwert- oder Vergleichssignalspannungsbereich von +2,5 bis +3,5 Volt ansprechen, um einen Ausgangsimpuls abzugeben. In entsprechender Weise kann jeder der Analog-Digital-Umsetzer 92 bis 97 jeweils auf ein Summensignal ansprechen, das jeweils innerhalb eines bestimmten Bereichs von Vergleichssignalen oder zwischen einem Bereich von Schwellwertpegeln liegt, um entsprechende Vergleichsausgangsimpulse abzugeben.

109847/1654

Auf diese Weise wird also eine Vielzahl von in unterschiedlichen Bereichen liegenden Vergleichssignalen durch einen

Vergleichssignalgenerator 120 erzeugt, bzw. es werden in entsprechenden Bereichen liegende Schwellwertpegel festgelegt, wobei jeweils ein anderer Schwellwertpegelbereich für den jeweiligen Analog-Digital-Umsetzer 90 bis 97 benutzt wird. Die betreffenden Bereiche können dabei z.B. fortschreitend zunehmen, und zwar um Größenschritte,die bekannten digitalen Werten entsprechen. Die Zunahme kann dabei um gleiche Stufen oder Einheitsstufen erfolgen, und zwar entsprechend den Einheitsschritten in der Zunahme der acht Summensignale. Die " acht Summensignale können, wie oben bereits erwähnt, den acht diskreten Signalfolgen entsprechen, die die acht Dreiergruppen oder Bit-Konfigurationen 000 bis 111 darstellen und die die Dezimalziffernwerte 0 bis 7 aufweisen.

Die von den Analog-Digital-Umsetzern 90 bis 97 abgegebenen Vergleichsausgangssignale oder -impulse werden einem Signalfolgenwähler 98 zugeführt, dessen Punktion darin besteht, den Analog-Digital-Umsetzer zu bestimmen, dessen abgegebener Vergleichsausgangsimpuls einem Bereich entspricht, der dem betreffenden Summensignal am nächsten kommt, welches seinerseits der Signalfolge entspricht, die eine gelesene Bit-Konfiguration darstellt. Der Signalfolgenwähler 98 kann z.B. ein herkömmliches Prioritäts-Netzwerk sein, das eine Vielzahl von Flipflops enthält, von denen ein Flipflop jeweils für den Ausgangsimpuls eines Analog-Digital-Umsetzers vorgesehen ist. Das betreffende Prioritäts-Netzwerk liegt dabei in einer Anordnung, in der durch den Ausgangsimpuls eines Analog-Digital-Umsetzers, dessen Ausgangsimpuls einem Summensignal mit einem höheren Signalpegel zugeordnet ist, eine Rückstellung sämtlicher Flipflops bewirkt, die den Analog-Digital-Umsetzern entsprechen, bei denen das Summensignal mit geringerem Pegel auftritt. Der Sigrialfolgenwähler 98 gibt damit ein Ausgangssignal nur über diejenige Ausgangsleitung der Ausgangs-

109847/1654

leitungen 210 bis 217 ab, die der einen Signalfolge entspricht, welche als in der Bezugsposition der Verzögerungsleitung

befindlich erkannt worden ist.

Ein geeigneter Signalfolgenwähler ist in der US-Patentschrift 3 395 394 angegeben, auf die bezüglich weiterer Einzelheiten hier Bezug genommen wird.

Die von dem Signalfolgenwähler 98 über die Leitungen 210 bis 217 abgegebenen Signale werden einer Codiermatrix 100 zugeführt. Das eine Signal, das über eine Leitung der Leitungen 210 bis 217 jeweils abgegeben wird, tritt mit hohen Pegel auf; dieses Signal wird in drei Ausgangsziffernsignale umgesetzt, und zwar entsprechend den Binärziffern oder Bit-Konfigurationen, wie sie durch die ermittelte Signalfolge dargestellt sind.

Die auf den Leitungen R1, R2 und R3 von der Codiermatrix her auftretendendrei Ausgangs-Ziffernsignale treten mit hohem bzw. mit niedrigem Pegel in einem Muster auf, das der Binärziffernkonfiguration der ermittelten Signalfolge entspricht. Wenn z.B. die Bezugs-Signalfolge der Bit-Konfiguration 111 entspricht, wird vom Ausgang des Korrelationsnetzwerks 166 ein Summenpegel von +4 abgegeben, wobei der Analog-Digital-Umsetzer 90 angesteuert wird und an den Signalfolgenwähler einen Vergleichsausgangsimpuls abgibt. Da ein relativer Signalpegel von +4 den Schwellwertpegel jedes der Analog-Digital-Umsetzers 91 bis 97 überschreitet, gibt in entsprechender Weise jeder Umsetzer der Analog-Digital-Umsetzer 91 bis 97 einen Ausgangsimpuls an den Signalfolgenwähler 98 ab. Der Signalfolgenwähler 98 analysiert dann die Prioritäten unter Zugrundelegung des höchsten Schwellwert-Quantisierungspegels oder Bereichs von Vergleichssignalen, der dem Summensignal am nächsten kommt. Der betreffende Signalfolgenwähler 98 gibt dabei über eine Leitung der Leitungen 210 bis 217 ein Ausgangs-

109847/1654

signal ab, das im Falle der Abgabe eines Impulses von dem Analog-Digital-Umsetzer 90 zur Abgabe eines mit hohem Pegel auftretenden Ausgangssignals über die Leitung 210 an die Cod'iermatrix 100 führt.

Die Codiermatrix 100, wie sie in Fig. 8 dargestellt ist, kann z.B. aus Dioden 235 bestehen, die in Spalten und Zeilen angeordnet sind und die über Widerstände negativ vorgespannt sind. Diese Widerstände sind dabei mit den Diοden-Spaltenverbindungen und den Dioden-Zeilenverbindungen verbunden, und zwar derart, daß ein Spaltenverbindungs-Widerstand 234 an dem Spaltenverbindungspunkt 233 angeschlossen ist und dass ein Reihenverbindungs-Widerstand 237 an einem Reihenverbindungspunkt angeschlossen ist. Die Codiermatrix oder der Umwandler 100 besteht somit aus einer Matrix von Gleichrichterdioden, die in Spalten und Zeilen angeordnet sind. Die Anordnung der Dioden ist dabei durch die Binärziffernkonfiguration entsprechend den Ausgangsleitungen R1, R2 und R3 festgelegt. Die Spalten^teilen dabei die Bits dar, und die Zeilen stellen die Signalfolgen bzw. Signalformen dar. In jeder Zeile der Matrix sind, wie dies Fig. 8 erkennen läßt, die Anoden der in der betreffenden Zeile.liegenden Dioden an einem Verbindungspunkt, wie dem Verbindungspunkt 236 , angeschlossen, an dem die Ausgangsleitung einer der Leitungen 210 bis 217 von dem Signalfolgenwähler 98 und ein eine negative Vorspannung bewirkenden Widerstand angeschlossen sind, wie der Widerstand 237. Dieser Widerstand weist einen Widerstandswert auf, der umgekehrt proportional der Anzahl der in der betreffenden Zeile liegenden Dioden ist.

Wenn ein mit hohem Pegel auftretendes Signal der Leitung 210 zugeführt wird, was dem Auftreten eines Bingangssignals mit * hohem Pegel von dem Analog-Digital-Umsetzer 90 entspricht, ist jede Diode der Dioden 235, die mit ihrer Anode mit der Leitung

109847/1654

verbunden sind, in Durchlaßrichtung vorgespannt, wodurch ein Signal mit hohem Pegel auf jeder der Ausgangsleitungen R1 bis R3 auftritt. Dies entspricht einer Binärziffernkonfiguration von 111. Wenn ein Signal mit hohem Pegel den Leitungen bis 217 zugeführt wird, was dem Auftreten eines Impulses von einem Analog-Digital-Umsetzer 90 bis 97 entspricht, werden in entsprechender Weise die in einer Zeile liegenden Dioden, deren Anoden mit der betreffenden Leitung verbunden sind, in Durchlaßrichtung vorgespannt. Dadurch wird ein Signal mit hohem Pegel über die Ausgangsleitungen R1, R2 und R3 abgegeben, und zwar entsprechend der jeweiligen Bit-Konfiguration,

Während des Auftretens eines DCT3-Signals und mit der Eingabe der Ausgangsimpulse der Analog-Digital-Umsetzer in die Flipflops des Signalfolgenwählers 98 gemäß Fig. 5 ist es erforderlich, daß der Inhalt des Wähler-Flipflops, das der Größe des die erkannte Signalfolge darstellenden Summensignals entspricht, die Abgabe eines ausgewählten Signals bzw. Auswahlsignals über eine Leitung der Leitungen 210 bis 217 bewirkt. Das ausgewählte Signal wird dann codiert oder umgesetzt, um über die Leitungen R1 bis R3 Ausgangs-Ziffernsignale für eine Paralleleingabe in die Flipflops DO bis D2 des Datenregisters 55 gemäß Fig. 4 abzugeben. Das von der Ausgangsklemme des UND-Gliedes 82 und der Verzögerungseinrichtung 86 herrührende

QXBD-Signal wird, wie zuvor beschrieben, zur Übertragung eines Ausgangssignals mit hohem Pegel zu der einen Eingangsklemme des jeweiligen UND-Gliedes 102, 103 und 104 hin verwendet. Die UND-Glieder 102 bis 104 werden somit selektiv in den übertragungsfähigen Zustand übergeführt, und zwar entsprechend dem Vorhandensein von Signalen mit hohem Pegel auf entsprechenden Leitungen der Leitungen R1, R2 und R3. Auf diese Weise werden mit hohem Pegel auftretende Signale, die den codierten Inhalt eines Signalfolgen-Wählerflipflops darstellen, für die Eingabe in das Datenregister 55 abgegeben.

109847/1654

Nach der Eingabe der codierten Dreiej?gruppe oder Bit-Konfiguration in das Datenregister werden die Signa.lfolgen-Wähler-Flipflops gelöscht, indem jedes Flipflop in seinen Rückstellzustand vor dem Auftreten des nächsten QCT3-Signals gebracht wird, wenn eine folgende Abtastsumme von einer folgenden Signalfolge den Analog-Digital-Umsetzern 90 bis 97 zugeführt wird. Dies erfolgt am Ende der DCT3-Zeitspanne, wenn das QCLR-Signal zu dem in Fig. 7 dargestellten Zeitpunkt von dem UND-Glied abgegeben wird. Mit gleichzeitigem Auftreten eines QFUL-Signals und des DCT3-Signals ist das UND-Glied 80 im übertragungsfähigen Zustand, wodurch von diesem UND-Glied 80 ein mit hohem Pegel auftretendes QCLR-Signal abgegeben wird. Dieses Signal wird gleichzeitig jedem Flipflop der Flipflops des Signalfolgenwählers 98 zugeführt, um die Flipflops dieses Signalfolgenwählers 98 jeweils in den Rucksteilzustand überzuführen, bevor ein nachfolgender Impuls von einem oder mehreren der Analog-Digital-Umsetzer 90 bis 97 auftritt.

Mit Auftreten jedes aufeinanderfolgen QCT3-Signals wird das Lesen einer nachfolgenden Signalfolge ausgelöst bzw. eingeleitet, und die entsprechenden Impulse, die aus der Abgabe eines Summensignals an die Analog-Digital-Umsetzer 90 bis resultieren, werden in ein Signalfolgenwähler-Flipflop ein-

gegeben. Der Inhalt eines Signalfolgenwähler-Flipflops, der der Codiermatrix 100 zugeführt worden ist, führt dann zur Abgabe von Ziffernsignalen, die in das Datenregister 55 eingegeben werden. In diesem Datenregister stehen die Ziffernsignale bzw, steht der Inhalt für die Übertragung über die Datenhauptleitung 54 zu der Folgesteuereinrichtung und Datenabgabeeinheit 50 hin zur Verfügung. Die Folgesteuereinrichtung und die Datenabgabeeinheit 50 kann (als eine Einheit) z.B. auf die Feststellung des QCLR-Signals hin die weitere Übertragung des aufgenommenen Inhalts des Datenregisters 55 zu der Datenverarbeitungsschaltung über die Hauptleitung 52 bewirken.

109847/1654

Zusammenfassend ist somit festzustellen, daß durch die Erfindung ein neues und verbessertes Datenspeicher- und Datenwiedergewinnungssystem mit hoher Datenspeicherdichte sowie ein Verfahren zur Wiedergewinnung von gespeicherten Daten geschaffen worden ist, wobei Störungsfehler weitgehend vermindert sind, wie sie durch eine analoge Signalfolgenerkennung oder durch aufgezeichnete Bit-Konfigurationen hervorgerufen werden, indem eine Korrelation der Signalfolge mit einer Bezugs-Signalfolge vorgenommen wird. Dabei sind Störsignale zufolge von unerwünschten Signalen weitgehend aufgehoben oder weitgehend hinsichtlich ihrer Störungswirkungen herabgesetzt. Ferner ist ein Datenwiedergewinnungssystem geschaffen, bei dem ein wirtschaftlicheres Signalfolgenerkennungssystem angewandt wird und bei dem eine Korrelationssummiereinrichtung dazu herangezogen wird, ein für jede Signalfolge aus einer Vielzahl von diskreten Signalfolgen entsprechendes Ausgangssummensignal abzugeben. Die Summensignale können dann einzeln als einer ermittelten Bit-Konfiguration entsprechende Signale ermittelt werden, ohne daß dabei eine gesonderte Korrelationssummiereinrichtung erforderlich ist, um die jeweilige Signalfolge entsprechend einer Bit-Konfiguration aus der Vielzahl von Bit-Konfigurationen zu ermitteln und zu erkennen.

109847/1654

Claims (17)

Pat entans prüche

1.) Verfahren zur Erzeugung von Ausgangssignalen entsprechend jeweils in einem Darstellungsmuster gespeicherten binären Informationen, die jeweils aus einer Folge von Gruppen von Binärziffern bestehen, dadurch gekennzeichnet, daß für jede Gruppe von Binärziffern eine entsprechende diskrete Signalfolge erzeugt wird, daß eindeutige Sätze von Abtastsignalen erzeugt werden, deren jeder einer Signalfolge der diskreten Signalfolgen entspricht, wobei jedes Abtastsignal eines Satzes von Abtastsignalen in der Größe der Amplitude an einem kritischen Punkt auf der entsprechenden diskreten signalfolge direkt entspricht, daß ein Summen-" signal erzeugt wird, dessen Größe der Summe der Abtastsignale eines eindeutigen Satzes von AbtastSignalen entspricht, daß einer Vielzahl von Bereichen zugehörige Vergleichssignale erzeugt v/erden, die in der Größe fortschreitend zunehmen, und zwar in direkter Beziehung zu bekannten digitalen Werten,.daß aus der Vielzahl von Bereichen derjenige Bereich ausgewählt wird, der der Größe des Summensignals am nächsten kommt, und daß auf diese Auswahl hin ein Ausgangssignal abgegeben wird, das kennzeichnend ist für eine bestimmte Gruppe von Binärziffern.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß

) die Erzeugung einer eindeutigen Gruppe von Abtastsignalen dadurch vorgenommen wird, daß gleichzeitig die Amplituden an kritischen Punkten der entsprechenden diskreten Signalfolge festgestellt werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Ausgangssignal in eine Vielzahl von Ziffernsignalen umgewandelt wird, deren jedes eine Bitkonfiguration entsprechend der bestimmten Gruppe von Binärziffern darstellt.

109847/1654

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Erzeugung einer diskreten Signalfolge dadurch vorgenommen wird, daß auf die Ermittelung der Darstellungsmuster hin eine diskrete Signalfolge erzeugt wird, die jeweils einer Gruppe von acht Gruppen von Binärziffern mit den Dezimalziffernwerten 0 bis 7 entspricht, daß für jede Gruppe dieser Gruppen eine Dreiergruppe von acht Binärziffern-Dreiergruppen verwendet wird, daß die Erzeugung der eindeutigen Sätze von Abtastsignalen dadurch vorgenommen wird, daß die Amplituden an kritischen Punkten bei acht entsprechenden diskreten Signalfolgen festgestellt werden, wobei jeder Satz dieser eindeutigen Sätze einer der acht diskreten Signalfolgen entspricht, und daß die Erzeugung eines Summensignals dadurch vorgenommen wird, daß die Summierung der Abtastsignale eines bestimmten Satzes von Abtastsignalen erfolgt, wobei das Summensignal in der Größe der Summe der Abtastsignale in dem betreffenden Satz entspricht und wobei die eindeutigen Sätze den acht Summensignalen entsprechen, und zwar in der Größe um gleiche Schritte allmählich zunehmend,

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Erzeugung eines Summensignals dadurch vorgenommen wird, daß die Abtastsignale eines bestimmten Satzes von Abtastsignalen summiert und verstärkt werden, und daß ein Summensignal abgegeben wird, das in der Größe der verstärkten Summe der Abtastsignale des bestimmten Satzes von Abtastsignalen entspricht, wobei die acht Summensignale in der Größe um gleiche Schritte allmählich zunehmend bekannten digitalen Werten entsprechen.

6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Erzeugung eines Summensignals dadurch vorgenommen wird, daß die Abtastsignale eines bestimmten Satzes von AbtastSignalen summiert und verstärkt werden, daß jedes

10984-7/ißfiA

Abtastsignal in dem betreffenden Satz von Abtastsignalen um einen Gewichtsfaktor aus einer Vielzahl von Gewichtsfaktoren verstärkt wird und daß ein Summensignal abgegeben wird, das in der Größe der verstärkten Summe der Abtastsignale des betreffenden Satzes von Abtastsignalen entspricht, wobei die acht Summensignale in der Größe um ■ gleiche Schritte eines digitalen Einheitswertes fortschreitend zunehmen.

7, Informationsspeichersystem zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet,

" daß Feststelleinrichtungen (24) vorgesehen sind, die das jeweilige Darstellungsmuster feststellen und ein elektrisches Signal mit einer diskreten Signalform bzw. Signalfolge erzeugen, die der jeweiligen Binärzifferngruppe entspricht, daß Abtasteinrichtungen (160) zur gleichzeitigen Ermittelung der Amplituden an einer Vielzahl von kritischen Punkten der diskreten Signalform bzw. Signalfolge und zur Abgabe eines entsprechenden eindeutigen Satzes von Abtastsignalen für jede diskrete Signalfolge vorgesehen sind, wobei jedes Abtastsignal jedes eindeutigen Satzes von AbtastSignalen in der Größe direkt von der Amplitude eines kritischen Punktes auf der diskreten Signalfolge abhängt, und daß Summiereinrichtungen (168,180) vorgesehen sind, die den jeweiligen eindeutigen Satz von Abtastsignalen aufnehmen und ein Summensignal abgeben, dessen Größe der Summe der Amplituden der Abtastsignale des jeweiligen eindeutigen Satzes von AbtastSignalen entspricht und das ein festgestelltes Darstellungsmuster kennzeichnet,

8. System nach Anspruch 7, dadurch gekennzeichnet, daß eine Auswahleinrichtung (98) vorgesehen ist, die in eine Vielzahl von Bereichen fallende Vergleichssignale auswählt, welche in der Größe fortschreitend zunehmen, und zwar um

109847/1654

Stufen, die bekannten digitalen Werten entsprechen, wobei das in denjenigen Bereich fallende Vergleichssignal ausgewählt wird, der der Größe des Summensignals am nächsten kommt, ' und wobei auf die betreffende Auswahl hin ein Ausgangssignal abgegeben wird, das einer bestimmten Gruppe von Binärziffern entspricht.

9. System nach Anspruch 7, dadurch gekennzeichnet, daß eine Magnetspeicheranordnung vorgesehen ist, daß die Darstellungsmuster durch das Vorhandensein bzw. Fehlen von Übergängen in dem Maghetspeichermedium (10) gebildet sind und daß die genannten Gruppen von Binärziffern Binärziffern-Dreiergruppen sind.

10. System nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die Abtasteinrichtungen (160) die Amplitude an einer Vielzahl von kritischen Punkten auf jeder von acht diskreten Signalfolgen nacheinander festzustellen gestatten und aufeinanderfolgend einen entsprechenden Satz von Abtastsignalen für die jeweilige diskrete Signalfolge abgeben.

11. System nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß eine binäre Selbsttakt-Information auf einem Speichermedium (10) längs einer Speicherspur (16) in Form eines Musters von vorhandenen und fehlenden übergängen entsprechend einer Folge von Dreiergruppen von Binärziffern aufgezeichnet ist, wobei jede derartige Dreiergruppe in vier aufeinanderfolgenden Übergangspositionen aufgezeichnet ist, die vier Übergangspositionen folgen, in denen das eine vorangehende Binärziffern-Dreiergruppe darstellende Muster aufgezeichnet ist, und zwar derart, daß nicht mehr als zwei aufeinanderfolgende ÜbergangsPositionen ohnen einen übergang auftreten, daß

109847/1654

unterschiedliche Kombinationen von vorhandenen und fehlenden Übergängen in vier aufeinanderfolgenden Positionen längs der "Aufzeichnungsspur (16) jeweils einer anderen Dreiergruppe von Binärziffern entsprechen,und daß die Feststelleinrichtungen (24) den Magnetfluß festzustellen gestatten, der kennzeichnend ist für das Muster der vorhandenen und fehlenden Übergänge in der jeweiligen Position der vier aufeinanderfolgenden Positionen längs der Aufzeichnungsspur (16), und die ein elektrisches Signal mit einer diskreten Signalform entsprechend der jeweiligen Binärziffern-Dreiergruppe erzeugen.

12. System nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß die acht Summensignale in der Größe um gleiche Schritte fortschreitend zunehmen₀

13. System nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, daß die Abtasteinrichtungen (160) eine Eingangsklemme zur Aufnahme der jeweiligen diskreten Signalfolge und eine Vielzahl von Ausgangsklemmen zur gleichzeitigen Abgabe eines entsprechenden eindeutigen Satzes von Abtastsignalen für jede diskrete Signalfolge aufweisen, daß ein Korrelationsnetzwerk (166) mit einer Stromsummiereinrichtung (18O) und einer Vielzahl von Impedanzeinrichtungen '(168)

" vorgesehen ist, deren jede zwischen jeweils einer bestimmten Ausgangsklemme der Ausgangsklemmen und der Stromsummiereinrichtung (180) angeschlossen ist,- daß die Größe der Impedanz der Impedanzeinrichtungen (168) zwischen der jeweiligen bestimmten Klemme und der Summiereinrichtung (180) eine durch das über die jeweilige Impedanzeinrichtung (168) der Stromsummiereinrichtung (18o) entsprechend einem bestimmten Gewichtsfaktor zugeführte Abtastsignal gewichtete Größe ist/^aaß die Stromsummiereinrichtung (18O) auf jeden ' eindeutigen Satz von gewichteten Abtastsignalen hin ein Summensignal abgibt, dessen Größe direkt der Summe der

109847/1654

Amplituden der Abtastsignale des jeweiligen Satzes von Abtastsignalen entspricht„

14. System nach Anspruch 13, dadurch gekennzeichnet, daß eine gerade Anzahl der Abtastsignale mit jedem eindeutigen Satz von Abtastsignalen abgegeben wird, daß eine Impedanzeinrichtung (168) der Impedanzeinrichtungen (I68) zwischen einer Ausgangsklemme einer ersten Vielzahl der Ausgangsklemmen und einer negativen Eingangsklemme der Summiereinrichtung (I80) vorgesehen ist, daß eine weitere Impedanzeinrichtung (168) der Impedanzeinrichtungen (168) zwischen einer Ausgangsklemme einer zweiten Vielzahl von Ausgangsklemmen und einer positiven Eingangsklemme der Summiereinrichtung (I80) vorgesehen ist, daß die Anzahl der ersten Vielzahl von Ausgangsklemmen gleich der Anzahl der zweiten Vielzahl von Ausgangsklemmen ist und daß Störsignale, die mit beiden AusgangsSignalen auftreten, an der positiven Eingangsklemme und negativen Eingangsklemme der Summiereinrichtung (I80) aufgehoben werden.

15. System nach Anspruch 13, dadurch gekennzeichnet, daß die Impedanzeinrichtungen (168) der ersten Vielzahl und der zweiten Vielzahl von Impedanzeinrichtungen (168) jeweils einen solchen Impedanzwert aufweisen, daß ein über eine Impedanzeinrichtung (168) der ersten Vielzahl von Impedanzeinrichtungen (168) an die positive Eingangsklemme der Summiereinrichtung (I80) abgegebenes Abtastsignal entsprechend einem Gewichtsfaktor von +1 gewichtet ist, während ein über eine Impedanzeinrichtung (I68) der zweiten Vielzahl von Impedanzeinrichtungen (168) an die negative Eingangsklemme der Summiereinrichtung ( 180) abgegebenes Abtastsignal entsprechend einem Gewichtsfaktor von -1 gewichtet ist.

109847/1654

16. System nach einem der Ansprache 7 bis 15, dadurch gekennzeichnet, daß eine Vielzahl von Schwellwerteinrichtungen (90 bis 97) vorgesehen ist, denen das jeweilige Summensignal zugeführt wird und die auf ein ihnen zugeführtes Summensignal ein Ausgangssignal abgeben, daß die Schwellwertbereiche, innerhalb welcher jeweils eine Schwellwerteinrichtung (90 bis 97) anspricht, in ihrer Größe um bekannte digitale ^Tierte fortschreitend zunehmen, daß eine Auswahleinrichtung (98) vorgesehen ist, die aus den ihr von der jeweiligen Schwellwerteinrichtung (90 bis 97) zugeführten Ausgangssignalen dasjenige Ausgangssignal auswählt, das dem Summensignal am nächsten kommt, und daß eine Umsetzeinrichtung (100) vorgesehen ist, die das jeweils ausgewählte Signal aufnimmt und auf dieses Signal hin eine Vielzahl von eine bestimmte Binärziffern-Dreiergruppe darstellenden Ziffernsignalen abgibt.

17. System nach einem der Ansprüche 7 bis 16, dadurch gekennzeichnet, daß eine Verzögerungsleitung (I60) zur Aufnahme der diskreten Signalfolge und zur gleichzeitigen Feststellung der Amplituden an einer Vielzahl von kritischen Punkten auf der diskreten Signalfolge vorgesehen ist, wobei diese Verzögerungsleitung (I60) eine Eingangsklemme zur nacheinander erfolgenden Aufnahme irgendeiner Signal-

* folge von acht diskreten Signalfolgen und eine Vielzahl von Ausgangsklemmen zur aufeinanderfolgenden und gleichzeitigen Abgabe eines entsprechenden Satzes der acht eindeutigen Sätze von AbtastSignalen für jede diskrete Signalfolge aufweist, daß zumindest ein Abtastsignal eines Satzes von Abtastsignalen mit positiver Polarität in Bezug auf einen Bezugspegel auftritt und daß zumindest ein Abtastsignal des jeweiligen Satzes von Abtastsignalen mit negativer Polarität in Bezug auf den Bezugspegel auftritt,

109847/1654

daß eine Polaritäts-Feststeileinrichtung (200 bis 203, 205,209,206,150) vorgesehen ist, die die Abtastsignale aufnimmt und die auf diese Abtastsignale hin das Vorhandensein eines Abtastsignals mit einer negativen Polarität feststellt, die kennzeichnend ist für einen Übergang an einer vierten "bergangsposition in irgendwelchen vier aufeinanderfolgenden Positionen, und zwar entsprechend einer Dreiergruppe der acht Dreiergruppen, und die auf die Feststellung dieser negativen Polarität hin ein Invertierungs-Signal abgibt, daß Tasteinrichtungen (154,156, 152,158) vorgesehen sind, die das Summensignal und das Invertierungs-Signal aufnehmen und die während des Vorhandenseins des Invertierungs-Signals die Polarität des Summensignals invertieren und ein invertiertes Summensignal abgeben und die während des Fehlens des Invertierungs-Signals das Summensignal abgeben,/daß den Schwell- \^irerteinricht\mgen (90 bis 97) jeweils das invertierte Summensignal und das Summensignal zur Abgabe eines entsprechenden Ausgangssignals zugeführt wird.

109847/1654