DE2106430A1 - Verfahren zur Polantatsermittlung bei der AD Wandlung nach dem Iterationsverfah ren mit nichtlinearer Kennlinie vorzugswei se fur PCM Systeme - Google Patents

Verfahren zur Polantatsermittlung bei der AD Wandlung nach dem Iterationsverfah ren mit nichtlinearer Kennlinie vorzugswei se fur PCM Systeme

Info

Publication number
DE2106430A1
DE2106430A1 DE19712106430 DE2106430A DE2106430A1 DE 2106430 A1 DE2106430 A1 DE 2106430A1 DE 19712106430 DE19712106430 DE 19712106430 DE 2106430 A DE2106430 A DE 2106430A DE 2106430 A1 DE2106430 A1 DE 2106430A1
Authority
DE
Germany
Prior art keywords
polarity
amplitude
comparator
comparators
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712106430
Other languages
English (en)
Inventor
Fritz Maehler Werner χ 7030 Leipzig Machlitt Karl Heinz χ 7022 Leip zig Lochau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LEIPZIG RFT FERNMELDEWERK
Original Assignee
LEIPZIG RFT FERNMELDEWERK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LEIPZIG RFT FERNMELDEWERK filed Critical LEIPZIG RFT FERNMELDEWERK
Publication of DE2106430A1 publication Critical patent/DE2106430A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

  • Verfahren zur Polaritätsermittlung bei der AD-Wandlung nach dem Iterationsverfahren mit nichtlinearer Kennlinie vorz- :sweise für PCM-Systeme Die Erfindung betrifft ein Verfahren zur Polaritätsermittlung bei der AD-Wandlung nach dem Iterationsverfahren mit nichtlinearer Kennlinie vorzugsweise für PCM-Systeme.
  • Es sind Verfahren von AD-Wandlern nach dem Iterationsverfahren mit einem oder zwei Vergleichskreisen bekannt.
  • Bei einem Verfahren mit zwei Vergleichskreisen wird die PAM beiden Komparatoren (Vergleichern) direkt zugeführt, die Polarität der Vergleichsspannungen ist für beide Komparatoren unterschiedlich.
  • Bei einem anderen Verfahren mit zwei Vergleichskreisen wird die PAM dem einen Komparator direkt und dem anderen phasenumgekehrt zugeführt, die Vergleichsspannungen liegen direkt an den Komparatoren und haben nur eine Pols, rität.
  • Bei einem Verfahren mit einem Vergleichskreis wird Je nach Polarität der PAM die positive oder negative Vergleichsspannung an den Komparator geschaltet.
  • Ein anderes Verfahren mit einem Vergleichskreis arbeitet mit einer Vergleichsspannungspolarität, Je nach Polarität der PAM wird diese phasenumgekehrt oder nicht phasenumgekehrt an den Komparator geschaltet.
  • Allen diesen Verfahren ist gemeinsam, daß nach Löschung des alten und Abtastung des neuen PAM-Wertee als erstes die Polarität der PAM ermittelt werden muß. Bei Verfahren mit zwei Vergleichs spannungen ist dies erforderlioh, da je nach Polarität auf den einen oder anderen Komparator zur Gewinnung des Rinärcodes geschaltet werden muß, denn es kann Je nach Polarität nur Jeweils ein Komparator den Vergleich während der einselnen Abfragen durchführen. Beim Verfahren mit einem Vergleichskreis und positiver oder negativer Vergleichsspannung ist es erforderlich, da in Äbhängiakeit von der Polarität der PAM die Polarität der Vergleichsspannung des Bewertungsnetzwerkes umzuschalten ist, während beim Verfahren mit einem Vergleichskreis und phasenumgekehrter und nicht phasenumgekehrter PAM auf die phasenumgekehrte und nicht phasenumgekehrte PA geschaltet werden muß. außerdem ist beim Verfahren mit einem Vergleichskreis und poßitiver und negativer Vergleichsspannung die nssage des Komparators bei der Codierung des Ämplituden-3etrages bei positiven PAM-Werten negiert gegenüber der bei nenegativen. Das heißt, bei positiven PAM-Werten, die grö Ber als die Vergleichsspannung sind, sagt er "L" und bei negativen "O". Zur Erzeugung der PCM-Impulse und zur Schaltung der Abfragelogik des AD-Wandlers muß deshalb die eine Aussage gleich vom Beginn der Amplitudencodierung an negiert werden, wozu die Kenntnis der Polarität erforderlich ist.
  • Bei den bekannten Verfahren erweist ee sich als nachteilig, daß unmittelbar nach der Löschung des alten und Xbtastung des neuen Amplitudenbetrages, wenn noch große Störungen durch Überschwingen azif Grund großer und sehr schneller Amplitudenänderungen sowie großen Stromverbrauchs vorliegen, durch den Komparatorverstärker die Entscheidung mit der höchsten Empfindlichkeit, die Polaritätsentscheidung, gefällt werden muß. Die Differenzen zwischen den Vergleichsspannungen, die dabei dem Komparatorverstärker angeboten werden, liegen im ungünstigsten Fall unterhalb des Spannungsbetrages der kleinster zu codierenden Amplitudenstufe. Die Störungen können zu einer Fehlermittlung der Polarität führen, was sich im hohen gLlsntisierungsgeräusch bei kleinen Amplitudenbeträgen niederschlägt.
  • Weiter erweist es sich als Nachteil, daß bei den bekannten Verfahren ein Bit für die Polaritätsentscheidung benötigt wird. Bei der 7-Bit-Codierung (sechs Bit für die Amplitudenkennzeichung, ein Bit für die Polaritätskennzeichnung) steht auf Grund der Tatsache, daß pro Kanal eine Taktzeit von acht Bit tur Verfügung steht, eine Zeit von ein Bit für die Ldachung und Abtastung bereit. Diese Zeit ist bei der 8-Bit-Codierung (sieben Bit für die Amplitudenkennzeichnung, ein Bit für die Polaritätskennzeichnung) nicht vorhanden. Hier muß entweder innerhalb einer Bitzeit die Löschung, Abtastung und Entscheidung der Polarität durchgeführt werden, was erhebliche Anforderungen auf Grund der kurzen Impulse für Löschung und abtastung an die Grenzfrequenz der Verstärkerelemente wegen Nebensprechen stellt und wegen der Kürze der Entscheidungszeit sehr schnelle Komparatorverstärker und nachgesohaltete Logikteile erfordert, oder es müssen bestimmte Teile des AD-Wandlers doppelt angeordnet werden, die dann wechselweise arbeiten.
  • Problematisch ist auch die Umschaltung der Polarität der Referensgpannungsquelle des Bewertungsnetzwerkes, da die Spannungsbeträge in der pro-mille-Größe einander gleich zu sein haben und die Umschaltung innerhalb von 100 bis 200 ns erfolgen muß.
  • Schließlich ist auch die Umschaltung zwischen phasenumgekehrter und nicht phasenumgekehrter PÄM bei kleinen PAM-Pegel durch dabei auftretende Störungen kritisch.
  • Die unterschiedlichen Nullpunkte sind dabei noch ein zusätzliches Problem.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zu entwickeln, das es ermöglicht, die Polaritätsentscheidung vom Beginn der PAM-Bewertung und damit aus dem Bereich der großen Störungen zu verlegen und das Polaritätsbit paralles zu den Amplitudenbits, zwischen oder nach den Amplitudenbitß zu gewinnen.
  • Zur Lösung der Aufgabe wird von der Tatsache ausgegangen, daß bei einer bekannten Anordnung zum Iterationsverfahren mit zwei Komparatcren, einem einpolaren Bewertungsnetzwert und phasenumgekehrter und nicht phasenumgekehrter PAM es sich ergibt, daß nur jeweils ein Komparator bei positiven und negativen PAM-Werten auf die einzelnen Ab fragen während der Amplitudencodierung mit "ja" und "nein", d. h. PAM größer oder kleiner als die Vergleichsspannung, antwortet und der andere komparator dazu ständig "nein" sagt. Erfindungsgemäß werden die Aussagen eines oder beider Komparatoren während der Amplitudencodierung beobachtet, eingespeichert und nach den Bits des Amplitude im Codewert abgegeben. Dabei bedarf es nur ei ner einzigen ja-Aussage eines der beiden komparatoren, um die Polarität zu ermitteln. wiegt die zu codierende Amplitude unterhalb des Wertes für die kleinste Amplitudenstufe, so sagen beide Komparatoren bei allen Abfragen "nein", und man muß sich für diesen Fall für eine bestimmte Polarität entscheiden, was keine Fehler bringt, da es gleichgültig ist, ob ein Spannungabetrag von 0 Volt mit + oder - gekennzeichnet wird. Zur Bildung der Amplitudenbits brauchen die beiden gomparatoraussagen nur über eine Oder-Schaltung zusammengeführt werden.
  • Es ist auch möglich, die Polaritätsermittlung erfindungs gemäß so vorzunehmen, daß die beiden Xomparatoren zur Bildung der Ämplitudenbite über eine Oder-Schaltung zusammengeführt sind und nach Abschluß oder auch während einer eingeschobenen Pause in der Amplituden-Codierung das Bewertungsnetzwerk auf 0 geschaltet, ein Komparator abgeschaltet und hinter der Oder-Schaltung die duesage des eingeschaltet gebliebenen Komparator abgenommen wird.
  • Je nach positiver oder negativer PÄM wird diese L oder 0 -sein, g daß aus ihr das Polaritätsbit gewonnen werden kann.
  • Gegenüber den bekannten Verfahren ergeben sich folgende Vorteile: Zur sehr kleine zu codierende Amplituden, für die an sich die Störungen von Interesse sind, erfolgt die erste Abfrage jetzt mt der größten Vergleichsspannung und die letzte mit der kleinsten, so daß der Abfall der Vergleichsspannung und daß Abklingen der Störung gleichartig verläuft und damit die geringste Beeinflussung vorliegt.
  • Die Polaritätsumschaltung des Bewertungsnetzwerkes und der sie versorgenden Referenzspannungsquelle entfällt.
  • Dadurch vereinfachen sich beide Baugruppen und die Zeit-und Amplitudenprobleme beim Umschalten entfallen.
  • Das Verfahren, bei dem die Polaritäts.rmittlung parallel zur Amplitudencodierung erfolgt, hat den weiteren Vorteil, daß keine zusätzliche Zeit für die Polaritätsermittlung benötigt wird und für die Löschung und Abtastung bei der 7-Bit-Codierung zwei Bitzeiten und bei der 8-Bit-Codierung noch eine Bit zeit zur Verfügung stehen.
  • Doppelaufbauten von Teilen des AD-Wandlers sind in diesem Halle nicht erforderlich, da diese Zeit ausreicht.
  • Die Polaritätsermittlung ist hierbei auch nicht mehr von der Präzision eines eigens zu diesem Zweck durchgeführten Vorganges abhängig, sondern sie fällt bereite an, wenn ein Komparator während der Amplituden-Codierung auch nur einmal auf eine Abfrage " a", das heißt PAM größer als Vergleichsspannung, gesagt hat.
  • Erfindung soll nachstehend an zwei Ausführungsbeispielen näher erläutert werden. Fig. 1 zeigt das erste Ausführungsbeispiel, Pig. 2 das zugehörige 8pannungadiagramm für eine 8-Bit-Codierung und zwar mit Ableitung der Polarität aus der in zwei Speicher 33 4 übernommenen Aussage der Komparatoren 1; 2. Die PAM wird dem Komparator 1 direkt und dem Komparator 2 über das Phasenumkehruii6d 13 zugeführt. Die Vergleichsspannung erhalten die Komparatoren vom einpolaren Bewertungsnetzwerk 14.
  • Die Aussage der Komparatoren wird über die Torschaltungen 5; 6 jeweils zur Taktgrenze kurzzeitig in die Flip-Flop 3 und 4 eingespeichert. Die Taktimpulse G und G# öffnen dabei für etwa 30 bis 50 ns die Torschaltung 5. Der Eomparator 1 liefert bei positiven PAM-Werten auf die 1.
  • bis 7. Abfrage in der Taktzeit 8' bis 6 die jeweilige ja-oder nein-Aussage (gleich L oder 0), während der Eomparator 2 dabei ständig 0 liefert. Bei negativen PAM-Werten erfolgt dies umgekehrt, Die Aussage steht für jeweils eine Taktzeit in den Flip-Flops 3 und 4, während in jeder folgenden Taktzeit die jeweils nächste Aussage eingeschrieben wird. Liefert ein Komparator als Antwort auf eine Abfrage ein L, so kippt der Ausgang der Flip-Flops 3 oder 4 auf 0. Diese 0 geht über die in negativer Logik arbeitende Oder-Schaltung 7 und über die Polaritätseinblendung 8 als L-PCM-Bit aus der Schaltung heraus. Bei O vom Komparator erfolgt alles entsprechend negiert. Zu Beginn der 9. Tacktzeit werden die Flip-Elops 3 und 4 durch denn Rückstellimpuls R@ vom Rückstell-Flip-Flops 9 in die Ausgangsstellung mit L am Ausgang gekippt. Der Polaritätsspeicher 10 wird in der 1. Hälfte der 1. Taktzeit durch den Rückstellimpuls R2 vom Rückstell-Flip-Flop 11 in die Ausgangsstellung mit O am Ausgang gekippt. Werden positive PAM-Impulse, die mindestens den Wert der klein sten zu codierenden Stufe überschreiten, codiert, so wird der Positiv-Flip-Flop 3 in der Taktzeit 1 bis 7 mindestens einmal auf 0 am Ausgang stehen und damit den Polaritätsspeicher 10 auf L am Atzsgang kippen. In der 8. Taktzeit wird die Information, welche im Polaritätaapeicher 10 steht, über die Polaritäts-Torschaltung 12 an die Poles ritätseinblendung 8 gegeben und somit als letztes L-PCM-Bit dem Codewort für die Amplitude angehängt. Hat der Positiv-Flip-Flop 3 nicht gearbeitet, sondern nur der Negativ-Flip-Flop 4, so verbleibt der Polaritätsspeicher 10 in seiner Ausgangsstellung und eine 0 als letztes PCM-Bit ist die Folge.
  • Im Prinzip kann man die Polaritätsauoeage auch an den Punkten A oder 3 abgreifen und in einem Polaritätespeicher einspeichern, jedoch bekommt man hier auf Grund der unterschiedlichen Ansprechwerte in Bezug auf Zeit und Schwelle leicht Differenzen zwischen den beiden Speicheraussagen bei kleinen zu codierenden Amplituden.
  • Die Driftregelungen 16 17 arbeiten während einer extra dafür reservierten Zeit parallel nebeneinander.
  • Fig. 3 zeigt ein 2. Ausführungebeispiel ebenfalls für eine 8-Bit-Codierung, Fig. 4 das zugehörige Spannungsdiagramm.
  • Die Aussage des entsprechend der Polarität jeweils tä tigen Komparators wird hier nicht in zwei getrennte Flip-Flops eingespeichert, sondern über Komparator-Torschaltungen 5 und 6 und Eomparator-Oder-Schaltung 18 auf einen gemeinsamen Flip-Flop 15 gegeben. Die Komparatoren liefern auf die 1. bis 7. Abfrage in der Taktzeit 8' bis 6 die jeweilige Antwort auf die Amplitudenabfrage, welche vom Flip-Flop 15 in der Taktzeit 1 bis 7 ala PCM-Bit-Impulse abgegeben werden. In der 7. Taktzeit wird das 3ewertuqsnetzwerk 14 auf 0 geschaltet und die Komparator-Torschaltung 6 des Komparatore 2 abgeschaltet, BO daß nur der Komparator 1 seine Aussage liefert. erden positive Amplituden codiert, so wird der Komparator 2 ein L liefern, welohes in den Plip-Flop 15 eingeschrieben, während der 8. Taktzeit abgegeben und damit als letztes PCM-Bit den Bits für die Amplitude angehängt wird. Bei negativen Amplituden wird der Komparator 1 entsprechend eine 0 liefern. Die Driftregelungen 19; 20 arbeiten während einer extra dafür reservierten Zeit gestaffelt nacheinander.

Claims (3)

  1. Patentansprüche
    Verfhren zur Polaritätsermittlung bei der AD-Wandlung nach dem Iterationsverfahren mit nichtlinearer Kennlinie, zwei Komparatoren, einem einpolaren Bewertungsnetzwerk und phasenumgekehrter und nicht phasenumgekehrter PJIM, dadurch gekennzeichnet, daß die Aussagen beider Komparatoren während der Amplitudencodierung in Speichern kurz zwischengespeichert, über eine Oderschaltung zur Bildung der Amplituden-PCM-Bits zusammengefaßt werden, das Arbeiten des einen oder des anderen Zwischenspeichers in einem Polaritätespeicher gleichzeitig registriert wird und als Polaritätsaussege zur Bildung des Polaritätsbits dient.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Aussage der Komparatoren ohne Zwischenspeicher dem Polaritätsspeicher zugeführt wird
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Aussagen beider Komparatoren während der Amplitudencodierung in einer Oderschaltuag zur Bildung der Amplituden-PCM-Bits zusammengefaßt werden und ein Komparator die Polaritätsaussage sur Bildung des Polaritätsbits angibt, während das Bewertungsnetzwerk nach Abschluß der Amplitudencodierung oder in einer eingeschobenen Pause auf 0 geschaltet und der andere Komparator abgeschaltet wird.
DE19712106430 1970-02-25 1971-02-11 Verfahren zur Polantatsermittlung bei der AD Wandlung nach dem Iterationsverfah ren mit nichtlinearer Kennlinie vorzugswei se fur PCM Systeme Pending DE2106430A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD14579570 1970-02-25

Publications (1)

Publication Number Publication Date
DE2106430A1 true DE2106430A1 (de) 1971-09-02

Family

ID=5482193

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712106430 Pending DE2106430A1 (de) 1970-02-25 1971-02-11 Verfahren zur Polantatsermittlung bei der AD Wandlung nach dem Iterationsverfah ren mit nichtlinearer Kennlinie vorzugswei se fur PCM Systeme

Country Status (2)

Country Link
CS (1) CS180104B1 (de)
DE (1) DE2106430A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2936301A1 (de) * 1978-09-13 1980-03-20 Cselt Centro Studi Lab Telecom Verfahren und umsetzer zur analog/digital-umsetzung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2936301A1 (de) * 1978-09-13 1980-03-20 Cselt Centro Studi Lab Telecom Verfahren und umsetzer zur analog/digital-umsetzung

Also Published As

Publication number Publication date
CS180104B1 (en) 1977-12-30

Similar Documents

Publication Publication Date Title
DE2608902C3 (de) Code-Wandler-Vorrichtung
DE2221145C3 (de) Schaltungsanordnung zum Übertragen eines Mehrpegelsignalzuges
DE1177384B (de) Anordnung zur Analyse von gedruckten Schriftzeichen
DE2632943B2 (de) Schaltung zur Prüfung von aufzuzeichnenden Zeitfolgen und Festlegung von Aufzeichnungspunkten
DE2120717A1 (de) Verfahren zur Erzeugung von Ausgangssignalen aufgespeicherte Informationen hin sowie Informationsspeichersystem zur Durchführung dieses Verfahrens
DE3051112C2 (de)
DE102007051192B4 (de) Speichervorrichtung, die Drei-Pegel-Zellen einsetzt, und zugehöriges Verfahren zum Verwalten
DE2133063A1 (de) Verfahren und System zur Erzeugung eines fuer eine in wenigstens einer Speicherzelle eines Speichermediums in binaerer Form gespeicherte Information charakteristischen Ausgangssignals
DE1280935B (de) Verfahren zum Einspeichern von Daten in Magnetspeicher und Anordnung zur Durchfuehrung des Verfahrens
DE1103982B (de) Schaltungsanordnung zur elektrischen Steuerung von in Wechselwirkung zueinander stehenden elektrischen Schaltvorgaengen vermittels gespeicherter Informationen fuer Vermittlungseinrichtungen in Fernmeldeanlagen
DE980077C (de) Speicherverfahren und -anordnung fuer magnetomotorische Speicher
DE2944191A1 (de) System mit wortsynchronisation fuer eine serielle signalfolge
DE2106430A1 (de) Verfahren zur Polantatsermittlung bei der AD Wandlung nach dem Iterationsverfah ren mit nichtlinearer Kennlinie vorzugswei se fur PCM Systeme
DE1462585A1 (de) Diskriminieranordnung
DE1202332B (de) Magnetspeicher mit einem mit zueinander senkrechten Bohrungen versehenen Magnetkern
DE2325259A1 (de) Schaltung zur driftkompensation einer rueckgekoppelten sequentiellen codierschaltung
DE1474066A1 (de) Verfahren zur Umsetzung von Zahlen in datenverarbeitenden Anlagen,insbesondere Fernmeldeanlagen
DE2924526C2 (de)
DE2408126A1 (de) Schnellcodiersystem
DE1449719C3 (de) Anordnung zum Wiedergeben von digitalen Daten
DE2444218B1 (de) Verfahren und anordnung zum darstellen von digitalen daten durch binaersignale
DE2630160A1 (de) Testdatengenerator
DE1449374A1 (de) Schaltungsanordnung aus mehreren Schaltstufen zum Suchen von Speicheradressen
DE2704258A1 (de) Digital-analog-wandler
DE2844352A1 (de) Speicher mit serienweisem zugriff