DE1474066A1 - Verfahren zur Umsetzung von Zahlen in datenverarbeitenden Anlagen,insbesondere Fernmeldeanlagen - Google Patents
Verfahren zur Umsetzung von Zahlen in datenverarbeitenden Anlagen,insbesondere FernmeldeanlagenInfo
- Publication number
- DE1474066A1 DE1474066A1 DE19641474066 DE1474066A DE1474066A1 DE 1474066 A1 DE1474066 A1 DE 1474066A1 DE 19641474066 DE19641474066 DE 19641474066 DE 1474066 A DE1474066 A DE 1474066A DE 1474066 A1 DE1474066 A1 DE 1474066A1
- Authority
- DE
- Germany
- Prior art keywords
- code
- counter
- numbers
- decimal
- binary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 21
- 238000012545 processing Methods 0.000 title claims description 7
- 230000015654 memory Effects 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 claims description 2
- YXRCDDHZVUIEAM-UHFFFAOYSA-N dec-2-ynal Chemical compound CCCCCCCC#CC=O YXRCDDHZVUIEAM-UHFFFAOYSA-N 0.000 claims 1
- 230000008569 process Effects 0.000 description 10
- 230000008901 benefit Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- KRQUFUKTQHISJB-YYADALCUSA-N 2-[(E)-N-[2-(4-chlorophenoxy)propoxy]-C-propylcarbonimidoyl]-3-hydroxy-5-(thian-3-yl)cyclohex-2-en-1-one Chemical compound CCC\C(=N/OCC(C)OC1=CC=C(Cl)C=C1)C1=C(O)CC(CC1=O)C1CCCSC1 KRQUFUKTQHISJB-YYADALCUSA-N 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
- H03M7/12—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word having two radices, e.g. binary-coded-decimal code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Logic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Complex Calculations (AREA)
Description
SIEMENS AKTIENGESELLSCHAFT München, den ~^AU&1968
PA 64/2185 Sbg/Wo
Verfahren zur Umsetzung von Zahlen in datenverarbeitenden Anlagen,
insbesondere Fernmeldeanlagen
In datenverarbeitenden Anlagen, insbesondere Fernmeldeanlagen, ist es oft erforderlich, die in Form von Zahlen vorliegenden
Informationen in einen anderen Sarstellungscode umzusetzen. In vielen Fällen handelt es sich dabei um die Umsetzung vom Dezimalcode
in den Binäroode oder vom Binärcode in den Dezimalcode, im folgenden auch Codierung bzw. Decodierung genannt. Bei den
bekannten dazu angewendeten Codier- bzw. Decodierverfahren wird
die umzusetzende Information in einen Zwischenspeicher eingespeichert
und dann in einem Codiernetzwerk in einen anderen Darstellungsoode umgesetzt. Dieses Codiernetzwerk ist meistens
in Form einer Relais- oder Diodenmatrize aufgebaut. Unterlagen {Art. 7 S1 Ab». 2 Nr. 1 Sofc 3 des Andcrungsges. v. 4 f. 1W7,
909818/0872
U74066
Aus dom rait der Verwendung von Speichern und speziellen Matrizen verbundenen hohen Aufwand für die Codierung bzvi. Decodierung
von Informationen ergab sich die Aufgabe, ein Verfahren
zu finden, das es gestattet, Codierer bzw. Decodierer mit einem Minimum an Aufwand zu schaffen, die sich organisch
an zentrale) Baugruppen anpassen.
Für datenverarbeitende Anlagen mit zyklisch arbeitenden Informationsspeichern
besteht eine bekannte Lösung dieser Aufgabe darin,.daß der Speichereinrichtung ein zyklisch abtastbareo
Ucsetzungsschema eingeprägt ist, das in ein Kennzahl- und in
ein Taktschema unterteilt ist, wobei letzteres über Zählglieder die Ausspeicherung der den unterschiedlichen Wertigkeiten
in den einzelnen Stellen der umzusetzenden Zahl entsprechenden Konnzahlen des Kennzahlschemas steuert, deren in einer Addieroinrichtung
ermittelte Summe die in den gewünschten Darstellung^-
cede umgesetzte Zahl darstellt. Der Vorgang der Umsetzung einer
Zahl in einen anderen Darstellungscode besteht also darin, daß
die Kennzahlen abhängig von der Steuerung durch das Taktschema
auGgespeichert und addiert werden, wobei jede Kennzahl einer
bestimmten Wertigkeit innerhalb der einzelnen Stellen der umzusetzenden Zahl entspricht und bereits im gewünschten Darstellungscode
zur Vorfügung steht*
Ein derartiges Verfahren ermöglicht es, den Aufwand an Schaltjnitteln
im Vergleich zu weiteren bekannten Codierern bzw. Deccdiorern
wesentlich herabzusetzen. So kann ein in einem daten-
909818/0872 - 3 -
BAD ORIGINAL
U74066
vorarbeitenden System bereits vorhandener zyklisch arbeitender Speicher mit in die Codiereinrichtung einbezogen werden,
indem er neben Goinera eigentlichen Verwendungszweck als !Träger
der umzusetzenden Information gleichseitig ala träger des Umsetzungsschenas
dient. Am besten eignen sich hierzu rotierende Magnetschichtepeicher.
Der vorliegenden Erfindung liegt nun die Aufgabe zugrunde, für ein Umsotzungsverfahren der vorstehend beschriebenen Art den
Aufwand an Speicherkapazität zu verringern und die Zeit, die
für die Umwertung der Zahlen erforderlich ist, zu verkürzen. Dies wird gemäß der Erfindung dadurch erreicht, daß die den
einzelnen Ziffernwerten 30 Stelle der in einen anderen Darstellungscode
umzusetzenden Zahl entsprechenden Kennzahlen des Kennzahlschemas durch einen oder mehrere charakteristische Teile
unterschiedlicher Stellenwertigkeit der vollständigen Kennzahlen gebildet sind, und daß die stellengerechte Addition der
einzelnen Kennzahlteöb durch überwachende Zählgiieder gesteuert
wird. Durch Aufzeichnung lediglich von Kennzahlteilen anstelle der vollständigen Kennzahlen im Konnzahlschema wird der Bedarf
an Speicherplätzen für das Konnzahlschema wesentlich verringert. Durch die steUengerechte Addition der Kennzahlteile ist sichergestellt,
daß daiyrichtige Endergebnis der Umsetzung wie bei
der Verwendung vollständiger Kennzahlen erzielt wird, jedoch innerhalb wesentlich kürzerer Zeit. Diese Vorteile lassen sich
in gleicher V/eise sowohl bei der Umsetzung von Desimalzahlen
in den Binärcode als auch bei der Umsetzung von Binärsahlen in den Dezimalcode erreichen. 909818/0872 BAD ORiGJNAL
In Falle der Umsetzung von Dezimalzahlen in den Binärcode, also bei aus Binärzahlen bestehenden Kennzahlschema, das die den
im dekadischen System möglichen Ziffernwert cn von 1 bis 9 innerhalb
jeder Dekade in aufsteigender Reihenfolge nachgebildeten Binärzahlen enthält, lassen sich die genannten Vorteile erreichen,
wenn von den die Kennzahlen darstellenden Binärzahlen jeweils nur der Teil im Kennzahlschema aufgezeichnet ist, der
den einzelnen Wertigkeiten innerhalb der einzelnen Stellen.
der umzusetzenden Dcsimalzahl entsprechend unterschiedlich ausgebildet
ist, und wenn die Addiereinrichtung durch die taktgesteuerten Zählglieder derartig beeinflußt wird, daß jeweils
nur noch die beeinflußbaren Bit der durch vorhergehende Additions bereits ermittelten Binärzahl bei jeder nachfolgenden
Addition berücksichtigt werden.
Im·Falle der Umsetzung von Zahlen ausdem Binärcode in den Dezimalcode
ergibt sich der gleiche Vorteil in Ausbildung de3 allgemeinen Erfindungsgedankens, wenn die den Zweierpotenzen
entsprechenden Dezimalzahlen nach Stellenwerten unterteilt sind und die Dcsimalziffern gleichen Stellenwertes den steigenden Zweierpotenzen folgend zu Gruppen zusammengefaßt sind,,
und diese Gruppen dem steigenden Stellenwert folgend abge&.-g «
werden, wenn jedem eine Dezimalziffer wiedergebenden Kennzahlteil ein individueller Wortanfangstakt innerhalb des üaktschemas
zugeordnet ist, der das Stellenzählglied zyklisch fortschaltet, und wenn jeweils beim Erreichen der Endstellung desselben ein
weiteres Zähiglied fortgeschaltet wird, das den Zyklus des
909818/0872 - 5 _
BAD Of?!G/NAL
U74066
Stellcnzählgliedes auf jeweils die restlichen Schaltschrittc
beschränkt, die der Zahl der im Kennzahlschema enthaltenen Y/örter inneimlb der nachfolgenden· Wortgruppe entsprechen.
Zweckmäßig werden beim Decodierverfahren die die Kennzahlen
bildenden Dezimalziffern in Form einer der jeweiligen Kennziffer entsprechenden Zahl von Impulsen aufgezeichnet. Die
Addition der Kennzahlen bleibt so auf einfaches Abzählen der zur Ausspeicherung gelangenden Impulse beschränkt.
Infolge der Seriendarstellung der Kennzahlen des Kennzahlscher.a3
kann eine weitere Vereinfachung der Summiereinrichtung dadurch erreicht werden, dass die Addiereinrichtung aus einem
zehnteiligen Zählglied sowie einem diesem nachgeschalteten Übcrtragszählglied
besteht. Beide Zählglieder werden durch nachgebil dete Blcckanfangstokto zurückgestellt und dabei der Zählerstand
des Übertragssählers in daa zehnteilige Zählglied übergeben. Auf
diese Weise ergibt sich ein besonders vorteilhaftes Verführen, das bei geringstem Aufwand sowohl für die Speicherung der Kennzahlen
als auch für die Sumiaiereinrichtung die Ums et sung von Binärzahlen in Dezimalzahlen ermöglicht.
Nachfolgend sei die Erfindung an Hand einiger Ausführungabeiopio
Ie und unter Bezugnahme auf die Zeichnungen näher erläutert.
Im einzelnen zeigen
809818/0872 bad
Pig.1 eine Anordnung zur Umsetzung von Zahlen au3 dem Dezimalcode
in den Binärcode,
Fig.2 das zugehörige Umsetzungsschema,
Pig.3 eine Anordnung zur Umsetzung von Zahlen aus dem Binärcode
in den Dezimalcode,
Pig.4 eine Zusammenstellung der erforderlichen Kennzahlen für
die Anordnung nach Pig.3,
der Pig.5 das zugehörige Umsetzungsschema in Seriendarstellung/er-
forderlichen Kennzahltoile und
Fig.6 eine Sumniereinrichtung für die durch Impulsserien gebildeten
Dezimalziffern.
In den Figuren sind die schaltungstechnischen Einzelheiten nur soweit dargestellt, wie es zur Beschreibung des funktioneilen
Zusammenhanges der einzelnen an sicj/oekannten Schaltungsgruppen
erforderlich ist. Es sind demnach keine Stromläufe, sondern lediglich Prinzipschaltungen gezeigt. -
Bein Ausführungsbeispiel gemäß Fig.1 dient als zyklisch arbeitender
Speicher der rotierende Magnetschichtspeicher T, dessen Hegisterteil RSP für das Umsetzungsschema und dessen Informaticrrsteil
ISP für die umzusetzende oder umgesetzte Information vergesehen ist. Innerhalb der Verknüpfungsschaltung V wird die
UT.CU3 et sende Dezimalzahl mit den Einstellgliedom E, S, H und 5?
eingestellt. Das zyklisch arbeitende Zählglied Z3 dient zur Abtastung,
der hier eingestellten Dekadenwertigkeiten. Seine neun Ausgange sind mit den neun Anschlüssen eines jeden Einatellglie-
i8/0872 _ 7 _
BAD ORIGINAL
U74066
des verbunden. Das Stellenzählglied Z1 steuert die den De-'kaden
der umzusetzenden Deziinalsahl entsprechenden Torschaltungen
K1 bis K4. Über die Torschaltung Ka, die von dem Mischgatter
Μ während des Codiervorganges im Bedarfsfalle aufgestdBrt
wird, gelangen die Kennziffern aus dem Unisetzungsschema
des Registerteiles RSP zur Summiereinrichtung, die aus dem
Addierer AD und dem Zwischenspeicher ZS besteht. Über die Torschaltung Kb wird das Uasetzungsergebnis dann zur weiteren
Auswertung freigegeben bzw. wiederiim in den Inforrcationsteil ISP des Magnetschichtspeichera eingespeichert.
Bevor nun die Arbeitsweise der in Pig.1 gezeigten Codiersinrichtung
näher erläutert wird, sei zunächst das in Pig.2 gezeigte Unsetzungsschema erklärt. Es besteht aus zwei Teilen,
von denen einer die Kennzahlen KZ und der andere die Wortanfangstakte
WA enthält. Diese beiden parallelen Speichsrspuren sind als Abwicklung dargestellt. Unter der Voraussetzung, daß
nur die Dezircalzahlen 1 bis 4000 codiert werden sollen, würde das Kennzahlschena aus zwilCstelligen Binärzahlen bestehen, von
denen je eine einen der in ?ig.2 gezeigten dekadischen Werte als Kcnnsahlen wiedergibt, v/ie es für drei verschiedene Werte angedeutet
ist. Die binären Kennzahlen sind entsprechend den Dekader,
der umzusetzenden Dezimalzahlen in vier Gruppen eingeteilt, die entsprechend den unterschiedlichen Wertigkeiten je Dekade
die Zahlen 1 bis 9, 10 bis 90, 100 bis 900 und 1000 bis 4000 beinhalten. Durch diese Aneinanderreihung der Kennzahlen kennen
•also während eines Durchlaufes des..Kennzahlschemas
9 09$18/0872
U74066
lichen binär dargestellten Dezimalwerte zwischen 1 und 9, jeweils multipliziert mit dem entsprechenden Dekadenwert, zur
Auroeicherung gelangen. Jeder Kennzahl ist im Eaktschema ein ·■
Steuerimpuls zugeordnet, der als Wortanfangstakt WA die Zählglieder steuert·.
Aus dem Aufbau des Umsetzungsschemas gemäß Fig.2 geht hervor,
daß die Kennzahlen im Falle einer Codierung bis zur Dezimalzahl 4000 zwölfstelligc Binärzahlen erfordern. Die entsprechender,
zwölf Bit sind jedoch bei den meisten Konsahlworten zur
_ binären Darstellung des entsprechenden Dezijssalwertes nicht erforderlich.
So läßt 3ich z.B. die Dezimalzahl 7 mit nur drei Bit binär darstellen. Die Speicherplätze für die restlichen
neun Bit sind daher nicht benutzt. Es läßt sich daher Speicherkapazität einsparen, wenn die Stellenzahl und damit die Länge
der binären Kennzahlen KZ auf den Teil beschränkt wird, der zur Darstellung der jeweiligen Desimalzahl erforderlich ist.
Dabei wird eine Längenänderung mit dem Anfang einer jeden neuen
Dakadc vorgenommen, wonach die Worrfclänge der Kennzahlen KZ für
die jeweilige Dekade beibehalten wird, z.B. für die erate Dekade
jeweils nur die ersten vier Bit, für die zweite Dekade Bit 2 bin Bit 7>
für die dritte Dekade Bit 3 bis Bit 10 und für
die letzte unvollständige Dekade Bit 3 bis Bit 12 der insßc- · samt zwölfβteiligen Binärzahl für die Darstellung der Werte
1 bis 9 bzw. 1 bis 4.
ßAD ORIGINAL
- 9 90^818/0872
U7A066
_ ο —
liachstehend erfolgt nun die oingeh'ende Beschreibung äes Codiervorgaiiges
an Hand cer in Pig.1 gezeigten Anordnung. Durch die
Einsoellglieder E, Z, H, T sei die umzusetzende Deziinalzahl
bereits eingegeben. Bein Einsetzen des Codiervorganges mu2 die
richtige Zuordnung zwischen dem Abtasten der Dekadenv/ertigkeiten durch das Zählglied Z3 und dem Ablauf des Kennzahlschemas
bereits gewährleistet sein. Zweckmäßig wird daher der Start des Codiervcrgancos durch den Trommelanfangsimpuls gesteuert.
Dieser öffnet eine in Fig.1 nicht gezeigte Gatterschaltung,
durch die der erste Wortanfangstakt WA1 freigegeben wird. Über
die mit V/A bezeichnete Steuerleitung werden dadurch die Zählglieder
aus ihrer Nullstellung in die Stellung 1 geschaltet. Durch die folgenden Wortanfangstakte V/A wird das Zählglied Z3
zur Überprüfung der eingestellten Wertigkeiten fortgeschaltet, während das Stellenzählglied Z1 durch das Zählglied Z3 erst
dann in seine nächste Stellung 2 geschaltet wird, wenn das Zählglied Z5 aus der Stellung 9, gesteuert durch den Wortanfangsxalct
WAlO, zum erneuten Durchlauf wieder in die Stellung 1 gelangt. Auf diese Weise wird, beginnend mit der Torschaltung
X1, durch das Zählglied Z1 für jeden Durchlauf des Zählgiiedes Σ3 eine besondere Torschaltung K über den jeweiligen Eingang b
angesteuert. Die Torschaltung*K1 bis K4 sind über ihre Eingänge
a je einen Einstellglied E, Z, H oder T zugeordnet. Wird nun
bei der Abtastung durch das Wertigkeitszählglied Z3 ein an einem der Einstellglieder markierter Wert erreicht, so wird
dadurch die durch das Zählglied Z1 gerade angesteuerte Torschaltung geöffnet und über das Mischgatter M sowie die Torschaltung
Ka die gerade zur Ausspcicherung anstehende binäre Kennzahl
KZ freigegeben. 909818/0872 BAD ORIGINAL
• U7A066
- ίο -
Durch die beschriebene Funktion der Zählglieder ZI und Z3 erfolgt
also beim Codiervorgang die Abtastung der Dekadenwertigkeiten
dor umzusetzenden Zahl nacheinander nach Einer-, Zehner-, Hunderter- und Tausenderv/erten. Durch die Seriendarstellung im
Kennshlschema gelangen die jeweils zugehörigen Kennzahlen KZ
nacheinander in die Addiereinrichtung AD. Die durch diese ermittelten Zwischenergebnisse werden jeweils im Zwischenspeicher
ZS1 gespeichert und bei jeder neuen Addition einer Kennzahl an
die Addiereinrichtung AD übergeben. Dieser Informationskreislauf wird erst dann unterbrochen, wenn das Zählglied Z1 aus seiner
Stellung 4 nach erfolgter Abtastung der vierstelligen Desimalzaftl
wieder in seine Nullstellung gelangt. Der Übergang in die Nullstellung wird durch einen an Ende des Kennzahlschemes
ausgespeicherten Impulse WE gesteuert. Das hinter dem Zwischenspeicher ZS anstehende endgültige Codierergebnis kann nunmehr
über die durch das Zählglied Z1 bei Erreichen seiner Nullstellung aufgesteuerte Torschaltung Kb ausgespeichert werden und steht
zur weiteren Verarbeitung zur Verfügung.
Da, wie bereits an Hand der Pig.2 erläutert wurde, sich der im
Kennzahlschema aufgezeichnete Teil der einzelnen Kennzahlen KZ, bezogen auf eine vollständige Darstellung in ^orm einer zwölfstelligen
Binärzahl, von Dekade su Dekade um jeweils eine Binärstelle nach links verschiebt, wird die Addiereinrichtung AD durch
einen zu Eeginn jeder neuen Kennzahldekade durch das Taktschema
oder durch das Zählglied Z3 gegebenen Steuerimpuls auf die bei den jeweiligen Addiervorgang zu berücksichtigende niedrigste
909Θ18/0872 - 10 -
BAD ORIGINAL
U74066
A4
Binärstelle voreingestellt und dadurch der Addiervorgang. zwangsläufig
verkürzt.
Zur Beschreibung des Decodiervorganges dient die in Pig.5 gezeigte
Decodiereinrichtung für die Umsetzung von Zahlen sus
den Binärcode in den Dezimalcode. In den wesentlichen Schaltungsteilen stimmt diese Anordnung mit der in Pig.1 gezeigten
Anordnung überein. Der Arbeitsbereich erstreckt sich auch bei diesem Ausführungsbeispiel auf zwölfstellige Binärzahlen. Als
Speicher dient gleichfalls der Magnettrommelspeicher T mit den beiden Teilspeichern für die zu verarbeitende Information
und den Registerteil.
In Pi£ii£ sind die im Kennzahlschema erforderlichen Kennzahlen
in tabellarischer Fora zusammengestellt. Es handelt sich dacci
un die Zweierpotenzen, die entsprechend ihrem Stellenwert in Gruppen zu Tausendern, Hundertern, Zehnern und Einern aufgeteilt
sind. Entsprechend der Beschränkung des Arbeitsbereiches auf zwölfstellige Binärzahlen sind in der Taüelle gemäß Pig.4
die zugehörigen zwölf Dezimalv/erte eingetragen.
Pig.5 zeigt das von den Kennzahlen gemäß Pig.4 gebildete Kennzahlschema.
Es handelt sich dabei um eine Aneinanderreihung der in der Tabelle gemäß Pig.4 gezeigten einzelnen Gruppen.
Bei der Decodierung mit der in Pig.3 gezeigten Decodiereinrichtung
wird die in den Dezimalcode umzusetzende Binärzahl aus den '
909818/0872
- ii -.
BAD ORIGINAL
Informationsspeicher ISP in den Ausgabepufferspeicher APS eingespeichert
. Durch die Wortanfangstalcte WA des Taktschemas wird
das Stellenzählglied Z1 geateurt, deosen zwölf Ausgänge mit
den ersten Eingängen der Gatterschaltungen K1 bis K12 verbunden
sind. Die zweiten Eingänge sind mit den korrespondierenden Stellen des Ausgabepufferspeichers APS verbunden. Da die umsusetsende
binäre Zahl pro Stelle jeweils nur eine Wertigkeit aufweisen kann, geni.iigt für ihre Abtastung auch nur ein Stellenzählglied
Z1. Bei Koinzidenz- des jeweils eingestellten Zählschrittes
mit einer binären "1" in der korrespondierenden Stelle der umzusetzenden Binärzahl wird die zugehörige Gatterschaltung
K geöffnet und über das Mischgatter M die Torschaltung Ka angesteuert.
Die im Kennzahlschema gerade anstehende Kennziffer
wird über diese Torschaltung ausgespeichert und der Addiereinrichtung
AD mit nachgeschaltetem Zwischenspeicher ZS zugeführt. Da die Zahl der in der jeweiligen Gruppe des Kennzahlschemas ·„
auftretenden Ziffern mit zunehmendem Dezimaratollenwert abnimmt,
die Gruppen jedoch unmittelbar aneinandergefügt sind, und daher
ein nehrmaliger Durchlauf des Zählgliedes Z1 baw. eine mehrmali-
ein weiteres Zählglied Z2 ge Abtastung der Binärzahl erfolgen muß, wird/durch das Stellenzählglied
ZT oder durch einen im Taktschema enthaltenen Blockanfangstakt BA, der am Beginn eines jeden Dezimalblockes steht,
derart gesteuert, daß seine Weiterschaltung jeweils nach dem Durchlauf de3 Zählgliedes Z1 bei seinem Übergang in die Anfangsstollung
erfolgt. Die vier Ausgänge des Zählgliedes Z2 sind nun mit de"m Zählglied Z1 derart verbunden, daß dieses nach jedem
Durchlauf sofort in die Stellung geschaltet wird, bei der die
909618/0872 bad owginal
- 12 -
erneute Abtastung der zu decodierenden Binärzahl einsetzen nuß, um den Zusammenhang mit dem Auftreten der ersten Kennzahl
in den entsprechenden dann beginnenden Deaimalstellen-Tibck
zu erhalten. Der Blockanfangs takt BA kann durch einen Impuls nachgebildet v/erden, der vom Zählglied Z1 nach jedem
Durchlauf beim Übergang in die Anfangsstellung abgegeben wird. Nach dem Durchlauf dos Kennzahlschemas und wiederholter Abtastung
der umzusetzenden Zahl wird das Zählglied Z1 durch den an Ende dee Kennzahlschemas ausgespeicherteii Impuls WE in seine
Nullstollung gebracht, bei deren Erreichen die Torschaltung
Kb geöffnet und das in der Ausv/erteeinrichtung anstehende endgültige
ünsetzungsergebnia zur weiteren Nachrichtenverarbeitung
freigegeben wird.
Zur Darstellung des Umsetzungsergebnisses sind bei Seriendar-
be-3tellung des Kennzahlschemas entsprechend dem Arbeitsreich bis
zur Deziraalzahl 4000 vier Addierzählglieder mit gegenseitiger Übertragsstaerung erforderlich.
Eine einfachere Anordnung ist in Fig..6 dargestellt. Sie besteht
auD zwei Zählgliedern Z4 und Z5, wobei das Zählglied Z4 ein
zehnteiliger Zähler ist, das Zählglied Z5 als Übertragszähler arbeitet. An den mit Ka bezeichneten Eingang des Zählgliedes
Z4 erfolgt die Eingabe der Kennzahlen. Die ankommenden Irapulsrejhen
worden addiert und ein eventueller Übertrag über die Leitung
Ü in das Zählglied Z5 eingegeben. Über den Eingang B wird das Zählglied Z4 durch einen Rückstellungsimpuls des Zählglie-
909818/0872
- 13 -
BAD ORIGINAL
. des Ζ1 in Fig. 3 mit jeder Dekade in die Nullstellung geschaltet
und die jeweils ermittelte Endziffer wird ausgespeicflert.
Dies kann gleichfalls durch die Blockanfangstakte BA erreioht
werden. Anschließend wird über die Leitungen VE die im Zähl-
Z4
glied Z5 aufgelaufene Übertragsziffer an das Zählglied/al3
glied Z5 aufgelaufene Übertragsziffer an das Zählglied/al3
Voreinstellung übergeben und das Zählglied Z5 ebenfalls in die Nullstellung gebracht. Die Steuerung dieses Vorganges erfolgt
über die leitung R durch das Zählglied Z4. Die einseinen Dekadenziffern
werden also nacheinander mit einem einzigen Summierzählglied ermittelt und der Reihe nach weitergeleitet.
5 Patentansprüche
6 Figuren
BAD ORIGINAL
-H-
909818/0872
Claims (5)
1. Verfahren zur Umsetzung von Zahlen in einen anderen Daratellungscode,
z.B. von Binärzahlen in Desimalzahlen und umgekehrt,
in datenverarbeitenden Anlagen, insbesondere Fcrnmelde-, anlagen, mit zyklisch arbeitenden Informationsspeichern insbesondere
rotierenden Magnetschichtspeichern, unter Verwendung eines der Speichereinrichtung eingeprägten, zyklisch abtastbaren
Unsetzungsscheraas, das in ein Kennzahl- und in ein Taktschema
unterteilt ist, wobei letzteres über Zählglieder die Ausspeicherung der den unterschiedlichen Wertigkeiten in aen
einzelnen Stellen der umzusetzenden Zahl entsprechenden Kennzahl en des Kennzahlscheiaas steuert, deren in einer Addiereinrichtung
ermittelte Summe die in den gewünschten Darctellungsccde
umgesetzte Zahl darstellt, dadurch gekennzeichnet, daß die den einzelnen Ziffernwerten je Stelle der in einen anderen
Darstellungscode umzusetzenden Zahl entsprechenden Kennzahlen des Kennzahlschecas (KZ) durch einen oder mehrere charakteristische
Teile unterschiedlicher Stellenwertigkeit der vollständigen Kennzahlen gebildet sind, und daß die stellengerechte
Addition der einzelnen Kennzahlteile durch überwachende Zählglieder (Z1, Z2, ZJ) gesteuert wird.
2. Verfahren nach Anspruch 1, zur Umsetzung von Zahlen aus dem Dezimalcode in den Binärcode, dadurch gekennzeichnet, daß von
den die Kcnnzahlen (KZ) darstellenden Binärzahlen jeweils nur der Teil im Kennzahlschema aufgezeichnet ist, der den einzelnen
Γ Η74066
Wertigkeiten innerhalb der einseinen Stellen der umzusetzenden
Dezinalzahl entsprech^id unterschiedlich ausgebildet ist, und
daß die Addiercinrichtung (AD) durch die taktgesteuerten Zählglieder (Z1,23) derartig beeinflußt wird, daß jeweils nur noch
die beeinflußbaren Bit der durch vorhergehende Addition be-reita
ernittelten Binärzahl bei jeder nachfolgenden Addition berücksichtigt
werden (Fig.2).
5. Verfahren nach Anspruch 1, zur Umsetzung von Zahlen aua dea
Binärcode in den Dezimalcode, dadurch gekennzeichnet, daß die
den Zweierpotenzen entsprechenden Dezimalzahlen nach Stellenwerten
unterteilt sind und die Dezimalziffern gleichen Stellenwertes den steigenden Zweierpotenzen folgend zu Gruppen zusamnengefaßt
sind und diese Gruppen dem steigenden Stellenwert folgend abgefragt werden, daß jedem eine Dezimalsiffer wiedergebenden
Kennzahlteil ein individueller V/ortanf angstakt oVA)
innerhalb des Taktschenas zugeordnet ist, der das Stellenzählglied
(Z1) zyklisch fortschaltet, und daß jeweils beim Erreichen der Endstellung desselben ein weiteres Zählglied (Z2) fortgeschaltet wird, das den Zyklus des Stellenzählgliedes (Z1) auf
jeweils die restlichen Schaltschritte beschränkt, die der Zahl der im Kennzahlschema enthaltenen Wörter innerhalb der nachfolgenden
Wortgruppe entsprechen (Pig.4,Fig.5).
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die die Kennzahlen (KS) bildenden Dezimalziffern in Form einer der jeweiligen
Ziffer entsprechenden Zahl von Impulsen aufgezeichnet
909818/0872 - 16 -
BAD ORIGINAL
sind, und daß die Addition der Kennzahlen (KZ) durch ctellengerechtes
Abzählen der zur Ausspeicherung gelangenden Impulse erfolgt.
5. Schaltungsanordnung zur !Durchführung des Verfahrens nach Anspruch
3 und 4, dadurch gekennzeichnet, daß die Addiereinrichtung
(AD) aus einen zehnteiligen Zählglied (Z4) sowie einem diesen nachgeschalteten Übertragszählglied (Z5) besteht, und
daß beide Zählglieder (Z^1 Z5) durch nachgebildete Blockanfangstakte
(BA) zurückgestellt werden und dabei der Zählerstand des■ Übeiiragszählgli&les (25) in das zehnteilige Zählglied
(Z4) übergeben wird.
909818/0 8 72
BAD
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US688589A US3026035A (en) | 1957-10-07 | 1957-10-07 | Decimal to binary conversion |
DES0089958 | 1964-03-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1474066A1 true DE1474066A1 (de) | 1969-04-30 |
Family
ID=25997596
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEG25446A Pending DE1094490B (de) | 1957-10-07 | 1958-10-06 | Verfahren und Anordnung zur Umwandlung von Binaerzahlen in Dezimalzahlen und umgekehrt |
DE19641474066 Pending DE1474066A1 (de) | 1957-10-07 | 1964-03-11 | Verfahren zur Umsetzung von Zahlen in datenverarbeitenden Anlagen,insbesondere Fernmeldeanlagen |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEG25446A Pending DE1094490B (de) | 1957-10-07 | 1958-10-06 | Verfahren und Anordnung zur Umwandlung von Binaerzahlen in Dezimalzahlen und umgekehrt |
Country Status (4)
Country | Link |
---|---|
US (1) | US3026035A (de) |
DE (2) | DE1094490B (de) |
FR (2) | FR1213689A (de) |
GB (1) | GB867191A (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB954372A (en) * | 1959-08-04 | 1964-04-08 | Licentia Gmbh | A decimal-binary converter |
US3257547A (en) * | 1963-02-19 | 1966-06-21 | Cubic Corp | Fractional binary to binary-coded-decimal and binary-coded-decimal to whole number binary conversion devices |
US3524976A (en) * | 1965-04-21 | 1970-08-18 | Rca Corp | Binary coded decimal to binary conversion |
US3505675A (en) * | 1966-07-21 | 1970-04-07 | Honeywell Inc | Converter for binary and binary-coded decimal numbers |
US3700872A (en) * | 1969-08-22 | 1972-10-24 | Ibm | Radix conversion circuits |
US3579267A (en) * | 1969-09-24 | 1971-05-18 | Rca Corp | Decimal to binary conversion |
US3866213A (en) * | 1973-09-10 | 1975-02-11 | Collins Radio Co | Serial binary number and BCD conversion apparatus |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2894686A (en) * | 1954-09-01 | 1959-07-14 | Thomas G Holmes | Binary coded decimal to binary number converter |
US2860327A (en) * | 1956-04-27 | 1958-11-11 | Charles A Campbell | Binary-to-binary decimal converter |
-
1957
- 1957-10-07 US US688589A patent/US3026035A/en not_active Expired - Lifetime
-
1958
- 1958-10-03 GB GB31629/58A patent/GB867191A/en not_active Expired
- 1958-10-06 DE DEG25446A patent/DE1094490B/de active Pending
- 1958-10-07 FR FR1213689D patent/FR1213689A/fr not_active Expired
- 1958-10-07 FR FR1213690D patent/FR1213690A/fr not_active Expired
-
1964
- 1964-03-11 DE DE19641474066 patent/DE1474066A1/de active Pending
Also Published As
Publication number | Publication date |
---|---|
FR1213689A (fr) | 1960-04-04 |
DE1094490B (de) | 1960-12-08 |
FR1213690A (fr) | 1960-04-04 |
US3026035A (en) | 1962-03-20 |
GB867191A (en) | 1961-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1082435B (de) | Addierwerk | |
DE1524239A1 (de) | Verfahren zur Lokalisierung eines Fehlers in einer Anlage mit mindestens zwei parallel arbeitenden Rechengeraeten | |
DE2652459C2 (de) | Umsetzvorrichtung für Binärsignale variabler Länge | |
DE2805294C2 (de) | Codierende Übertragungsanlage für Faksimile-Signale | |
DE2736967A1 (de) | Asynchrone telemetrieschaltung | |
DE1474066A1 (de) | Verfahren zur Umsetzung von Zahlen in datenverarbeitenden Anlagen,insbesondere Fernmeldeanlagen | |
DE1805623C3 (de) | Prüfeinrichtung für Selbstwählämter mit zentraler elektronischer Steuerung durch einen Rechner | |
DE1103647B (de) | Vorrichtung zur Verarbeitung von Daten oder Informationen aus einem Magnetspeicher | |
DE1762906C3 (de) | ||
DE1287165B (de) | System zur UEbertragung und Registrierung von Telephongebuehren | |
DE2337132B2 (de) | Schaltungsanordnung zur Anzeige der Überschreitung wenigstens eines Grenzwertes durch ein digitales, binär codiertes Meßsignal | |
DE2657243A1 (de) | Schaltungsanordnung zur uebermittlung von signalisierungsvorgaengen | |
DE3417816A1 (de) | Programmierbares schaltnetz | |
AT235356B (de) | System zur Steuerung eines Durchschaltenetzwerkes für Vermittlungseinrichtungen, insbesondere für Fernsprechvermittlungseinrichtungen | |
DE1076746B (de) | Elektronisches Durchschaltenetzwerk fuer Fernmelde-, insbesondere Fernsprech-vermittlungsanlagen | |
DE2607848C2 (de) | Verfahren und Vorrichtung zum Speichern eines zweiwertigen digitalen Signals | |
DE1087381B (de) | Speicheranordnung aus Magnetkernen zum Ein- und Ausspeichern von Impulskombinationen | |
DE2307830B2 (de) | Umlaufspeicheranordnung | |
DE1424539C (de) | Verfahren und Vorrichtung zum Prüfen der Schreib und Lesevorgange eines Matrix Kernspeichers | |
DE3909692C2 (de) | ||
DE2306993C3 (de) | Verfahren zur Prüfung des ordnungsgemäßen Betriebes eines mehrteiligen Schieberegisters und Anordnung zu seiner Durchführung | |
DE1803607C3 (de) | Schaltungsanordnung zur Umsetzung einer Dualzahl in eine im BCD Kode ver schlüsselte Dezimalzahl | |
DE1774114C3 (de) | Integrierende Anordnung | |
DE2113018C (de) | Schaltungsanordnung zur Herstellung des Gleichlaufes von Sende- und Empfangseinrichtungen bei der Übertragung von binären Datenblöcken | |
DE1499191C3 (de) | Elektronische Einrichtung für eine Datenverarbeitungsanlage |