DE2059671C3 - Schaltungsanordnung an einer Magnetbandeinheit - Google Patents

Description

Bei einem bekannten PE-Aufzeichnungssystem, ie dies in Fig. 1 gezeigt ist, werden eine Einleitung id ein Nachlauf, die jeweils ein Byte alle »1« und ) Bytes alle »0« enthalten, jedem Datenblock voran- :hend und nachfolgend aufgezeichnet. Bei der Lesejeration wird ein Datenblock gelesen, ein Byte alle »1« gelesen, ein Byte alle »0« gelesen und dann wird ein Zwischenblockspalt oder ein IEG (der Spalt zwischen zwei Datenblocks, in dem keine Daten aufgezeichnet sind) aufgefunden. Die Leseoperation wird durch die Auffindung des IBG beendet.

Üblicherweise ist, wie in Fig. 2 gezeigt, die Magnetbandeinheit MTU über eine Magnetbandsteuereinrichtung MTC mit einer zentralen Verarbeitungseinheit CPU verbunden. Ein Nachlauf oder eine

ίο Einleitung ist bisher durch eine Auffindungsvorrichtung mit einem Schaltungsaufbau, wie er in Fig. 3 gezeigt ist, aufgefunden worden, die in der Magnetbandeinheit MTU oder der Magnetbandsteuereinrichtung MTC vorgesehen ist.

Fig. 3 ist ein Blockschaltbild einer bekannten Einleitungs- oder Nachlaufauffindungsschaltung. In Fig. 3 sind RD die von der Magnetbandeinheit gelesenen Daten und 1 ist ein Schräglauf-Beseitigungs-Pufferkreis zum Eliminieren des Schräglaufs der Daten RD. (Datenbits eines Bytes werden kaum gerade und längs eines Magnetbandes mit der PE-Art aufgezeichnet und es ist mehr oder weniger Verschiebung vorhanden. Diese Verschiebung wird Schräglauf [Skew] genannt.) Mit 2 ist ein Leseregister zum Spei-

ehern der vom Schräglauf beseitigten Daten bezeichnet, mit 3 is; ein Datenkorrigierkreis bezeichnet, mit 4 ist ein Datenregister zum Speichern der korrigierten Daten bezeichnet, mit 5 ist ein »UND«-Kreis bezeichnet, an den die Signale von dem Datenregister 4 und von dem Leseregister 2 angelegt werden, mit 6 ist ein Nachlauf-Flip-Flop bezeichnet, der eingestellt wird, wenn ein Nachlauf aufgefunden wird, und AUS 1 und AUS 2 sind die Ausgangsanschlüsse.
Die Arbeitsweise der Schaltung der Fig. 3 wird jetzt erläutert. Die auf die PE-Art aufgezeichneten Daten werden auf Grund des Schräglaufs unregelmäßig gelesen. Deshalb wird jedes Byte, das die gelesenen Daten enthält, durch den Schräglauf-Beseitigungs-Puffer kreis 1 vom Schräglauf befreit, so daß das Byte nicht mehr mit anderen Bytes gemischt werden kann. Die vom Schräglauf befreiten Bytes werden nacheinander in das Leseregister 2 eingebracht, in dem die Paritätskontrolle ausgeführt wird, und dann werden die Bytes vom Leseregister 2 über den Datenkorrigierkreis 3 zu dem Datenregister 4 gesandt.

Unter der Annahme, daß die Daten des Datenregisters 4 alle »1« sind und die Daten des Leseregisters 2 alle »0« sind, kann »UND« durch den »UND«- Kreis 5 erhalten werden und der Nachlauf-Flip-Flop 6 wird eingestellt. Die Datenübertragung wird durch die Signale von diesem Flip-Flop 6 gesteuert, und es ist zu sehen, daß ein Nachlauf derzeitig ausgesandt wird. Wenn ein IBG (Interblockspalt) nach einer konstanten Zeitperiode aufgefunden wird, wird diskriminiert, daß ein Datenblock geendet hat. Wenn ein IBG zu dieser Zeit nicht aufgefunden werden kann, wird diskriminiert, daß ein Enddatenfehler vorhanden ist.

Die Bandgeschwindigkeit hat eine Variationsbreite von etwa ± 10% und es ist ein Schräglauf am Ende des Datenblocks vorhanden, so daß berücksichtigt werden muß, daß ein Schräglauf über etwa 3 Bytes vorhanden ist. In dem Falle der Verwendung eines monostabilen Multivibrators in der Zeitperiode zwischen der Lesung alle »i« und aller »0« und der Auf-

6_S findung des IBG muß diese Änderung auch berücksichtigt werden. Wenn eine Zeitperiode äquivalent zu zehn und mehreren Bytes für die Auffindung des IBG vorgesehen ist, falls ein Ausfall in einer Stellung vor

dem Ende des Datenblocks durch zehn und einige Bytes auftritt und sin Byte alle »0« nach der Auffindung eines Bytes alle »1« aufgefunden wird, kann aus diesem Grunde falsch beurteilt werden, daß der Nachlauf erreicht ist, und diese falsche Entscheidung kann nicht durch die Fehlerprüfung oder die Enddatenprüfung in dieser Zeitperiode für die Auffindung des IBG geprüft werden. (Es ist kein Byte alle »0« in dem Datenblock vorhanden, jedoch kann ein Byte alle »0« in dem Datenblock nach dem Auftreten eines Aufalls vorhanden sein.)

Es besteht sonnt die Gefahr einer falschen Beurteilung, daß ein Datenblock geendet hat, wo die Daten tatsächlich in einer Stellung nicht geendet haben, die dem Ende des Datenblocks um zehn und einige Bytes vorangeht. In diesem Falle wurde das Byte alle »0«, das dem Byte alle »1« nachfolgt, durch den Ausfall erzeugt, jedoch kann dies nicht als Ausfall betrachtet werden, und deshalb wird die Zuverlässigkeit der Datenlesung gering.

Es ist auch bekannt, die Kontrolle der Blockanfangs- und -endmarkierungen in der Weise auszuführen, daß unter Verwendung einer Paritätskontrolle die Paritätsfehler ausschließlich von alle 1 geprüft werden und bei Auffindung dieser Fehler der Magnetkopf am Ende des Datenblocks stillgesetzt wird (IRE International Convention Record, Part 9, März I960, Seiten 179 bis 185).

Schließlich ist es bekannt, jedem Block einen Adressenteil zuzuordnen und eine Einleitung und einen Nachlauf vorzusehen (US-Patentschriften 3016522, 3047868 und 3092810).

Auch bei diesen bekannten Anordnungen tritt der Nachteil auf, daß durch einen Ausfall von Daten im Datenblock ein Einleitungssignal fälschlicherweise gegeben wird und das Lesen der Daten unterbrochen wird.

Die Erfindung geht von einer Schaltungsanordnung einer Magnetbandeinheit zum Erkennen des einen Datenblock abgrenzenden Bandnachlaufs, der aus einer Folge von Bytes alle 1 und Bytes alle 0 besteht, aus, wobei die Aufgabe darin besteht, die Schaltungsanordnung derart aufzubauen, daß der richtige Bandnachlauf von Signalen, die fälschlicherweise einen Nachlauf darstellen, unterschieden werden kann. Gelöst wird die Aufgabe durch die Merkmale des Kennzeichens des Anspruchs 1.

Das durch die Schaltungsanordnung nach der Erfindung erzeugte Nachlauffehlersignal kann auch dazu benutzt werden, den Ausfall einer Spur festzustellen, wozu die Merkmale des Anspruchs 2 dienen.

Die Erfindung wird nachfolgend beispielhaft an Hand der Zeichnung erläutert. Es zeigt

Fig. 1 eine schematische Darstellung des Aufbaus der auf einem Magnetband aufgezeichneten Daten,

Fig. 2 ein Prinzipschaltbild eines Datenverarbeitungssystems mit einer Magnetbandeinheit, die bei der Erfindung verwendet wird,

Fig. 3 ein Blockschaltbild einer bekannten Vor richtung zum Auffinden einer Einleitung oder eines Nachlaufs,

Fig. 4 A ein Blockschaltbild einer Lesevorrichtung nach der Erfindung und

Fig. 4B bis 4L Schaltbilder, welche die Einzelheiten von Teilen der Lesevorrichtung der Fig. A zeigen.

Fig. 4 A zeigt eine Ausführungsform der Magnetbandsteuereinrichtung MTC gemäß der Erfindung. 11 ist ein Pulsformkreis, 12 ist ein Schräglaufbeseitigungs-Pufferkreis, 13 ist ein Leseregister, 14 ist ein Datenkorrigierkreis, 15 ist ein Datenregister, 16 ist ein Ausfclldetektor, 17 ist ein Nachlauf-Diskriminierkreis, 18 ist ein Nachlauf-Auffindungs-Flip-Flon, 19

ist ein Byte-Zähler, 20 ist ein alle »0«-Überwachungskreis, 21 ist ein Enddatenprüfkreis, 22 ist ein Fehelrspurhaltekreis, 23 ist ein Fehlerdatenhaltekreis, 24 ein + 1 -Addierkreis, 25 ist eir\ Enddatenfehlersignal-Erzeugungskreis, 26 ist ein Enddatenfehlerer-

ic zeugungssignal-Empfangskreis, 27 ist ein alle »1«- Überwachungskreis, EIN 1 und EIN 2 sind Eingangsanschlüsse und AUS 1 und AUS 2 sind Ausgangsanschlüsse. Die Magnetbandeinheit MTU ist an der linken Seite der Schaltung der Fig. 4 angeordnet und die zentrale Verarbeitungseinheit CPU ist an der rechten Seite angeordnet.

Zuerst werden die Hauptkreise, die für den Aufbau nach der Erfindung wichtig sind, erläutert. In den Fig. 4B bis 4L bezeichnen A »UND«-Kreise, OR

ao »ODER«-Kreise, /Inverter und F/FFlip-Flops. Daten, die drei Bits, d. h. einen Paritätsbit und Daten von zwei Bits enthalten, werden als eine Spalte bei der Ausführungsform der hier beschriebenen Schaltungen verwendet, jedoch ist die Erfindung darauf

as nicht beschränkt. Üblicherweise ist in den in einem Magnetband verwendeten Daten, um die Zuverlässigkeit der Daten zu erhöhen, ein Prüfbit in einer Spalte vorhanden und durch Wechseln des Inhalts des Prüfbits wird die gesamte Zahl der Bits, die in einer Spalte »1« zeigen, welche den Prüfbit und die Datenbits enthält, immer zu einer ungeraden Zahl gemacht.

Fig. 4B zeigt einen Datenkorrigierkreis 14 der Fig. 4 A im einzelnen. Wenn das Lesen der Daten gestartet ist, werden die Daten über das Leseregister 13 zu dem Datenkorrigierkreis 14 gegeben. Die in Spalten aufgeteilten Daten werden nacheinander angelegt. Diese Spalten werden zuerst zu einem Paritätsbit-Prüfkreis gesandt, der eine Invertergruppe Bl, eine »UND«-Kreisgruppe B2 und eine »ODER«- Kreisgruppe B3 enthält, in denen die Paritätsprüfung ausgeführt wird. Falls die Paritätsprüfung nicht zufriedenstellend ausgeführt werden kann, d. h. falls ein Fehler in den Daten vorhanden ist, wird ein Signal »1« über den Inverter B4 ausgesandt. Wenn ein Signal, das eine Fehlerspur anzeigt, von dem Fehlerspur-Haltekreis 22 ausgesandt wird, wenn das Signal »1« ausgesandt wird, wird die Koinzidenz dieses Signals, das eine Fehlerspur anzeigt, und eines Signals, das durch Umkehrung des Datensignals durch iie Invertergruppe B5 erhältlich ist, durch die »UND«- Schaltungsgruppe B7 erhalten und die korrigierten Daten werden zu dem Datenregister 15 gesandt. Wenn kein Fehler in den Daten vorhanden ist, werden diese Daten direkt an die »UND«-Schaltungsgruppe B7 angelegt und es wird durch die Invertergruppe B6 bestätigt, daß ein Signal »1« nicht von dem Fehlerspur-Haltekreis 22 kommt, und die von dem Leseregister 13 ausgesandten Daten werden über eine »UND«-Schaltungsgruppe B7 und eine »ODER«- Schaltungsgruppe BH zu dem Datenregister 15 ohne Änderung gesandt.

Fig. 4Czeigt einen Nachlauf-Diskriminierkreis 17 und einen Nachlauf-Auffindungs-Flip-Flop 18 der 1 ig. 4A im einzelnen. Wenn Signale von dem alle »0«-Überwachungskreis 20 und dem alle »1 «-Überwachungskreis 27 an den Nachlauf-Diskriminierkreis 17 angelegt werden, kann die Koinzidenz dieser Signale durch den »UND«-Kreis Cl erhalten werden

und es wird dem Fehlerdaten-Haltekreis 23 mitgeteilt, daß alle »1 «-und alle »O«-Daten gelesen worden sind. Wenn die Koinzidenz der Fehlerspurdaten von dem Enddatenfehlersignal-Empfangskreis 26 und dem Ausfalldetektor 16 nicht durch den Fehlerspur-Haltekreis 22 erhalten werden können oder wenn die Anzahl der Fehlauffindungen der Nachläufe auf Grund von Ausfällen nicht durch den Fehlerspur-Haltekreis 22 gehalten werden kann, werden alle »1«- und alle »O«-Daten als dem Nachlauf gleichende Daten betrachtet und die Signale werden über einen »UND«- Kreis C4 ausgesandt, um den Nachlauf-Auffindungs-Flip-Flop 18 einzustellen. Die Signale werden auch zu dem Byte-Zähler 19 ausgesandt.

Fig. 4D zeigt den Byte-Zähler 19 der Fig. 4 A im einzelnen. Dieser Kreis wird durch ein Signal gestartet, das von dem Nachlauf-Auffindungs-Flip-Flop 18 ausgesandt wird, und zählt die Signale, die von dem Schräglaufausgleichs-Pufferkreis 12 ausgesandt werden. (Ein solches Signal wird pro Datum eines Bytes ausgesandt.) Wenn das Resultat der Zählung einen konstanten Wert erreicht oder wenn eine vorbestimmte Zeitperiode durchlaufen ist, wird das Aussenden der Signale zu dem Enddaten-Prüfkreis 21 angehalten.

Fig. 4E zeigt einen alle »0«-Überwachungskreis 20derFig. 4A im einzelnen. Wenn »1«-Signale nicht von dem Leseregister 13 zugeführt werden, d.h. kein »1 «-Signal in einer Spalte vorhanden ist, und wenn die Signale von dem Leseregister 13 nicht alle »0« sind und die Spur des Teiles, in dem das Signal nicht »0« ist, durch den Fehlerspur-Haltekreis 22 gehalten wird, beachtet der alle »0«-Überwachungskreis 20 nicht die Fehlerspur und gibt Signale über den »ODER«-Kreis zudem »UND«-Kreis und sendet die Signale zu dem Nachlauf-Diskriminierkreis 17 und dem Enddaten-Prüfkreis 21 aus.

Die Fig. 4F zeigt den Enddaten-Prüfkreis 21 der Fig. 4 A im einzelnen. Den alle »l«-undalle »(!«-Signalen, die durch den Nachlauf-Diskriminierkreis 17 als Nachlauf betrachtet werden, nachfolgend werden Daten nacheinander durch das Leseregister gelesen und durch den alle »O«-Uberwachungskreis 20 wird überwacht, ob diese Daten alle »0«-Signale sind oder nicht. Der Datenprüfkreis 21 überwacht, ob alle »0«- Signale gelesen sind oder nicht, bis eine vorbestimmte Zahl von Bytes erreicht ist oder bis eine vorbestimmte Zeitperiode durchlaufen ist, um zu unterscheiden, ob alle »1«- und alle »0«-Signale der tatsächliche Nachlauf sind oder nicht. Falls ein anderes Signal als das alle »0«-Signal gelesen wird, bevor eine vorbestimmte Zahl von Bytes angekommen ist, oder innerhalb einer vorbestimmten Zeitperiode, wird kein Signal von dem alle »0«-Überwachungskreis 20 ausgesandt, so daß ein »1 «-Signal über den Inverter dem »UND«-Kreis zugeführt wird und ein weiteres Signal auch von dem Bytezähler 19zu dem »UND«-Kreis ausgesandt wird, und deshalb kann die Koinzidenz erhalten werden. Der Flip-Flop wird eingestellt und die Signale werden zu dem + 1 -Addierkreis 24 und dem Datenfehlersigiial-Erzeugungskreis 25 ausgesandt.

Fig. 4G zeigt den Fehlerspur-Haltekreis 22 der Fig. 4 A im einzelnen Wenn ein Ausfall in den gelesenen Daten durch den Ausfall-Auffindungskreis 16 aufgefunden wird, wird derjenige Flip-Flop aus der Flip-Flop-Gruppe Gl eingestellt, welcher der Spur entspricht, in welcher der Ausfall auftritt. Entsprechend einem Fehlcrspurdatum. das von der zentralen Verarbeitungseinheit CPU über einen Enddatenfehlersignal-Empfangskreis 26 gegeben wird, wird derjenige Flip-Flop aus der Flip-Flop-Gruppe Gl eingestellt, welcher der Fehlerspur entspricht. Die Koinzidenz der beiden Flip-Flop-Gruppen Gl und G2 wird durch den Koinzidenzkreis G3 geprüft, und falls eine Koinzidenz vorhanden ist, wird ein Signal zu dem Nachlauf-Diskriminierkreis 17 ausgesandt und es wird befohlen, den Nachlauf durch den Inhalt des Fehlerdaten-Haltekreises 23 zu diskriminieren. Falls ein Ausfall durch den Ausfall-Auffindungskreis 16 bei der Lesung aufgefunden wird, wird die Spur, in welcher der Ausfall auftritt, d. h. die Fehlerspur, in der Flip-Flop-Gruppe Gl eingestellt und die Fehlerspurdaten werden zu dem Datenkorrigierkreis 14, zu dem alle »O«-Überwachungskreis 20, zu dem alle »1«- Überwachungskreis 27 und zu dem Enddatenfehlersignal-Erzeugungskreis 25 ausgesandt.

Fig. 4H zeigt den Fehlerdaten-Haltekreis 23 der Fig. 4 A im einzelnen. Dieser Kreis kann auch als — 1-Subirahierkreis bezeichnet werden, d. h. als ein Kreis zum Subtrahieren von 1. Gemäß Fig. 4H wird einer der Flip-Flops Wl bis HA entsprechend dem Inhalt eines eingestellten Fehlerdatums (ein Datum, das durch den + 1-Addierkreis auf Grund einer Fehlauffindung von Nachläufen bei der Lesung erhalten wird) eingestellt, das von der zentralen Verarbeitungseinheit CPU über den Enddatenfehlersignal- und Empfangskreis 26 gesandt wird. Der eingestellte Flip-Flop wird durch die Anzahl der Fehlauffindungen des Nachlaufs geändert. Falls die Zahl 3 ist, wird der Flip-Flop Hl eingestellt, und falls die Zahl 2 ist, wird der Flip-Flop Hl eingestellt. Bei dem erneuten Lesen wird jedesmal, wenn ein alle »l«-oder ein alle »0« -Signal, das ale Nachlauf betrachtet wird, von dem Nachlauf-Diskriminierkreis 17 gegeben wird, der Inhalt des Flip-Flops Wl ruckgestellt und der Flip-Flop Hl wird eingestellt oder der Flip-Flop Hl wird rückgestellt und der Flip-Flop W3 wird eingestellt oder der Flip-

Flop H3 wird zurückgestellt und der Flip-Flop H4 wird eingestellt, und das erneute Lesen des Nachlaufs. der vorangehend falsch aufgefunden worden ist. wird nicht beachtet und die Lesung wird ausgeführt. Wenr ein Signal zugeführt wird, das angibt, daß alle »1« und alle »0«-Signale einer Zahl oberhalb der in derr Fehlerdatenhaltekreis 17 gespeicherten Zahl von derr Nachlaufdiskriminierkreis 17 aufgefunden worder sind, wird zu dem Fehlerdaten-Haltekreis 17 ange zeigt, daß alle »1«- und alle »0«-Signale neue Datei sind, die sich von den alten Daten unterscheiden. Di< eingestellten Fehlerdaten, die von der zentralen Ver arbeitungseinheit CPU gegeben worden sind, werdei in einem Fehlerdaten-Haltekreis 17 selbst gespei chert. Da aber 1 jedesmal abgezogen wird, wenn ei!

alle »1«- oder ein alle »U«-Signai bei dem erneutei Lesen aufgefunden wird, können die ersten eingestell ten Fehlerdaten nicht gehalten werden. Aus dieser Grunde werden die eingestellten Fehlerdaten zu der + 1 -Addierkreis 24 ausgesandt und darin gespeicher welcher der Kreis zum Halten der eingestellten Feh lerdaten ist.

Fig. 41 zeigt einen + 1-Addierkreis 24 de Fig. 4 A im einzelnen. Dieser Kreis hält den von dei Fehlerdaten-Halbkreis 23 empfangenen Inhalt, un wenn durch den Enddaten-Prüfkreis 21 bei dem ei neuten Lesen aufgefunden worden ist, daß alle »1< und alle »0«-Signale, die neuerlich ankommen, nid der Nachlauf sind, wird + 1 addiert und ein Fehlerdi

ifeherjeinge-

\U

wird
eine
dem
wird
hierein
bei
weider
purdem
»1«-
srsi-

der
als
ein

jem
um.
ehl-Iten
beinal-
:llte
gen
der
/ird
sen
-Sich-
des
'ird
eilt
lip-HA
jfs,
•ird
:nn
1«-
em
em
len
geten
)ie
erlen
eiiin
en

ler
:m
nd

turn wird zu dem Enddatenfehlersignalerzeugungskreis 25 ausgesandt. Dieser 4- 1-Addierkreis 24 findet alle »1«- und alle »O«-Daten in der ersten Lesung auf, und wenn es bekannt ist, daß alle »1«- und alle »O«-Daten nicht der Nachlauf sind, wird die Koinzidenz durch den »UND«-Kreis 29 durch die Signale der Rückstellseiten der Flip-Flops 16,17 und 18 und das Signal des Enddaten-Prüfkreises 21 erhalten, wobei der Flip-Flop 18 über den »ODER«-Kreis 15 eingestellt wird und »1« in dem Flip-Flop 18 gespeichert wird. Als nächstes werden beim erneuten Lesen alle »1«- und alle »O«-Daten, die von den genannten alle »1«- und alle »O«-Daten verschieden sind, gelesen, und wenn es bekannt ist, daß diese Daten nicht der Nachlauf sind, wird die Koinzidenz durch den »UND«-Kreis 12 durch das Signal der Einstellseite des Flip-Flops 18 und das Signal des Enddaten-Prüfkreises 21 erhalten, wobei der Flip-Flop-Kreis 17 über den »ODER«-Kreis 14 eingestellt wird und »2« in dem Flip-Flop 17 gespeichert wird. Die Operation wird gleichartig der obenerwähnten Operation durchgeführt.

Fig. 4J zeigt den Enddatenfehlersignal-Erzeugungskreis 25 der Fig. 4 A im einzelnen. Dieser Enddatenfehlersignal-Erzeugungskreis 25 erzeugt Daten, die zu der zentralen Verarbeitungseinheit CPU als ein Fehler in dem Enddatensystem ausgesandt werden. Dieser Kreis erhält das »UND« eines Abtastbefehls, der von der zentralen Verarbeitungseinheit CPU nach einem Lesebefehl und dem Signal von dem Enddaten-Prüfkreis 21, dem Fehlerspur-Haltekreis 22 oder dem + 1-Addierkreis 24 gegeben wird und sendet dadurch ein Enddaten-Fehlersignal zu der zentralen Verarbeitungseinheit CPU über einen »ODER«- Kreis aus.

Fig. 4K zeigt einen Enddatenfehlersignal-Empfangskreis 26 der Fig. 4 A im einzelnen. Dieser Kreis stellt Fehlerdaten, wie eingestellte Fehlerdaten, ein, die vor dem Lesebefehl von der zentralen Verarbeitungseinheit CPU in dem Fehlerspurhaltekreis 22 und in dem Fehlerdaten-Haltekreis 23 ausgesandt worden sind. Die Fehlerspurdaten werden in dem Fehlerspur-Haltekreis 22 eingestellt und auch die eingestellten Fehlerdaten werden in dem Fehlerdaten-Haltekreis 23 eingestellt, indem Impulse gegeben werden, die ein Signal zu den »UND«-Kreisen Kl und Kl aussenden, bevor der Lesebefehl für das erneute Lesen ausgesandt wird.

Fig. 4Lzeigt einen alle »1 «-Überwachungskreis 27 der Fig. 4 A im einzelnen. Wenn »0«-Signale nicht von dem Datenregister 15 zugeführt werden, d. h. kein »O«-Signal in einer Spalte vorhanden ist, und wenn die Signale von dem Datenregister 15 nicht alle »1« sind und die Spur des Teiles, in dem das Signal nicht »1« ist, durch don Fehlerspurhaltekreis 22 gehalten wird, beachtet der alle »1«-Überwachungskreis 27 nicht die Fehlerspur und gibt Signale über den »ODER«-Kreis zu dem »UND«-Kreis und sendet diese Signale zu dem Nachlaufdiskriminierkreis 17 aus.

Als nächstes wird die Schaltung der Fi g. 4 A erläutert, wobei nur der Fluß der Signale durch die Schaltung hier als Teil der bereits oben beschriebenen Schaltung erklärt wird. Wenn ein Lesesignal von der zentralen Verarbeitungseinheit CPU gegeben wird, wird das Lesen gestartet, und die von dem Eingangsanschluß EIN 1 zugeführten Daten werden über den Impulsformkreis 11 den Schräglaufbeseitigungspuffcrkreis 12, das Leseregister 13, den Datenkorrigierkreis 14 und das Datenregister 15 gesandt und werden zu der zentralen Verarbeitungseinheit CPU von dem Ausgangsanschluß AUS 1 ausgesandt.

Nimmt man nun an, daß alle »1 «-Daten und alle »0«-Daten von dem Eingangsanschluß EIN 1 zugeführt worden sind und jeweils zu dem Datenregister 15 und dem Leseregister 13 gesandt worden sind, laufen diese Daten jeweils durch den alle »le-Überwachungskreis 27 und den alle »0«-Überwachungskreis 20 und werden zu dem Nachlauf-Diskriminierkreis 17 gegeben. Falls die Koinzidenz der Signale in dem Nachlauf-Diskriminierkreis 17 erhalten werden kann, werden die Signale zu dem Fehlerdaten-Haltekreis 23 ausgesandt. Jedoch werden keine eingestellten Fehlerdaten von der zentralen Verarbeitungseinheit CPU zu dem Fehlerdaten-Haltekreis 23 ausgesandt, da die derzeitige Lesung die erste Lesung ist, und deshalb werden die Signale sofort zu dem Nachlauf-Diskriminierkreis 17 gegeben. In dem Nachlauf-Diskriminierkreis 17 wird das »UND« in dem »UND«-Kreis CA erhalten und dann wird der Nachlauf-Auffindungs-Flip-Flop 18 eingestellt. Als Folge wird der Byte-Zähler 19 durch ein Signal betätigt, das für jedes Datum eines Bytes ausgesandt wird, das von dem Eingangsanschluß EIN 1 zugeführt wird und über den Schräglaufbeseitigungs-Pufferkreis 12 gesandt wird, und wenn eine bezeichnete Zahl von Bytes gezählt worden ist, wird durch den Enddaten-Prüfkreis 21 geprüft, ob alle »0«-Daten angekommen sind oder nicht, während die vorbestimmte Zahl von Bytes angekommen ist. Falls aufgefunden wird, daß andere Daten als die alle »0«-Signale angekommen sind, während die vorbezeichnete Zahl von Bytes angekommen ist, wird der Flip-Flop eingestellt und dieses Signal wird zu dem + 1-Addierkreis 24 und dem Enddatenfehiersignalerzeugungskreis 25 ausgesandt. Da die derzeitige Lesung die erste Lesung ist, werden keine Fehlerdateri durch den Fehlerdaten-Haltekreis 23 gehalten und deshalb wird »1« in dem -I- 1-Addierkreis 24 eingestellt. Andererseits werden dieses »1 «-Signal, das Enddatenfehlersignal und das Signal, das die durch den Ausfalldetektor aufgefundene Fehlerspur zeigt, von dem Enddatenfehlersignal-Erzeugungskreis 2f über den Ausgangsanschluß AUS 2 zu der zentraler Verarbeitungseinheit CPU ausgesandt. Die zentrale Verarbeitungseinheit CPU gibt, während sie das Signal empfängt, das die Auffindung der Magnetband einheit MTU anzeigt, einen Befehl zum erneuten Le sen ab. Vor der Ausführung dieses Befehls zurr erneuten Lesen wird das Enddatenfehlersignal vor der zentralen Verarbeitungseinheit CPU über der Eingangsanschluß EIN 2 zu dem Enddatenfehlersi gnal-Empfangskreis 26 ausgesandt. Die Fehlerspur daten werden von dem Enddatenfehlersignal-Emp fangskreis 26 zu dem Fehlerspur-Haltekreis 22 durcr das Enddatenfehlersignal ausgesandt und das Fehler datum »1« wird von dem Enddatenfehlersignal-Emp fangskreis 26 zu dem Fehlerdatenhaltekreis 23 durch das Enddatenfehlersignal ausgesandt.

Dann wird das erneute Lesen des Magnetbande! gestartet. Falls alle »1«-Dafen oder alle »0«-Dater in den gelesenen Daten vorhanden sind, unterscheide der Nachlauf-Diskriminierkreis 17 durch den Inhal des Fehlerspurhaltekreises 22 und des Fehlerdaten Haltekreises 23, ob die alle »1 «-Daten oder die alle »0«-Daten ein Nachlauf sind oder nicht. Die vorange hende Fehlerspur wird mit der deiv'Hoen Fehlerspui

20

verglichen, in der ein Ausfall in dem Fehlerspur-Haltekreis 22 aufgefunden worden ist, um zu unterscheiden, ob alle »1 «-Daten oder alle »O«-Daten identisch mit den gelesenen Daten in der ersten Lesung sind oder nicht. Falls aufgefunden worden ist, daß »1« in dem Fehlerdaten-Haltekreis 23 gehalten ist, werden alle »!«-Daten oder alle »O«-Daten nicht als Nachlauf, sondern als normale Daten betrachtet, und die nächsten Daten werden kontinuierlich gelesen. Falls aber alle »1«-Daten oder alle »O«-Daten wieder gelesen werden, wird wie in dem Falle der ersten Lesung unterschieden, ob die Daten ein Nachlauf sind oder nicht, und falls unterschieden ist, daß die Daten nicht ein Nachlauf sind, wird »1« zu dem Fehlerdatum »1« hinzugefügt, das von der zentralen Verarbeitungseinheit CPU zu dem Fehlerdatenhaltekreis 23 in dem

10

+ 1-Addierkreis 24 gegeben wird, um »2« beim erneuten Lesen zu erhalten, und das Enddaten-Fehlersignal von dem Enddaten-Prüfkreis 21 und die Fehlerspurdaten von dem Fehlerspurhaltekreis 22 werden von dem Ausgangsanschluß AUS 2 zu der zentralen Verarbeitungseinheit CPU ausgesandt. Dann wird das erneute Lesen wieder ausgeführt. Das erneute Lesen wird verschiedene Male wiederholt, bis der tatsächliche Nachlauf aufgefunden ist, wodurch die Möglichkeit ausgeschlossen wird, daß das Lesen auf dem Weg der Daten beendet wird. Mehr als 3 Fehlerdaten können nicht in dem + 1 -Addierkreis 24 und dem Fehlerdaten-Haltekreis 23 gehalten werden, jedoch ist es selbstverständlich, daß mehr Fehlerdaten durch Erhöhung der Zahl der Flip-Flops verarbeitet werden können.

Hierzu 8 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Schaltungsanordnung an einer Magnetbandeinheit zum Erkennen des einen Datenblock abgrenzenden Bandnachlaufs, der aus einer Folge von Bytes alle 1 und Bytes alle 0 besteht, gekennzeichnet durch eine zum Datenfluß parallele »O«-Byte-Erkennungseinrichtung (20) zum Erkennen eines Bytes, in dem alle Datenbits unter den gelesenen Daten »0« sind, und eine »1«- Byte-Erkennungseinrichtung (27) zum Auffinden eines Bytes, in dem alle Datenbits unter den gelesenen Daten »1* sind, durch eine den beiden Erkennungseinrichtungen nachgeschaltete Einrichtung (17,18) zur Beurteilung des Bandnachlaufs, die beim Auftreten je eines Signals aus den beiden Erkennungseinrichtungen diese Signale als vorläufige Nachlaufauffindungssignale beurteilt und dadurch eine Zeiteinstelleinrichtung (19) startet, die nach dem Start über eine vorgeschriebene Zeitperiode ein Ausgangssignal aussendet, und durch eine an die Zeiteinstelleinrichtung (19) und die »ü«-Byte-Erkennungseinrichtung (20) angeschaltete Prüfschaltung (21) zur Feststellung, ob während des Ankommens der Signale aus der Zeiteinstelleinrichtung ein »ü« Byte-Erkennungssignal ankommt, und die dann, wenn eines der Erkennungssignale kein »0«-Byte-Erkennungssignal ist, ein Nachlauffehlersignal erzeugt, um festzustellen, ob in den Lesedaten ein Signal enthalten ist, das den tatsächlichen oder falschen Nachlauf darstellt, und zwar in Abhängigkeit davon, ob ein Ausgangssignal der Prüfschaltung vorhanden ist.

2. Schaltungsanspruch nach Anspruch 1, gekennzeichnet durch eine Einrichtung (16) zum Auffinden des Ausfalls von vom Schräglauf nicht befreiten oder einer Wellenformung nicht unterworfenen Lesedaten, durch eine Einrichtung (22), die beim Auffinden des Ausfalls, einer Spur die von einer Steuervorrichtung {CPU, MTC) zurückgesandten Spurinformationen speichert und die Spur mit diesen Spurinformationen vergleicht, durch eine Einrichtung (25), die beim Auftreten des Nachlauf fehlersignals dieses Signal, die gespeicherten Spurinformationen, das Auffindungssignal der Spur, auf der ein Ausfall erneut auftritt, und den Inhalt einer »+ 1 «-Addiereinrichtung (24) zu der Steuervorrichtung aussendet, und durch Einrichtungen (22,23,26), die vor dem erneuten Lesen die von der Steuervorrichtung zurückgesandten Spunnformationen und Fehlerhäufigkeitsinformationen empfängt (26) bzw. hält (22,23), wobei die »+ !«-Addiereinrichtung (24) die Zahl in dem Fall hält, in dem zur zurückgesandten Fehlerhäufigkeit + 1 addiert wird.