DE2055999B2 - Elektronische rechenmaschine mit integrierten schaltkreisen - Google Patents
Elektronische rechenmaschine mit integrierten schaltkreisenInfo
- Publication number
- DE2055999B2 DE2055999B2 DE19702055999 DE2055999A DE2055999B2 DE 2055999 B2 DE2055999 B2 DE 2055999B2 DE 19702055999 DE19702055999 DE 19702055999 DE 2055999 A DE2055999 A DE 2055999A DE 2055999 B2 DE2055999 B2 DE 2055999B2
- Authority
- DE
- Germany
- Prior art keywords
- output
- circuit
- input
- circuits
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/22—Means for limiting or controlling the pin/gate ratio
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Logic Circuits (AREA)
- Optical Recording Or Reproduction (AREA)
Description
Rechenmaschine mit wenigstens zwei integrierten
Schaltkreisen, zwischen denen eine Vielzahl von Signalen zu übertragen ist, darin, daß die Signalübertragung
zwischen den Schaltkreisen über nur eine Leitung durch Zeitmultiplex-Auiteilung der Einzelsignalkanäle
unter Verwendung von den jeweiligen ScIi altkreisen zugeordneten Zeitmultiplexschaltern
erfolgt, die im Betrieb beide einen festgelegten Arbeitszyklus wiederholt durchlaufen, währenddem
ein Takt-Synchronisierungskanal einmal durchgeschaltet ist, daß einer der Multiplexschalter in jedem
Zyklus einen Synchronisationsimpuls über den Takt-Synchronisierungskanal abgibt, der bei aufeinanderfolgenden
Signal-Übertragungszyklen zwischen zwei logische Werte darstellenden Signalpegeln wechselt,
daß der andere Multiplexschalter eine Synchronisationsschaltung mit zwei Kontrollschaltkreisen aufweist,
die bei aufeinanderfolgendem Auftreten des im Pegel gleichbleibenden Synchronisationsimpulses des
anderen Multiplexschalters durch die im Pegel abwechselnden Synchronisationsimpulse des ersten Multiplexschalters
abwechselnd über ihren gemeinsamen Ausgang den Takteingang des anderen Multiplexschalters
während der vom ersten Multiplexschalter über den Takt-Synchronisierungskanal übertragenen
Synchronisationsimpulse so lange unterbrechen bzw. verzögern, bis der übertragene Synchronisationsimpuls
gleichzeitig mit dem Synchronisationsimpuls des anderen Multiplexschalters vorliegt und gleichen
logischen Signalpegcl aufweist, wie der Signalpegel des Steuereingangs der Kontrollschaltkreise.
Gemäß einer vorteilhaften Weiterbildung ist den Multiplexschaltern eine von einer Impulsquelle aus
mit Tastgeberimpulsen beaufschlagte, vorzugsweise als geschlossene Schleife oder als Schieberegister geschaltete
Zählschaltung zugeordnet, deren Ausgänge mit zugeordneten Eingängen von Schaltgattern so verbunden
sind, daß die Schaltgattcr nacheinander unter dem steuernden Einfluß der Taktgebersignale einschaltbar
sind. Den Schaltgattern sind vorteilhafterweise elektronische Schalter zugeordnet, über deren
Signal- oder Laststrecke die Signalleitungen mit der gemeinsamen Signaileitung verbindbar sind und deren
Steueranschlüsse je mit einem zugeordneten Ausgang der der Zählschaltung nachgeschalteten Schallgatter
verbunden sind, so daß beim Auftreten eines negativen Potentials am Steueranschluß ein Kurzschluß
zwischen den beiden Signalanschlüssen des jeweiligen Schalters vorhanden ist, während beim Anlegen eines
positiven Potentials die betreffende Signalleitung von der gemeinsamen Signalleitung getrennt ist.
Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in Unteransprüchen gekennzeichnet.
Nachfolgend wird ein Ausführungsbeispiel der Erfindung an Hand der Zeichnungen beschrieben.
F i g. 1 zeigt in einem Blockschema zwei integrierte
Schaltkreise, die in den zugehörigen Behältern angeordnet und miteinander durch drei einzelne Signalleitungen
verbunden sind, damit Impulse zwischen den integrierten Schallkreisen übertragen werden
können;
F i g. 2 zeigt einen Teil des Behälters und einen Teil des in Fig. 1 auf der linken Seite dargestellten
integrierten Schaltkreises, der mit der obersten einzelnen Leitung verbunden ist;
F i g. 3 zeigt einen Teil des Behälters und einen Teil des in F i g. 1 auf der rechten Se;te dargestellten
integrierten Schaltkreises, der mit der obersten einzelnen Leitung verbunden ist;
F i g. 4 veranschaulicht mehrere Arten von Impulsen,
die bei einer zweiten Ausführungsform einer erfindungsgemäiien
Rechenmaschine verwendet werden; F i g. 5 zeigt weitere Einzelheiten einiger der in
F i g. 4 dargestellten Impulse:
F i g. 6 ist eine schematische Darstellung eines Teils
der Schaltung der zweiten Ausführungsform einer
ίο Rechenmaschine gemäß der Erfindung;
F i g. 7 und 8 zeigen weitere Einzelheiten der Schaltung nach Fig. 6;
F i g. 9 zeigt in Form einer Tabelle die Folge von Signalen, die durch die Schaltungen nach Fig. 7
und 8 erzeugt werden.
In F i g. 1 erkennt man zwei Behälter 2 und 4, die z. B. als To 5-Transistorgehäuse den einen integrierten
Schaltkreis 6 bzw. den anderen inlegrierten Schaltkreis 8 enthalten. Jeder der integrierten Schaltkreise 6
und 8 umfaßt 18 Impulsleitungen, die Eingangs- oder Ausgangsleitungen bilden und in der Praxis innerhalb
der integrierten Schaltkreise angeordnet sind; diese Impulsleitungen sind in den Behältern 2 und 4 zu drei
Gruppen 10,12,14 bzw. 10', 12', 14' zu je sechs Leitungen
zusammengefaßt. Die einander entsprechenden Leitungsgruppen 10, 10', 12, 12' und 14, 14' sind
mit im folgenden näher beschriebenen Sätzen von Gattern 11, 11'. 13. 13' und 15, IS' verbunden, und
die Leitungsgruppen 10 und 10' bzw. 12 und 12' bzw.
14 und 14' sind durch Signalleitungen 16. 18 und 20 miteinander verbunden. Die Zahl der Eingänge ist
bei einer Gruppe von Leitungen gleich der Zahl der Ausgänge der Gruppe von Leitungen am anderen
Ende der einzelnen Signalleitungen und umgekehrt.
Tn dem Behälter 2 befindet sich ein erster Zeitmuiüplex-Schalter
22 mit einer Eingangsleitung 24, die zur Einspeisung von Oszillatorimpulsen GD an
den Ausgang eines Oszillators 26 angeschlossen ist (F i g. 2). Der erste Zeitmultiplexschalter 22 weist
acht Ausgangsleitungen 27 und einen Synchronisationsausgang 27a auf. Sechs der Ausgangsleitungen
27 sind auf eine noch zu erläuternde Weise mit den Leitungen der Lcirungsgruppcn 10, 12 und 14 verbunden.
Die siebte Ausgangsleitung des ersten Zeitmultiplexschalters 22 ist als siebte Impulsleitung mit
den Gattern 11 verbunden, und die achte Ausgangslcitung
des ersten Zeitmultiplexschalters 22 ist als achte Impulsleitung an die Gatter 11 und als siebte
Impulsleifung an die Gatter 13 und 15 angeschlossen.
Die erwähnten sechs Ausgangsleitungen des ersten Zeitmultiplexschalters 22 sind mit den zugehörigen
Steuerelektroden oder -anschlüssen von Schaltern in Form von Metalloxyd-Silicium-Schalttransistoren
verbunden, die in der Praxis Bestandteile der betreffenden integrierten Schaltkreise bilden und Leitfähigkeitselektroden
oder Anschlüsse aufweisen, welche mit den zugehörigen Eingangs-Ausgangs-Impulsleitungen
der Leitungsgruppen 10. 12 und 14 in Reiht geschaltet sind. Alle sechs Ausgangsleitungen dei
ersten Zeitmulliplexschalters 22 sind an die Steuer elektroden des Schalttransistors einer der Impulslei
tungen jeder der Leitungsgruppen 10. 12 und 14 an geschlossen. Die Verbindungen zwischen den Aus
gangsleitungcn des ersten Zeilmultiplexschailcrs 2'.
und den Eingangs-Ausgangs-Impulsleitungen der Lei tungsgruppen 10, 12 und 14 werden im folgendei
näher beschrieben.
Auf ähnliche Weise ist in dem Behälter 4 ein zwei
kr Zeilmulliplevschalter 28 angeordnet, der eine Eingtmgsleitung
30 aufweist, die zur l'.inspeisung von
Oszülatorimpulscn GD mit dem Ausgang des
Oszillators 26 verbunden ist. Dieser zweite Zeitmulliplexschalter 28 umfaßt sieben Ausgangsleitungen 27':
stchs ui«-ser Ausgangslcituniien sind mit den zugehörigen
I.-Jngangs-Ausgangs-linpulsleitungen veibunden
die ihrerseits auf ähnliche Weise an den integrierten Schaltkreis 8 angeschlossen sind wie die erwähnten
sechs Ausgangsleitungen des eisten Zeitmultiplexschalters 22. Die siebte Ausgangsleitung 27'
des zweiten Zeitmultiplexschaltcr: 28 isi uis siebte
Impulsleitung mit den Leitungsgruppen 10', 12' und 14' sowie mit den Gattersätzen 11', 13' und 15' verbunden.
Eine Ausgangsleitung 27 a' des zweiten Zeitnvuitip!e\schaiiers
28 ist als achte Leitung mit deip. Gattersatz 11' verbunden. Die Ausgangsleitung 27a'
bildet zur Übermittlung der Synchronisationsimpulse einen Eingang des zweiten Zeitmultiplexschalters 28.
Die Verbindung zwischen den Ausgangs- und Einganesleitungen des zweiten Zeitmultiplexschalters
und den Eingangs-Ausgangs-lmpulsleitungen der Leitungsgruppen 10', 12' und 14' werden weiter unten
näher beschrieben.
F i g. 2 zeigt den ersten Zeitmultiplcxschaher 22.
einen Teil des integrierten Schaltkreises 6, die Leitungsgruppe 10 und die Gatter 11. die mit der Signalleitung
16 verbunden sind. Der erste ZeilmuUiplexschalter
22 umfaßt mehrere NOR-Gatter, die bei den Eingangssignalen A und B das Ausgangssignal C liefern,
das in der folgenden Tabelle dargestellt ist, in der die logische 1 dem Wert - Vc und die logische 0
dem Wert 4- Ve entspricht.
Tabelle 1 (NOR)
A | β | C |
0 | 0 | 1 |
1 | 0 | 0 |
0 | 1 | 0 |
1 | 1 | η |
Bemerkung: Wenn nur das Eingangssignal A auftritt, ist das Signal in dem
nicht angeschlossenen Eingang B stets einem Eingangssignal ß = 0 gleichwertig.
d.h.. die SiOR-Galtcrschaltung mit mir
einem Eingang arbeitet als Inverter oder Umkehrstufe.
Der erste ZeitmultiplexschaHer 22 umfaßt ferner
mehrere NAND-Gatter, die bei den Eingangssignalen A und B das Ausgangssignal C liefern, das in der
folgenden Tabelle 2 dargestellt ist. Dabei entspricht die" logische 1 wie zuvor einem negativen und die
logische 0 einem positiven Wert.
Tabelle 2 (NAND)
A | B | Γ |
0 | 0 | 1 |
0 | 1 | 1 |
1 | 0 | 1 |
1 | 1 | 0 |
In dem ersten Zeitmultiplexschalter 22 werden die Oszillatorimpulse GD als Rechtecksignale über die
Leitung 24 übertragen, so daß man ein direktes Ausgangssignal Φ\ und über das NOR-Gatter 50 ein
invertiertes Ausgangssigna] Φ2 erhält. Diese beiden Ausgangssignale werden den Steuerelektroden von
vier Mctalloxyd-Silicium-Schalitransistorcn 51 bis 54 zugeführt, deren Leiilahigkeilselektmden mit f"n!'
NÖR-Gattern 55 bis 59 in Reihe geschaltet sind, um einen Zähler oder ein Register in Form einer geschlossenen
Schleife /u bilden. Die betreuenden Aus-"MP!;---',ignale
der vier NOR-Gatter 56 bis 5? werden den zugehörigen NOR-Gattern 60 bis 63 zugeführt,
welche die Ausgangssignale A, A bzw. B. B bzw. C, C bzw. D, D liefern. Die Meialloxyd-Silicium-Schalttransistoren
51 bis 54 sind dadurch gekcnnzeichnet, daß beim Anlegen einer negativen Spannung
an eine Steuerelektrode ein Kurzschluß zwischen den Leitfähigkeitselektrodcn hervorgerufen
wird, während beim Anlegen einer positiven Spannung an eine Steuerelektrode der Schaller geöffnet.
d. h. die Durchschaltung unterbrochen wird.
Somit führt das nacheinander erfolgende Zuführen der Ausgangssignale ΦΊ und Ψ2 zu der als geschlossene
Schleife ausgebildeten Zählschaltung, die durch die Metalloxyd-Silicium-SchalUransistoren 51 bis 54
und die NOR-Gatter 55 bis 59 gebildet ist. zu der folgenden als Tabelle 3 bezeichneten Wcrtetabelle für
die Ausgangssignale an den Ausgängen A, B, C und D. (Die mit »Schlitz« und »Decodieren« bezeichneten
Ausgangssignalc werden weiter uric π erläutert.)
Φ 2 | A | Tabelle | C | 3 | Schlitz | Deco dieren |
D | |
Φ 1 | 1 | O | Γ, | O | D | 8 | Ά | B |
O | ϋ | 1 | 1 | O | 1 | ι | A | Γ |
1 | 1 | 1 | 1 | O | 1 | 2 | Έ | D |
O | O | 1 | O | 1 | 1 | 3 | C | Ό |
1 | 1 | 1 | η | 1 | 1 | 4 | A | Ä |
η | O | O | 0 | 1 | O | 5 | Ή | C |
1 | 1 | O | 0 | 1 | O | 6 | P | Ό |
O | O | O | 1 | O | O | 7 | Γ | D |
1 | 1 | O | 1 | O | O | S | Ά | |
O | 1 | 1 | ||||||
Wenn gemäß der ersten Zeile der Werietabclle die rVIctallosyd-Siiicium-Scha'ittrarsr.istoren 51 und 53. die
an den Ausgang Φ1 angeschlossen sind, den Stromkreis
unterbrochen haben, sind die MOS-FET 52 und 54, die an den Ausgang
</>2 angeschlossen sind, kurzgeschlossen. Wenn das Ausgangssignal D gleich 1 ist.
ist das Ausgangssignal C gleich 0. Nimmt man für den Augenblick an. daß B gleich 1 ist. so in A gleich 0:
hierbei handelt es sich um die Ausgangsbedingungen. Die aufeinanderfolgenden Betätigungen der Ausgänge
Φ1 und Φ 2 veranlassen die Ausgangssignale A
B. C und D. sich entsprechend der Wcrtetabelle zi:
verhalten und nach acht Änderungen in ihren Aus· gangszustand zurückzukehren. Diese acht Änderungen
der Ausgangssignale wiederholen sich in regel mäßiger Folge und werden gemäß der Wertetabell«
als Schlitze 1 bis 8 bezeichnet. Die in der Wertetabelli mit »Decodieren« bezeichnete Spalte gibt die Aus
gangssignale an. welche die »Schlitze« identifizieren und diese Ausgangssignale werden den Paaren voi
NAND- und NOR-Gattern 70 und 71. 72 und 73. 7- und 75. 76 und 77, 78 und 79. 80 und 81. 82 und 8.
sowie 84 und 85 zugeführt, die mit den »Schlitz« Ausgangsleitungen verbunden sind, welche mit
bis 8 bezeichnet sind. Die Schlitzausgangsleitungen bis 3 und 5 bis 8 sind mit den zugehörigen Steuei
elektroden der Metalloxyd-Silicium-Schalttransistore
209 537/43
90 bis 96 verbunden, die an entsprechende Eingangs-Ausgangs-Impulsleitungen
I bis 3 bzw. 5 bis 7 und eine Synchronisationsleitung angeschlossen sind. Die Ausgangsleiumgen 1 bis 3 und die Synchronisationsleitung
sind gemeinsam mit dem Eingang eines NOR-Gaitcrs 97 verbunden, das über einen Metalloxyd-Silicium-Sclialttransislor
98 an eine gemeinsame Verbindung der Signalleilung 16 angeschlossen ist. Der
Eingang des NOR-Gatters 97 ist ferner mit einer der Leitfähigkeitselektroden eines Paares von Metalloxyd-Silicium-Schalttransistoren
99 und 100 verbunden, deren andere Leitfähigkeitselektroden mit einer negativen Spannung — Vdd gespeist werden und
deren Steuerelektroden mit der Schlitzausgangsleitung 8 bzw. der Schlitzausgangsleitung 4 verbunden
sind. Die drei Eingangsimpulsleitungen 5, 6 und 7 sind mit dem Ausgang einer NOR-Galiei schaltung 101
verbunden, deren Eingang an die gemeinsame Verbindung zu der einzelnen Leitung 16 angeschlossen
ist.
Der Ausgang der NAND-Gatterschaltung 84 der Schlitzausgangsleitung 8 ist mit einem Eingang einer
NOR-Gatterschaltung 106 verbunden, deren Ausgang ir, Fig. 2 mit »SYNCH.« bezeichnet ist. Dieser Synchronisationsausgang
ist mit einer der Leitfähigkeitselektroden des MOS-FET 96 verbunden, der durch die Schlitzausgangsleitung 8 gesteuert wird. Der
andere Eingang des NOR-Gatters 106 ist an den Ausgang einer durch 2 teilenden bistabilen Stufe 108 angeschlossen,
deren Eingang mit dem Ausgang B der NOR-Gatterschaltung 61 verbunden ist. Bei der soeben
beschriebenen Schaltung handelt es sich um eine Synchronisationsschaliung zum Erzeugen eines Syncnronimpulsc-s,
der immer dann erzeugt wird, wenn der Schlitzausgangsleitung 8 ein Signal zugeführt
wird. Di: aufeinanderfolgenden Synchronimpulse wechseln zwischen einer positiven Größe (logische 0)
und einer negativen Größe (logische 1), wenn der Schlitz 8 auf eine noch zu erläuternde Weise nacheinander
erregt wird. Der Synchronimpuls wird durch die Signalleitung 16 übermittelt, um zu gewährleisten,
daß die Schlitzausgangsleitungen 1 bis 8 des ersten Zeitmultiplexschaltcrs 22 und des zweiten Zeitmultiplexschalters
28 auf eine noch zu erläuternde Weise synchron betätigt werden.
F i g. 3 zeigt den zweiten Zcitmultiplexschaltcr 28.
einen Teil des integrierten Schaltkreises 8. den Satz von Leitungen TO' und den Satz von Gattern 11'. die
mit der einzigen Leitung 16 verbunden sind. Die in F i g. 3 gezeigten Schaltungselemente, die den in
F i g. 2 dargestellten Schaltungselementen entsprechen, sind jeweils mit gleichen Bezugszahlen,
jedoch unier Beifügung eines Kennstrichs, bezeichnet.
Die in F i g. 3 dargestellten Schaltungen stimmen mit Ausnahme von zwei Unterschieden mit den Schaltungen
nach Fig. 2 überein. Der erste Unterschied
besteht darin, daß die Tmpulsleitungen 1. 2 und 3 in F i g. 2 Ausgangsleitungen und in F i g. 3 Eincangsleitungen
sind, während die Tmpulsleitungen 5. 6 und 7 in Fi g. 2 Eingangsleitungen und in Fig. 3
Ausgangsleitungcn sind. Der zweite Unterschied besteht darin, daß eine Synchronisationsschaltung vorgesehen
ist, die zwischen dem Eingang des NOR-Gatters 10Γ und dem Eingang des NOR-Gatters 55' angeschlossen
ist und dazu dient, die Schlitzausgangsleitungen 1 bis 8 des ersten Zeitmultiplexschalters 22
und des zweiten Zeitmultiplexschalters 28 zu synchronisieren.
Die Synchronisationsschaltung umfaßt ein NAND-Gatter 120 mit zwei Eingängen und ein NOR-Gatter
121 mit zwei Eingangen, bei denen jeweils ein Eingang
mit dem Eingang des NOR-Gatters 10Γ verbunden
ist. Das NOR-Gatter 121 ist mit einem NOR-Gatter 123 verbunden. Ein Ausgang einer durch 2
teilenden bistabilen Stufe 124 ist mit den anderen Eingängen des NAND-Gatte-s 120 und des NOR-Gatters
121 verbunden, und ein Eingang ist an den
ίο Ausgangß des NOR-Gatters 61' angeschlossen. Die
Ausgänge des NAND-Gatters 120 und des NOR-Gatters 123 sind miteinander verbunden und bilden
einen gemeinsamen Ausgang der Synchronisationsschaltung, die über die Leitfahigkeitsverbindung
eines Metalloxyd-Silicium-Schalttransistors 126 an einen Eingang des NOR-Gatters 55' angeschlossen
ist. Die Steuerelektrode des Schalttransistors 126 ist
mit dem NOR-Gatter 85' verbunden, das an die Schlitzausgangsleitung 8 angeschlossen ist.
Die beschriebene Synchronisationsschaltung arbeitet wie folgt:
Wenn die Oszillatorimpulse GD des Oszillators 26 dem ersten Zeitmultiplexschalter 22 zugeführt werden,
werden die Schlitzausgangsleitungen 1. 2, 3, 5. 6 und 7 während der entsprechenden Schlitzzeiten in
der Reihenfolge angeschaltet, die weiter oben in der Wertetabelle (Tabelle 3) angegeben ist. so daß die
Impulsleitungen 1, 2, 3, 5, 6 und 7 der Leitungsgruppen 10,12 und 14 mit den Signalleitungen 16,^8 und
20 verbunden werden (Fig. 1). Die Schlitzausgangsleitung
4 wird in einem dem Schlitz 4 entsprechenden Zeitpunkt am richtigen Platz innerhalb der Reihenfolge
angeschaltet, um eine negative Spannung an die Steuerelektrode des Schalttransistors 100 anzulegen.
Hierdurch wird der Schalttransistor 100 gesperrt, um die negative Spannung Vdd an die Ausgangsimpulsleitungen
1. 2 und 3 anzulegen und zu gewährleisten, daß alle etwa noch verbliebenen Daten, die
über diese Impulsleitungen von dem integrierten Schaltkreis aus übermittelt wurden, solange die Impulsleitung
3 im Schlitzzcitpunkt 3 eingeschaltet wird, die Informationen nicht stören, welche nun auf den
Eingangsimpulsleitungen 5. 6 und 7 erscheinen. Die Ausgangsleitung 8 wird im Schlitzzcitpunkt 8 eingeschaltet,
um die Schalttransistoren 96 und 99 in ihren Kurzschlußzustand zu bringen. Das Ausgangssignal
des NAND-Gatters 84. das gleich der logischen 0 in den Schlitzzeitpunkten 8 ist. ist ein Eingangssignal für
das NOR-Gatter 106. Das andere Eingangssignal für das NOR-Gatter 106 wird dem Ausgang einer durch 2
teilenden bistabilen Stufe 108 entnommen, und diesem
Ausgangssignal wechselt gemäß der weiter oben angegebenen Wcrtetabelle zwischen der logischen 0
und der logischen 1, wenn die Schlitzausgangsleitung8
nacheinander eingeschaltet wird. Das Ausgangssignal des NOR-Gatters 106. bei dem es sich
um das Synchronimpuls-Ausgangssignal handelt, wechselt somit in der weiter oben beschriebenen
Weise. Diese alternierenden Synchronimpulse werden über den Schalttransistor 96 dem NOR-Gatter 97 zugeführt.
Das Eingangssignal des NOR-Gatters 97 wird annähernd auf das Potential - Vdd. d. h. eine
logische 1 gesetzt, da sich der Schaittransistor 100
im leitfähigen Zustand befindet: jedoch bestimmt die Spannung des Synchronimpuls-Ausgangssignals des
NOR-Gatters 106 den tatsächlichen Spannungspegel am Eingang des NOR-Gatters 97. Wenn der Synchronimpuls
einer logischen 1 entspricht, während
das Hingangssignal des NOR-Gatters 97 eine logische 1 ist. und wenn der Synchroninipuls einer logischen U
entspricht, nimmt das Eingangssignal des NOR-Gatters 97 den logischen Wert 0 an, und zwar trotz der
Wirkung des einer logischen ! entsprechenden Signals des Schalltransistors 100. Die alternierenden SynelTonimpulse.
die dem Eingang des NOR-Gatters 97 zugeführt werden, gelangen über das NOR-Gatter 97
und den Schalttransistor 98 auf die Signalleilung 16, wobei beide bewirken, daß die Synchronimpulse
invertiert werden.
Die Reihe von zwischen der logischen 0 und der logischen 1 wechselnden Synchronimpulse wird über
die Signalleitung 16 weitergeleitet und den Eingängen des NOR-Gatters 101', des NOR-Gatters 121, dem
NAND-Gatter 120 und dem Schalttransistor 98' zugeführt. Die Wirkungsweise bei mangelndem Gleichlauf
zwischen den Synchronimpulsen des ersten Zeitmultiplexschalters 22 und den Signalen, die auf der
dem Schlitz 8 zugeordneten Ausgangsleitung des zweiten Zeitmultiplexschalters 28 erscheinen, auf die
Wirkungsweise der NOR-Gatter 97, 97'. 101 und 10Γ
sowie die Schalttransistoren 98 und 98' ist kompliziert. Da außerdem die übrigen Schaltkreise in ihrer
Wirkungsweise nicht beschrieben zu werden brauchen. um den Synchronisationsvorgang verständlich
zu machen, wird aus diesem Grund im folgenden nur die Wirkung des Gleichlaufimpiilses auf das NAND-Gatter
120 "und die NOR-Gatter 121 und 123 beschrieben. Dem NAND-Gatter 120 und den NOR-Gattern
121 und 123 werden miteinander abwechselnde Synchronsignale entsprechend einer logischen
0 bzw. einer logischen 1 über einen ihrer Eingänge zugeführt, während ihren zweiten Eingängen eine
logische 0 bzw. eine logische 1 über die durch 2 teilende bistabile Stufe 124 zugeführt wird. Die resultierenden
Werte für die Eingangssignale des NAND-Gatters 120 und des NOR-Gatters 121 sowie des gemeinsamen
Ausgangssignals des NAND-Gatters 120 und des NOR-Gatters 123, das am Ausgang der Synchronisationsschaltung
erscheint, sind in der nachstehenden Tabelle 4 angegeben.
Svnchron- | Durch 2 teilende hislahile Stufe |
NAND-Gatter | NOR-Gatter | NOR-Gatter | Gemeinsamer |
impuls | Ausgangssignal | 120 | 121 | 123 | Ausgang |
0 | 0 | 1 | 1 | 0 | 0 |
0 | 1 | 1 | 0 | 1 | 1 |
1 | 0 | 1 | 0 | 1 | 1 |
1 | 1 | 0 | 0 | 1 | 0 |
Wegen der Belastung der Gatter 120 und 123 hat das gleichzeitige Erscheinen einer logischen 1 und
einer logischen 0 an dem gemeinsamen Ausgang die Wirkung, daß das gemeinsame Ausgangssignal die
Form einer logischen 0 annimmt. Somit ist das gemeinsame Ausgangssignal eine logische 0. wenn die
Eingangssignale für das NAND-Gatter 120 und das NOR-Gatter 121 alle gleich sind, und das gemeinsame
Ausgangssignal ist eine logische 1. wenn sich die Eingangssignale unterscheiden.
Beim' anfänglichen Einschalten der Schaltung werden die Schlitzausgangsleitungen des ersten Zeitmultiplexschalters
22 und des zweiten Zeitmultiplexschalters 28 in einer regellosen Beziehung eingeschaltet.
Der erste Zeitmultiplexschalter 22 arbeitet im Freilauf, und daher läßt er einen Synchronimpuls in
der Signalleitung 16 jedesmal dann erscheinen, wenn die Schlitzausgangsleitung 8 eingeschaltet wird, wie es
weiter oben beschrieben wurde. Die Schlitzausgangsleitungen des zweiten Zeitmultiplexschalters 28 werden
durch den Hauptoszillator 26 nacheinander ein- «eschaltet. bis die Schlitzausgangsleitung 8 eingeschaltet
ist. woraufhin die Steuerelektrode des Schalttransistors 126 zuläßt, daß das Signal, das an dem
gemeinsamen Ausgang, d. h. dem Ausgangsanschluß der Synchronisationsschaltung erscheint, zu einem
Eingang des NOR-Gatters 55' weitergeleitet wird. Wenn am Ausgang der Synchronisationsschaltung ein
einer logischen 1 entsprechendes Signal erscheint, wird dieses Ausgangssignal dem Eingang des NOR-Gatters
55' zugeführt. Das Ausgangssignal des NOR-Gatters 55' bleibt dann auf dem Wert einer logischen
0. ohne Rücksicht darauf, ob dem anderen Einsang des NOR-Gatters 55' eine logische 1 oder
eine logische 0 zugeführt wird. Mit anderen Worten: Wenn eine logische 1 am Ausgang der Synchronisationsschaltung
erscheint, wird eine Betätigung des NOR-Gatters 55' unmöglich, so daß die Zählschaltung
des zweiten Zeitmultiplexschalters 28 in dem Zustand verbleibt, bei dem die Schlitzausgangsleitung
8 eingeschaltet ist. Wenn ein Signal entsprechend einer logischen 0 am Ausgang der Synchronisationsschaltung erscheint, schaltet die Zählschaltung die
Schlitzausgangsleiuing 1 entsprechend der Tabelle 3
ein. usw.. bis erneut die Schlitzausgangsleitung 8 und der Schalttransistor 126 eingeschaltet werden. Wenn
das Ausgangssignal der Synchronisationsschaltung eine logische 1 ist. wartet die Zählschaltung des zweiten
Zeitmultiplexschalters 28 erneut, bis an diesem Ausgang eine logische 0 erscheint. Nach einigen
wenigen Arbeitsspielen der Zählschaltungen des ersten Zeitmultiplexschalters und des zweiten Zeitmultiplexschalters
erreichen beide den Gleichlaufzustand, bei dem die Schlitzausgangsleitung 8 des zweiten
Zeitmultiplexschalters 28 gleichzeitig eingeschaltet wird, wenn am Ausgang der Synchronisationsschaltung eine logische 0 erscheint, und die Tätigkeit
der Zählschaltung des zweiten Zeitmultiplexschalters 28 wird durch die Synchronisationsschaltung
nicht mehr blockiert.
Die Schalttransistorcn 98'. 99' und 100' sowie das NOR-Gatter 97' des zweiten Zeitmultiplexschalters
28 werden durch die Schlitzausgangsleitungen 4 oder 8 ebenso betätigt wie weiter oben bezüglich der
Schalttransistoren 9βΤ 99 und 100 sowie des NOR-Gatters
97 des ersten Zeitmultiplexschalters beschrieben.
Die vorstehend beschriebenen Schaltungen arbeiten
13 14
so, daß die Eingangs- oder Ausgangsimpulsleitungen, solcher Dekadenzähler kann gemäß der britischen
die an die entsprechenden Schlitzausgangsleitungen Patentschrift 1 130 011 aufgebaut sein. Jeder Impuls
des ersten Zeitmultiplexschalters 22 und des zweiten /J9 dient dazu, einen in Fig. 4,/ dargestellten Neu-
Zeitmultiplexschalters 28 angeschlossen sind, dann, nerimpuls zu erzeugen, der seinerseits einer nicht dar-
wenn der Gleichlauf eingetreten ist, nacheinander und 5 gestellten, bis 10 weiterzählenden Schaltung zuge-
kontinuierlich eingeschaltet werden, um Signale führt wird, die eine weitere Reihe von Impulsen Tl,
zwischen den integrierten Schaltkreisen 6 und 8 über T2, Γ3 usw. bis Γ10 aussendet, wie es in Fig. 4 bei
die Signalleitungen 16, 18 und 20 zu übermitteln. g, Ii und / gezeigt ist, wobei die zeitliche Länge jedes
Zwischen den integrierten Schaltkreisen kann eine der Impulse Tl bis TlO der gesamten Länge von
einzige Signalleitung vorgesehen sein, oder es kön- 10 zehn Impulsen GD entspricht.
nen gegebenenfalls auch mehrere Signalleitungen ver- Gemäß der Erfindung wird eine Impulsreihe verwendet
werden. wendet, bei welcher der positive Teil jedes Impulses
Ferner ist es möglich, zwei oder mehr integrierte GD ebenso wie die Impulse PO bis P9 in mehrere
Schaltkreise mit Hilfe einer Signalleitung zu ver- —beispielsweise sieben — Impulse GDi unterteilt ist,
binden. 15 wie es in Fig. 4 bei α gezeigt ist. Die Impulse GD
Die Zahl der Eingangs- oder Ausgangsimpulslei- und GDi sind in F i g. 5 bei α und b vergrößert dar-
tungen, die mit einem gemeinsamen Anschluß einer gestellt.
Signalleilung verbunden sein können, kann zwei oder Bei einer Rechenmaschine, bei der die Erfindung
mehr betragen, angewendet wird, kann es sich um eine Rechenma-
Dic gesamte in den Behältern 2 und/oder 4 vor- 20 schine handeln, die mehrere wie erwähntauch als Chip
gesehene Schaltung kann in Form eines einzigen inte- bezeichnete integrierte Schaltkreise autvveist. Diese
grierten Schaltkreises beliebiger Bauart ausgebildet Chips weisen mehrere Materialschichten auf, die
sein. nacheinander und entsprechend einem vorbestimmten
Der Hauptvorteil der Erfindung besieht darin, daß iMuster aufgebaut sind und eine elektrische Schalein
Synchronsignal zwischen zwei integrierten 25 tung bilden. F.ine solche Schaltung kann z. B. Kon-Schaltkreisen
in der gleichen Richtung übertragen dcnsatoren, Transistoren u. dgl. enthalten. Wenn
werden kann, in welcher die übrigen Signale zwischen Verbindungen zwischen einem Chip und einem
den beiden integrierten Schaltkreisen weitergeleitet anderen Chip innerhalb der Schaltungen der Rechenwerden.
Da die bei den integrierten Schaltkreisen ver- maschine hergestellt werden sollen, ist es erforderlich,
wendeten Gatter nur in einen Zustand gebracht wer- 30 Anschlußdrähte vorzusehen, über die Signale von
den können, der einer logischen 0 oder einer lo- einem Chip zum anderen weiterleitbar sind, wobei
gischen 1 entspricht, und da es der Synchronisations- diese Signale die Form von Impulsen haben, die
schaltung des zweiten Zeitmultiplexschalters 28 mög- einem binär verschlüsselten Signal entsprechen,
lieh sein muß, das Synchronsignal ohne weiteres zu Solche binären Signale sind aus Zeichen oder Maridentifizieren,
wird das Synchronsignal als zwischen 35 kierungen bzw. Zwischenräumen zusammengesetzt,
einer logischen 0 und einer logischen 1 wechselndes die einem Stromfluß bzw. dem NichtVorhandensein
Signal erzeugt, wenn die Schlitzausgangsleitung8 des eines Stroms entsprechen. In Fig. 6 sind schematisch
ersten Zeitmultiplexschalters 22 mehrmals nachein- ein erstes Chip 130 und ein zweites Chip 132 dargeander
eingeschaltet wird. Die Gefahr, daß der zweite stellt, die durch eine Verbindungsleitung 133 verbun-Zeitmultiplexschalter
28 mit Datenimpulsen syn- 40 den sind. Jedes der Chips 130 und 132 umfaßt eine
chronisierl wird statt mit den Synchronimpulsen, die Zeiiimpuls-Unterteilungs- oder Multiplexschaltung,
von dem ersten Zeitmultiplexschalter 22 ausgehen, die bei 134 bzw. 135 schematisch dargestellt ist. Wenn
wird dadurch vermieden, daß als Synchronimpulse man annimmt, daß das Chip 130 eine Sendeschaltung
Impulse verwendet werden, die abwechselnd einer und das Chip 132 eine Empfangsschaltung bildet, sind
logischen 0 und einer logischen 1 entsprechen, den" 45 mehrere Signalleitungen 51 bis 56 vorhanden, die
eine solche alternierende Folge von Signalen wird zusammen mit einer Taktimpulsleitung Γ eine Verniemals
durch irgendeine andere Datenimpulsquclle bindung zu der Zeit-Multiplexschallung 134 herstelerzeugt.
len und die gemeinsam über die Verbindungsleilung
Da der Synchronimpuls leicht identifiziert werden 133 an die Zeit-Multiplexschaltung 135 angeschlossen
kann, wird es möglich, eine Anordnung zu schaffen, 50 sind, die dem Chip 132 zugeordnet ist. Auf eine noch
bei der Signale in beiden Richtungen über die Signal- zu erläuternde Weise ist dafür gesorgt, daß die Zeit-
lcitungen übertragen werden können. Hieraus er- aufteiiungs- oder Multiplexschaltungen 134 und 135
geben sich wichtige Vorteile beim Auslegen prak- im Gleichlauf arbeiten. Ferner ist dafür gesorgt, daß
tischer Schaltungen, bei denen mehrere integrierte die als Sender wirkende Multiplexschaltung 134 alle
Schaltkreise mit Metalloxyd-Silicium-Schalttran- 55 Signalleitungen 51 bis 56 nacheinander adressiert, so
sistoren verwendet werden und bei denen mit einer daß eine Wiedergabe jedes Signals nacheinander über
großen Zahl von Signalen gearbeitet wird. die Leitung 133 der Mulfiplevschnltiin« 135 7iiccfiihrt
In 1·'ΐμ. 4 ist ein ersier Impuls GD dargestellt, hei wird, welehe ihrerseits dazu dient, die empUmgenc
«.'em es sieh um einen Zeit- oiler Taktuebenmpiils Wiedergabe oiler DarMelluiiü der Signale an clic
handelt, wie er bei Rechenmaschinen verwendet wird. 60 Schaltungen weiterzuleben, welche diese ;;ig'i::l :
Line solche Rechenmaschine kann z.B. dem Gegen- empfangen sollen. Diese Schaltungen sind in F i g. ^
stand iler britischen Patentschrift 1042 785 ent- bezüglich lies zweiten Chips 132 durch die Leitungen
sprechen. Bei einer solchen Rechenmaschine wird ein 5 1 bis 5 6 repräsentier;. F.ine TakigebersciKikimg ;
Taktgeberimpuls Gl) (Fi μ. 4, h) einem Dekaden- gewährleistet, daß die MulliplexsehalHmg 13-1 im
zähler zugeführt, der jeweils einen der Impulse/'!), 65 Gleichtakt mit der Mu'tiplcxscha'ning 135 arbeitet.
/Ί usw. bis P9 abgibt, wie es in F i g. 4 bei c. el In F i μ. 7 ist die Sende-Zeitimpiils-Unierlciiung·.-
und c gezeigt ist, wobei jeder Impuls die gleiche zeit- oder Synchronisationsschaltung dargestellt. Man er-
liehe Länge hat wie ein einzelner Impuls Gl). Ein kennt in F i g. 7 ein dynamisches Register bzw. einen
to
Zähler 140, der sieben Zählstufen 141 bis 147 umfaßt.
Diesen sieben Stufen des Registers 140 wird ein Satz von sieben GD/-Impulser, einer Reihe von GD-Impulsen
zugeführt, dessen einzelne GD-Impulse in eine Reihe von GD/-Impulsen unterteilt sind, wie es
in Fig. 4 bei α und b sowie in Fig. 5 bei α und b
gezeigt ist. Diese Impulse werden durch einen Impulsgenerator 148 erzeugt. Die GDMmpulse des Generators
148 werden auf den Schiebeeingang des Registers 140 gegeben, um zu bewirken, daß eine Reihe
von sieben GDMmpulsen den Stufen des Registers 140 zugeführt wird, so daß die Ausgangssignale der
Stufen 141 bis 147 des Registers 140 über die zugehörigen
Ausgangsleilungen 151 bis 157 sowie die Leitungen 161 bis 166 weitergeleitet werden können,
welch letztere an die Leitungen 151 bis 156 angeschlossen sind. Die Leitungen 151 bis 157 sind mit
einem Eingang von jeweils zwei Eingänge aufweisenden logischen UND-Gattern 171 bis 177 verbunden.
Die UND-Gatter 171 bis 177 haben Ausgangsleitungen 181 bis 187, die jeweils zu einem Eingang eines
sieben Eingänge aufweisenden logischen ODER-Gatters 188 führen, dessen Ausgang an die Leitung
133 angeschlossen ist. Die Leitungen 161 bis 166 sind mit den zugehörigen Eingängen eines sechs Eingänge
aufweisenden NOR-Gatters 170 verbunden, dessen Ausgangsleitung 172 an den Eingang des Registers
140 angeschlossen ist. Die Wirkungsweise des NOR-Gatters 170 ist derart, daß alle den Eingängen 161 bis
166 zugeführten Signale einer logischen 0, d. h. dem Erdpotential oder einem negativen Potential, entsprechen
müssen, bevor eine logische 1 in Form eines positiven Potentials am Ausgang des Gatters 170 erscheint.
Wenn einem Eingang des Gatters 170 eine logische 1 zugeführt wird, erscheint am Ausgang
dieses Gatters eine logische 0. Wenn die Registerstufen 141 bis 146 gelöscht sind, so daß sie eine logische
0 enthalten, erscheint eine logische 1 am Ausgang des Gatters 170 und am Eingang der Registerstufe
141, und die aufeinanderfolgenden Verschiebeimpulse überführen diese logische 1 nacheinander in
die Stufen 141 bis 147, wobei die logische 0 hinter der logischen 1 übertragen wird, bis das Signal für die
logische 1 in die Registerstufe 147 überführt wird, woraufhin das Signal für eine logische 1 am Ausgang
des Galters 170 erscheint, so daß sich daraufhin das beschriebene Arbeitsspiel wiederholt. Der erste von
dem Impulsgenerator 148 abgegebene GDMmpuls
bewirkt, daß ein Signal für eine logische 1 über die Leitung 151 weitergeleitet wird. Ein zweiter GDi-Impuls
bewirkt, daß ein Signal für eine logische 1 der Leitung 152 beim Eintreffen dieses zweiten GDi-Impulses
zugeführt wird, und ein dritter GDMmpuls
bewirkt, daß ein Signal für eine logische 1 der Leitung 153 zugeführt wird, usw. Diese Signale für eine
logische 1 gelangen über die Leitungen 151 bis 156 zu (.lon Zii^choiiuLMi UND-Cia'.icrn i7f bis 176. deren
andere l'ingänge über el ic zugehörigen ImpulsleiUni ·
yen Vl bis .V6 mil Impulsen gespeist werden, die über
die entsprechenden Leitungen .S! bis .V 6 des zugchöih.'ci!
Chips !3(I n;ieh I-i ij. (Ί eintreffen. Wenn in
der Im pn lsi ei IU ng S 1 eine logische 1 in Form eines
Impiilssignals erscheint und wenn ein Signal für eine
logische 1 gleich/eilig von der Stufe 141 des Registers
140 der I .eiiLing 151 zugeführt wird, wird ein Aus
gantissiena! für eine logische I von dem Gatter 17!
über die Ausgangslcitimg 181 abgegeben, die an einen
HiiiLiang des logischen ODHR-Gü'.utn 188 angeschlossen
ist, und das Ausgangssignal für eine logische 1 des logischen ODER-Gatters 188 erscheint
in der Ausgangsleitung 133. Da die GDMrnpulse des Impulsgenerator 148 nacheinander den Leitungen
151 bis 156 zugeführt werden, treffen diese Impulse nacheinander an dem ODER-Gatter 188 ein, und sie
werden über die Ausgangsleitung 133 der Multiplex schaltung 135 des Chips 132 zugeführt.
Die siebte Stufe 147 des Registers 140 umfaßt eine
ίο Ausgangsleitung 157, die mit dem logischen UND-Gatter
177 verbunden ist. Eine Leitung 190 verbindet die Leitung 157 mit dem Eingang einer bistabilen
Schaltung 192, die es ermöglicht, daß jeder zweite Impuls in Form einer logischen 1 von der siebten
Stufe 147 des Registers 140 aus als Taktgeberimpuls über eine Leitung 194 von dem Umstellausgang der
bistabilen Schaltung 192 aus zu dem logischen UND-Gatter 177 übermittelt wird. Infolgedessen bilden die
von der siebten Stufe des Registers 140 abgegebenen Taktgeberimpulse die miteinander abwechselnden
Markierungsimpulse (logische 1) und Zwischenraumimpulse (logische ()), die der Reihe von sechs
Impulsen hinzugefügt werden, welche von dem ODER-Gatter 188 abgegeben werden und den auf
den Leitung 151 bis 156 erscheinenden Signalen entsprechen.
In Fig. 8 ist ein Empfangsregister200 dargestellt,
das sechs Signalstufen 201 bis 206 und eine Taktgeberstufe 207 umfaßt. Ein Impulsgenerator, bei dem
es sich vorzugsweise um den beschriebenen Impulsgenerator 148 handelt, der dem Register 140 Impulse
zuführt, oder der jedenfalls im Gleichlauf mit dem Impulsgenerator 148 gehalten wird, führt GDZ-Impulse
als Schiebeimpulse den Registerstufen 201 bis
207 des Registers 200 zu. Die Stufen 201 bis 206 des Registers 200 sind durch Ausgangsleitungen 211 bis
216 mit je einem Eingang von je zwei Eingänge aufweisenden UND-Gattern 231 bis 236 verbunden. Die
anderen Eingänge der Gatter 231 bis 236 sind an eine
gemeinsame Leitung 238 angeschlossen, die mit der Verbindungsleitung 133 verbunden ist. über welche
die Signale von dem Chip 130 aus zugeführt werden. Die Ausgangssignale dieser UND-Gatter 231 bis 236
bilden jeweils eine Reihe von Impulsen, die sich aus
den Signalen zusammensetzt, welche in den Ausgangsleitungen Sl bis .56 erscheinen. Die Ausgangs-Ieitungen211
bis 216 der Registerstufen 201 bis 206 des Registers 200 sind mit den zugehörigen Leitungen
221 bis 226 verbunden, und diese gemeinsamen Leitungen sind als Hingangsleitungen an zwei von jeweils
acht Eingänge aufweisenden NOR-Gattern 240 und 242 angeschlossen. Die Verbindungsleitung 133 ist
direkt mit dem ersten NOR-Gatter 240 verbunden und an das zweite NOR-Gatter 242 über einen Invcrtcr
244 angeschlossen. Die Ausgangssignale der Gatter 240 und 242 werden dem Eingang der ersten
Siiirei«! des Registers 2CO zugeführt. Der Hingnnc
dieser ersten Suil'e 201 ist auch an ilen Iingang einer
bistiibilen Schaltung 246 angeschlossen, deren Ausgang
fin mit den l-ingiiiigeii der Ciaticr 240 und 242 '.erblinden
ist. so daß du.-cn (ialtern abwechselnd ein Steuerimpuls
zugeführt wird, wodurch diese Ciatter \eranlal.it
werden, abwechselnd in Tiiiigkeit /u treten.
Wenn eine Reihe \on Signalen ülvr die Lei'.mig 133 eintiilTt. bilden die sechs eisten Impulse ein Signal, das den Leitungen .Vl bis .V6 zugeführt werden soll, während d;is sichte Signal ein I aktuebersigna! T bildet. Bezüglich des ersten Sal/es von Signalen Vl
Wenn eine Reihe \on Signalen ülvr die Lei'.mig 133 eintiilTt. bilden die sechs eisten Impulse ein Signal, das den Leitungen .Vl bis .V6 zugeführt werden soll, während d;is sichte Signal ein I aktuebersigna! T bildet. Bezüglich des ersten Sal/es von Signalen Vl
17 18
bis 56 arbeitet das Gatter 240 so, daß es die Eingangs- tern 231 bis 236 zugeführt wird, und zwar während
impulse dem Register 200 zuführt, woraufhin das des Auftretens der Signale 51 bis 56, die nach die-Taktgebersignal
bewirkt, daß ein Impuls entsprechend scm nächsten Taktgeberimpuls erscheinen,
einer logischen 1 in der gemeinsamen Ausgangslei- Wenn die Signale auf den Ausgangsleitungen 51 bis tung der Gatter 240 und 242 erscheint, so daß sich 5 56 der Empfangsschaltung 132 nicht im Gleichlauf die Ausgangssignale der bistabilen Schaltung 246 so mit den Signalen der Ausgangsleilungen 51 bis 56 ändern, daß das Gatter 242 bei dem zweiten Satz von der Sendeschaltung 130 arbeiten, erscheint an einem Signalen 51 bis 56 so arbeitet, daß der Eingangs- der Eingänge 221 bis 226 der Gatter 240 und 242 impuls dem Register 200 zugeführt wird. Die alter- eine logische 1, so daß am Ausgang dieser Gatter eine nierende Betätigung der Gatter 240 und 242 durch io logische 0 erscheint. Die logische 0 am Ausgang 240 die bistabile Schaltung 246 geschieht wie folgt: Wenn und 242 bleibt erhalten, bis die Verschiebungsimpulse der Taktgeberimpuls T den NOR-Guttern 240 und 242 GDi, die dem Register 200 ständig zugeführt werden, zugeführt wird und wenn die Empfangsschaltung 132 das Ausgangssignal des Registers 200 in Form einer im Gleichlauf mit der Sendeschaltung 130 arbeitet, logischen 1 der Zeilgeberstuie 207 des Registers zuerscheint an den Eingängen 221 bis 226 der Gatter 15 führen, woraufhin auf d-^n Leitungen 221 bis 226 eine 240 und 242 jeweils eine logische 0. Wenn in der logische 0 in einem für den Gleichlauf richtigen Zeit-Verbindungsleitung 133 eine logische 0 erscheint, er- punkt erscheint, so daß die Ausgangssignale der bischeint an den Eingängen der Gatter 240 und 242, die stabilen Schaltung 246 und die Taktgebersignale der an die Verbindungsleitung 133 angeschlossen sind, Sendeschaltung 130 gewährleisten, daß die Schaltung eine logische 0 bzw. eine logische 1. Wenn an den 20 132 synchron mit der Sendeschaltung 130 arbeitet, Ausgängen der bistabilen Schaltung 246 eine lo- und zwar nach Ablauf einer minimalen Zeitspanne, gische 1 erscheint, so daß das Ausgangssignal der die der Zeitspanne entspricht, während welcher sechs NOR-Gatter 240 und 242 eine logische 0 ist, was ge- GD/-lmpulse erzeugt werden. Im Vergleich zur schiebt, wenn der Taktgeberimpuls T durch die Länge der Impulsreihe handelt es sich hierbei um Sendeschaltung 130 abgegeben wird, wird dem Re- 25 eine kurze Zeitspanne.
einer logischen 1 in der gemeinsamen Ausgangslei- Wenn die Signale auf den Ausgangsleitungen 51 bis tung der Gatter 240 und 242 erscheint, so daß sich 5 56 der Empfangsschaltung 132 nicht im Gleichlauf die Ausgangssignale der bistabilen Schaltung 246 so mit den Signalen der Ausgangsleilungen 51 bis 56 ändern, daß das Gatter 242 bei dem zweiten Satz von der Sendeschaltung 130 arbeiten, erscheint an einem Signalen 51 bis 56 so arbeitet, daß der Eingangs- der Eingänge 221 bis 226 der Gatter 240 und 242 impuls dem Register 200 zugeführt wird. Die alter- eine logische 1, so daß am Ausgang dieser Gatter eine nierende Betätigung der Gatter 240 und 242 durch io logische 0 erscheint. Die logische 0 am Ausgang 240 die bistabile Schaltung 246 geschieht wie folgt: Wenn und 242 bleibt erhalten, bis die Verschiebungsimpulse der Taktgeberimpuls T den NOR-Guttern 240 und 242 GDi, die dem Register 200 ständig zugeführt werden, zugeführt wird und wenn die Empfangsschaltung 132 das Ausgangssignal des Registers 200 in Form einer im Gleichlauf mit der Sendeschaltung 130 arbeitet, logischen 1 der Zeilgeberstuie 207 des Registers zuerscheint an den Eingängen 221 bis 226 der Gatter 15 führen, woraufhin auf d-^n Leitungen 221 bis 226 eine 240 und 242 jeweils eine logische 0. Wenn in der logische 0 in einem für den Gleichlauf richtigen Zeit-Verbindungsleitung 133 eine logische 0 erscheint, er- punkt erscheint, so daß die Ausgangssignale der bischeint an den Eingängen der Gatter 240 und 242, die stabilen Schaltung 246 und die Taktgebersignale der an die Verbindungsleitung 133 angeschlossen sind, Sendeschaltung 130 gewährleisten, daß die Schaltung eine logische 0 bzw. eine logische 1. Wenn an den 20 132 synchron mit der Sendeschaltung 130 arbeitet, Ausgängen der bistabilen Schaltung 246 eine lo- und zwar nach Ablauf einer minimalen Zeitspanne, gische 1 erscheint, so daß das Ausgangssignal der die der Zeitspanne entspricht, während welcher sechs NOR-Gatter 240 und 242 eine logische 0 ist, was ge- GD/-lmpulse erzeugt werden. Im Vergleich zur schiebt, wenn der Taktgeberimpuls T durch die Länge der Impulsreihe handelt es sich hierbei um Sendeschaltung 130 abgegeben wird, wird dem Re- 25 eine kurze Zeitspanne.
gister 200 keine logische 1 zugeführt, die nachein- Die Folge von Arbeitsschritten, welche die Sendeander
den Gattern 231 bis 236 zugeführt wurde, bis schaltung 130 und die Empfangsschaltung 132 durchder
nächste Taktgeberimpuls T erscheint. Wenn der laufen, ist in F i g. 9 in Form einer Tabelle dargenächste
Taktgeberimpuls T von der Sendeschaltung stellt.
130 abgegeben wird, um das Eingangssignal für eines 30 Die Erfindung ermöglicht es somit, über eine einder
Gatter 240 und 242 so zu ändern, daß an allen zige Leitung einen Satz von Signalimpulsen zu überEingängen
eines dieser Gatter eine logische 0 er- mitteln, auf den ein Taktgeberimpuls folgt, der auf
scheint, tritt an diesem Gatter eine logische 1 auf und eine solche Weise empfangen wird, daß die Schalbewirkt,
daß diese logische 1 nacheinander den Gat- tungen gesteuert werden.
Hierzu 3 Blatt Zeichnungen
Claims (10)
1. Elektronische Rechenmaschine mit zwei integrierten Schaltkreisen, zwischen denen eine
Vielzahl von Signalen zu übertragen ist, dadurch gekennzeichnet, daß die Signalübertragung
zwischen den Schaltkreisen über nur eine Leitung (16 oder 18 oder 20 in F i g. 1) durch
Zeitmultiplcx-Aufteilung der Einzelsignalkanäle (10 in Fig. 2) unter Verwendung von den jeweiligen
Schaltkreisen (6 bzw. 8 in Fig. 1) zugeordneten Zeitmultiplexschaltern (22, 28 in F i g. 1;
134, 135 in Fig. 6) erfolgt, die im Betrieb beide
einen festgelegten Arbeitszyklus wiederholt durchlaufen, während dem ein Takt-Synchronisierungskanal
(»8« in Fig. 2; T in Fig. 6) einmal durchgeschaltet ist, daß einer der Multiplex-Schalter
(22; 134) in jedem Zyklus einen Synchronisationsimpuls über den Takt-Synchronisierungskanal
(»8« T) abgibt, der bei aufeinanderfolgenden Signal-Übertragungszyklen zwischen
zwei logische Werte darstellenden Signalpegeln wechselt, daß der andere Multiplexschalter (28;
135) eine Synchronisationsschaltung (120, 121, 123, 124, 126 in Fig. 3; 240, 242, 244, 246 in
F i g. 8) mit zwei Kontrollschaltkreisen (120, 121; 240, 242) aufweist, die bei aufeinanderfolgendem
Auftreten des im Pegel gleichbleibenden Synchronisationsimpulses des anderen Multiplexschalters
(28; 135) durch die im Pegel abwechselnden Synchronisationsimpulse des ersten Multiplexschalters
(22; 134) abwechselnd über ihren gemeinsamen Ausgang den Takteingang (55' in
F i g. 3) des anderen Multiplexsrhalters (28; 135) während der vom ersten Multiplexschalter (22;
134) über den Takt-Synchronisierungskanal (»8«; T) übertragenen Synchronisationsimpulse so
lange unterbrechen bzw. verzögern, bis der übertragene Synchronisationsimpuls gleichzeitig mit
dem Synchronisationsimpuls des anderen Multiplexschalters (28; 135) vorliegt und gleichen logischen
Signalpegel aufweist wie der Signalpegel des Steuereingangs der Kontrollschaltkreise (120,
121; 240, 242).
2. Rechenmaschine nach Anspruch 1, dadurch gekennzeichnet, daß den Multiplexschalter (22,
28; 134, 135) eine von einer Impulsquelle (26 in F i g. 1; 148 in F i g. 7 und 8) aus mit Taktgeberimpulsen
(GD in Fig. 2) beaufschlagte, vorzugsweise als geschlossene Schleife ( z. B. 50 bis
63 in Fi g. 2) oder als Schieberegister (140 in Fig. 7; 200 in Fig. 8) geschaltete Zählschaltung
50 bis 63; 140; 200) zugeordnet ist, deren Ausgänge^, Ά... D, 73 in Fig. 2 und 3; 157 bis
161 in Fig. 7; 211 bis 216 in Fig. 8) mit zugeordneten
Hingängen von Schailgattcrn (70 bis 85
in Fig. 2: Ϊ71 bis 177 in Fi ».""7: 231 his 236 in
F i «. S) so verbunden sind, ti a B die Schaltiuitter
nacheinander unter dem steuernden F.infUiB der fio
Taklgeherimpulse einschalthar sind.
3. Rechenmaschine nach Anspruch 2. dadurch gekennzeichnet, daß die Pegelwerte des über den
Takt-Synchronisierungsk;mal (»8·; T) übertragenen Synchronisierungsimpulses de1 ''isien Multi- «5
plexschalters (22; 134) ilinch den Ausgangsimpuls
einer bistabilen SMfe (108 in F ig' 2: 192 in
I7IjI. 7) bestimmt ist. deren ^'-!uaim ein Ausgangssignal
(B; 192) der Zählschaltung zugeführt wird.
4. Rechenmaschine nach Anspruch 3, dadurch gekennzeichnet, daß die Zählschaltung (50' bis
63'; 200) des anderen Multiplexschalters (28; 135) durch eine bistabile Stufe (124 in Fig. 3; 246 in
Fig. 8) und zwei Gatter (120 und 121, 123 in Fig. 3; 240, 242 in Fig. 8) gesteuert ist, daß
eines dieser Gatter im Vergleich zum anderen Gatter ein invertiertes Ausgangssignal liefert, daß
die Ausgänge der beiden Gatter mit dem Eingang (55; 201) der Zählschaltung verbunden sind, daß
ein Eingang der beiden Gatter mit der gemeinsamen Signalleitung (16; 133) verbunden ist und
ein anderer Eingang dieser Gatter an den Ausgang der bistabilen Stufe angeschlossen ist und
daß der Eingang der bistabilen Stufe mit der Zählschaltung verbunden ist.
5. Rechenmaschine nach Anspruch 4, dadurch gekennzeichnet, daß die Zählschaltungen als Register
(140; 200) mit mehreren Stufen ausgebildet sind und daß die verschiedenen Schaltgatter
logische UND-Gatter (171 bis 177 in Fi g. 7; 231 bis 236 in F i g. 8) mit zwei Eingängen sind, deren
einer Eingang mit einem Ausgang einer zugehörigen Registerstufe (141 bis 147) und deren
anderer Eingang mit dem ersten integrierten Schaltkreis zugeordneten Multiplexschalter (134)
mit den zugehörigen Signalleitungen (S 1 bis 56) und bei dem anderen integrierten Schaltkreis zugeordneten
Multiplexschalter (135) mit der gemeinsamen Signalleitung (238) verbunden ist, und
daß der erste Multiplexschalter (134) ein logisches ODER-Gatter (188 in F i g. 7) umfaßt, dessen Eingänge
(181 bis 187) mit dem betreffenden Ausgang der logischen UND-Gatter (171 bis 177) verbunden
sind und dessen Ausgang an die gemeinsame Signalleitung (133) angeschlossen ist.
6. Rechenmaschine nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß das eine der beiden
Gatter des anderen Multiplex-Schahers (135), das ein invertiertes Ausgangssignal liefert, einen Inverter
(244 in F i g. 8) umfaßt, dessen Eingang mit der gemeinsamen Signalleitung (133) verbunden
ist und dessen Ausgang an einen Eingang des anderen der beiden Gatter (242) angeschlossen ist,
und daß es sich bei den beiden Gattern (240, 242) um zwei logische ODER-Gatter handelt, deren
Ausgänge mit dem Eingang des Registers (200) und dem Eingang der Schaltung (246) verbunden
sind, deren Ausgänge an die zugehörigen Eingänge jeder der beiden Gatter angeschlossen sind.
7. Rechenmaschine nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß
den Schaltgattern (70 bis 85) elektronische Schalter (90 bis 95 in F i g. 2, 3) zugeordnet sind, über
deren Signal- oder Lnststrecke die Sismalleitunpen
(10) mit der gemeinsamen Signalleitung (16) verbindbar sind und deren Steueranschlüsse je mit
einem zugeordneten Ausgang der der Zählschaltung (50 bis 63) nachgeschaltelen Sehaltgalter verbunden
sind, so dal.' beim Auftreten eines negativen Potentials am Steueranschluß ein Kurzschluß
zwischen den beiden Signalanschliissen des jeweiligen Schalters vorhanden ist. wühlend heim
Anlegen eines positiven Potentials die hetrelTende Signalleitung (10) von der gemeinsamen Signalleitunsi
(16) yetrennt Nt.
3 4
8. Rechenmaschine nach einem der An- Elektronische Rechenmaschinen, wie sie seit mehsprüche
1 bis 4, dadurch gekennzeichnet, daß die reren Jahren auf den Markt gebracht werden, ent-Zählschaltung
(50 bis 63) mehrere Gatter (SS bis hielten ursprünglich diskrete Einzel-Schaltelemente.
59) und mehrere Schalter (51 bis 54) umfaßt, daß Im Laufe der Zeit wurden manche Gruppen dieser
die aufeinanderfolgenden Gatter über die Signal- 5 Schaltelemente durch gedruckte Schaltungen ersetzt
strecken der Schalter in Reihenschaltung zu oder in Verbindung mit gedruckten Schaltungen vereinem
endlosen Kreis miteinander verbunden rind, wendet, und in neuerer Zeit werden auch integrierte
während die Steuerelektroden der Schalter ab- Schaltkreise eingesetzt. Diese integrierten Schaltwechselnd
einerseits an den Ausgang des Im- kreise, die gelegentlich auch als Chips bezeichnet
pulsgenerator (24) direkt angescnlossen und io werden, lassen sich mit geringen Kosten herstellen,
andererseits mit dem Ausgang einer Umkehrstufe doch muß man diese Chips in dazu passenden Be-(SO)
verbunden sind, deren Eingang an den Aus- hältern so unterbringen, daß sie zu aus integrierten
gang des Impulsgenerators (24) angeschlossen ist. Schaltkreisen bestehenden Baugruppen zusammenge-
9. Rechenmaschine nach einem der vorstehen- faßt sind. Infolgedessen müssen innerhalb der Behälden
Ansprüche, dadurch gekennzeichnet, daß die 15 ter Verbindungen zwischen den Schaltkreisen der
Synchronisationsschaltung des senderseitigen oder Chips oder Plättchen und den auf der Außenseite der
ersten Multiplexschalters (22) ein NOR-Gatter Behälter angeordneten Anschlüssen vorgesehen sein,
(106 in F i g. 2) umfaßt, dessen einer Eingang mit damit Verdrahtungen zu anderen Schaltkreisen der
einem Ausgang eines der von der Zählschaltung Rechenmaschine hergestellt werden können. Diese
(50 bis 63) gesteuerten Schaltgatters (84) verbun- 20 Verbindungen zwischen den integrierte Schaltkreise
den is.1, daß dei Ausgang des NOR-GaUers (106) tragenden Chips und der Außenseite der sie aufnehdurch
eine Impulsleitung mit der gemeinsamen menden Behälter werden mittels Verbindungsdrähten
Signalleitung (16) über einen Schalter verbunden beim Aufbau der Schaltung hergestellt. Beim nachist,
dessen Steuerelektrode an den Ausgang eines folgenden Zusammenbau der Rechenmaschine muß
von der Zählschaltung (50 bis 63) gesteuerten 25 man Verbindungen herstellen, die von den Zuleitun-Schaltgatters
angeschlossen ist, während ein gen, welche aus dem Behälter für die integrierten
anderer Eingang des NOR-Gatters (106) mit dem Schaltkreise herausragen, zu anderen Schaltkreisen
Ausgang einer durch zwei teilenden bistabilen der Rechenmaschine führen. Die Kosten der AnStufe
(108) verbunden ist, deren Eingang an einen Schlußleitungen und die Kosten des Anschließens der
Ausgang (B) der Zählschaltung angeschlossen ist. 30 Verbindungsleitungen machen einen relativ hohen
10. Rechenmaschine nach einem der vorstehen- Prozentsatz der gesamten Kosten des aus integrierten
den Ansprüche, dadurch gekennzeichnet, daß die Schaltkreisen bestehenden Teils der Rechenmaschine
Synchronisationsschaltung des anderen Multiplex- aus, da sich die Kosten der Schaltungsbaugruppen
Schalters (28) ein NAND-Gatter (120) und ferner erheblich erhöhen, wenn die Zahl der Anschlußein
erstes (121) sowie ein zweites NOR-Gatter 35 leitungen vergrößert wird. Ferner legen die Abmes-(123)
aufweist, dessen Eingang mit dem Ausgang sungen jeder einzelnen Anschlußleitung, die erforderdes
ersten NOR-Gatters verbunden ist, daß die Hch sind, um während des Betriebs eine ausreichende
Ausgänge des NAND-Gatters (120) und des zwei- Robustheit zu gewährleisten, eine Grenze bezüglich
ten NOR-Gatters (123) miteinander verbunden der Zahl der Anschlußleitungen fest, die mit einem
und gemeinsam über die Signal- oder Laststrecke 40 Plättchen einer bestimmten Größe verbunden werden
eines Schalters (126) mit einem Eingang der Zähl- können, so daß es erwünscht ist, mit der kleinsten
Schaltung (50' bis 63') des anderen integrierten möglichen Zahl von Anschlußleitungen auszukom-Schaltkreises
verbunden ist, daß der Steucran- men, um die Verkleinerung der Abmessungen der
Schluß des Schalters (126) mit einem ersten Aus- Schaltungen auszunutzen, die sich erzielen läßt, wenn
gang des der Zählschaltung (50' bis 63') nachge- 45 man integrierte Schaltkreise verwendet.
schalteten Schaltgatters (70' bis 85') verbunden Wenn mehrere sich aus integrierten Schaltkreisen
ist, wobei dieser erste Ausgang dem die Durch- zusammensetzende Baugruppen miteinander verbunschaltung
der Synchronisationsimpulse des ersten den werden, um eine vollständige Schaltung zu bil-Schallgatters
bewirkenden Ausgang des integrier- den, kann es erforderlich werden, eine sehr große
ten Schaltkreises entspricht, daß der Ausgang 50 Zahl von Anschlußleitungen zum Übertragen von
einer durch zwei teilenden bistabilen Stufe (124) Signalen zwischen den verschiedenen Schaltungen
mit einem Eingang des ersten NOR-Gatters (121) vorzusehen, so daß sich bei den integrierte Schalt-
und dem NAND-Gatter (120) verbunden ist und kreise umfassenden Baugruppen für eine vollständige
daß der Eingang der bistabilen Stufe (124) an Schaltung hohe Herstellungskosten ergeben. Wenn
einen Ausgang (β) der Zählschaltung angeschlos- 55 mehrere sich aus integrierten Schaltkreisen zusamsen
ist, der dem Ausgang (ß) der Zählschaltung mensetzende Baugruppen zu einer vollständigen
des erMen integrierten Schaltkreises entspricht. Schaltung vereinigt werden, ist es außerdem erfor-
■lerlich. die Tätigkeit der verschiedenen intcgi Kilcn
Schaltkreise mit Hilfe \on Synchronisk-ningssignalen
r>" /u s\ nehronisicren.
Der Hrlmdiinu liegt die Aulgahe /umrunde, hei
einer kechen'";iM'bine mil integrierten Sehaltkreisen
die /aiii der Verbindungen /wischen zwei beliebigen
derartigen Schaltkreisen so /u verkleinern, dal.' sich
Die Hrlindung belrüll elektronische Rechenma- r\s die aus der integrierten SehaHkreislechnik eri:cbe;isehinen,
iiei denen wenigstens zwei integrierte Schalt den Möglichkeiten zur Minialurisieruiig s oll .-umkreise
vorgesehen sind, zwischen denen eine Vielzahl nützen lassen.
\ on Signalen /11 überlrayen ist. Die l-'rlindiini: besteht bei einer elekuoiusciien
\ on Signalen /11 überlrayen ist. Die l-'rlindiini: besteht bei einer elekuoiusciien
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB5559969 | 1969-11-13 | ||
GB2361270 | 1970-05-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2055999A1 DE2055999A1 (de) | 1971-05-19 |
DE2055999B2 true DE2055999B2 (de) | 1972-09-07 |
Family
ID=26256622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702055999 Pending DE2055999B2 (de) | 1969-11-13 | 1970-11-13 | Elektronische rechenmaschine mit integrierten schaltkreisen |
Country Status (4)
Country | Link |
---|---|
US (1) | US3683415A (de) |
DE (1) | DE2055999B2 (de) |
GB (1) | GB1305029A (de) |
NL (1) | NL7016689A (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3943488A (en) * | 1974-07-16 | 1976-03-09 | Fischer & Porter Co. | Multiplex telemetering system |
US3975712A (en) * | 1975-02-18 | 1976-08-17 | Motorola, Inc. | Asynchronous communication interface adaptor |
EP0041351B1 (de) * | 1980-05-29 | 1989-12-20 | Texas Instruments Incorporated | Modulares Datenverarbeitungssystem |
US4882505A (en) * | 1986-03-24 | 1989-11-21 | International Business Machines Corporation | Fully synchronous half-frequency clock generator |
US5117443A (en) * | 1989-11-13 | 1992-05-26 | Lucid, Inc. (Formerly Portable Computer) | Method and apparatus for operating at fractional speeds in synchronous systems |
FI113113B (fi) * | 2001-11-20 | 2004-02-27 | Nokia Corp | Menetelmä ja laite integroitujen piirien ajan synkronoimiseksi |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1292698B (de) * | 1961-10-23 | 1969-04-17 | Kokusai Denshin Denwa Co Ltd | Schaltungsanordnung zum Entzerren von Fernschreibzeichen beim UEbertragen der Zeitmultiplexsignale mehrerer synchroner Zeitmultiplex-Gruppenleitungen ueber eine einzige Zeitmultiplex-Hauptleitung |
US3308434A (en) * | 1963-01-09 | 1967-03-07 | Teletype Corp | Synchronization circuit for signal generators using comparison of a specific data message |
US3402404A (en) * | 1963-12-26 | 1968-09-17 | Johnson Service Co | Selective signal transmitting and indicating system |
US3384873A (en) * | 1965-01-22 | 1968-05-21 | Collins Radio Co | Selective calling system |
US3461245A (en) * | 1965-11-09 | 1969-08-12 | Bell Telephone Labor Inc | System for time division multiplexed signals from asynchronous pulse sources by inserting control pulses |
US3516089A (en) * | 1967-05-10 | 1970-06-02 | Ind Instrumentations Inc | Shift register controlled scanning function monitor |
-
1969
- 1969-11-13 GB GB5559969A patent/GB1305029A/en not_active Expired
-
1970
- 1970-11-09 US US87898A patent/US3683415A/en not_active Expired - Lifetime
- 1970-11-13 NL NL7016689A patent/NL7016689A/xx unknown
- 1970-11-13 DE DE19702055999 patent/DE2055999B2/de active Pending
Also Published As
Publication number | Publication date |
---|---|
DE2055999A1 (de) | 1971-05-19 |
NL7016689A (de) | 1971-05-17 |
GB1305029A (de) | 1973-01-31 |
US3683415A (en) | 1972-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1281194B (de) | Verknuepfungsnetzwerk mit einer Lernmatrix | |
DE2222521C3 (de) | N-stufiger Ringzähler | |
DE1499673C3 (de) | Binäres mehrstufiges Schieberegister | |
DE2225315B2 (de) | Mehrphasen-taktgeber | |
DE2140305B2 (de) | Statisches Schieberegister | |
DE3725821A1 (de) | Integrierte halbleiterschaltvorrichtung mit prueffunktion | |
DE2141915C3 (de) | Transistor-Treiberschaltkreis | |
DE2134806C3 (de) | ||
DE2055999B2 (de) | Elektronische rechenmaschine mit integrierten schaltkreisen | |
DE2833211C2 (de) | Asynchroner binärer Vorwärts-Rückwärtszähler | |
DE1193553B (de) | Schieberegister | |
EP1721407A1 (de) | Schnittstellenvorrichtung und verfahren zur synchronisation von daten | |
DE2461556A1 (de) | Multiplexsystem | |
DE2112637B2 (de) | Komplexe schaltungsanordnung aus einer vielzahl untereinander verschalteter integrierter schaltkreise | |
DE2114766A1 (de) | Eingabevorrichtung | |
EP0333884B1 (de) | CMOS-Parallel-Serien-Multiplizierschaltung sowie deren Multiplizier- und Addierstufen | |
DE102011004310B3 (de) | Schieberegister und Einer-Aus-Vielen-Schieberegister | |
DE2165758A1 (de) | Schaltungsanordnung zur Einstellung der Frequenzteilerschaltung einer elektronischen Uhr | |
DE2530034A1 (de) | Zaehler zum zaehlen von taktsignalen | |
EP0316458B1 (de) | Digitaler Chip mit Eingangsdaten-Synchronisierung | |
DE4422784C2 (de) | Schaltungsanordnung mit wenigstens einer Schaltungseinheit wie einem Register, einer Speicherzelle, einer Speicheranordnung oder dergleichen | |
DE1512368A1 (de) | Schaltanordnung fuer den Empfang und zur Umwandlung von Signalen | |
DE69600408T2 (de) | Initialisierungsprozess eines Schieberegisters und dazugehöriges Register | |
DE2032318A1 (de) | Feldeffekttransistor Schieberegister stufe | |
DE3106574C2 (de) | Monolithisch integrierte I&uarr;2&uarr;L-Schaltung für ein Mehrphasen-Schieberegister |