FI113113B - Menetelmä ja laite integroitujen piirien ajan synkronoimiseksi - Google Patents

Menetelmä ja laite integroitujen piirien ajan synkronoimiseksi Download PDF

Info

Publication number
FI113113B
FI113113B FI20012257A FI20012257A FI113113B FI 113113 B FI113113 B FI 113113B FI 20012257 A FI20012257 A FI 20012257A FI 20012257 A FI20012257 A FI 20012257A FI 113113 B FI113113 B FI 113113B
Authority
FI
Finland
Prior art keywords
den
integrated circuit
att
integrerade
integrerad
Prior art date
Application number
FI20012257A
Other languages
English (en)
Swedish (sv)
Other versions
FI20012257A0 (fi
FI20012257A (fi
Inventor
Janne Takala
Sami Maekelae
Original Assignee
Nokia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Corp filed Critical Nokia Corp
Priority to FI20012257A priority Critical patent/FI113113B/fi
Publication of FI20012257A0 publication Critical patent/FI20012257A0/fi
Priority to US10/298,307 priority patent/US7127632B2/en
Priority to AU2002342943A priority patent/AU2002342943A1/en
Priority to EP02779595A priority patent/EP1449051A1/en
Priority to CNA2008100992213A priority patent/CN101311871A/zh
Priority to CNA028230264A priority patent/CN1602459A/zh
Priority to PCT/FI2002/000918 priority patent/WO2003044644A1/en
Publication of FI20012257A publication Critical patent/FI20012257A/fi
Application granted granted Critical
Publication of FI113113B publication Critical patent/FI113113B/fi

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

113113
Menetelmä ja laite integroitujen piirien ajan synkronoimiseksi - Method och förfarande för att synkronisera integrerade kretsar.
5 Esillä oleva keksintö koskee menetelmää ja laitetta ajan synkronoimiseksi ja erityisesti, muttei välttämättä aikamerkintöjen tarkkuuden parantamiseksi useamman kuin yhden integroidun piirin välillä.
Tekniikan tausta 10
Integroitujen piirien synkronointi elektronisessa laitteessa, kuten tietokoneessa on tunnetun tekniikan mukaisissa ratkaisuissa hoidettu ulkoisella kellolla ja signaalia on tarpeen mukaan viivästetty, jotta kaikkiin integroitujen piirien tulokanaviin on saatu sama aikasignaali. Lisäksi näissä järjestelmissä on ollut useampia kanavia, 15 joihin on jokaiseen voitu syöttää aikasignaali.
Tunnettu ratkaisu on esitetty julkaisussa US4847516, jossa kuvataan järjestelmä, jossa kellosignaali voidaan syöttää useampaan signaalikanavaan (signal line) siten, että kanavien läpi menee yhtäaikainen signaali kanavien päässä oleville ; 20 kuormayksiköille (load unit). Tämä tapahtuu siten, että kanaviin on rakennettu f.· · tarvittavat viiveet signaalien yhtäaikaistamiseksi. Julkaisussa US6055644 on ·.’·· kuvattu samantyyppinen monikanavajärjestelmä, joka mahdollistaa itsenäisten signaalien syötön kuhunkin kanavaan. Järjestelmä käsittää keskuskellon "" pääkellosignaalin generoimiseksi sekä useita kanavia jotka ovat liitettävissä "•25 laitteen sisäänmenoihin tai ulostuloihin.
* * Useamman integroidun piirin ajastaminen on uusi ongelma, koska aikaisemmin on tehty järjestelmiä, joissa vain yksi integroitu piiri on suorittanut yhtä tai useampaa tiettyä tehtävää. Siten edellä esitetyt ratkaisut eivät esitä ratkaisua useamman kuin '•"30 yhden integroidun piirin keskinäiseen ajastamiseen järjestelmässä, jossa yksi tai useampi tietty tehtävä jaetaan kahden tai useamman integroidun piirin kesken.
» » »
Keksinnön yhteenveto 2 113113
Nyt on keksitty menetelmä ja laite aikamerkintöjen tarkkuuden parantamiseksi useamman kuin yhden integroidun piirin (Integrated Circuit, IC) käsittävässä elektronisessa laitteessa. Keksinnössä yhteinen aikainformaatio jaetaan usean 5 integroidun piirin kesken, jolloin jokaisessa integroidussa piirissä kyetään käyttämään samaa aikaa. Jokainen integroitu piiri käsittää edullisesti laskurin yhteisen kellosignaalin pulssien laskemiseksi sekä välineet mainittujen laskurien alustamiseksi alkuarvoonsa yhteisen reset-signaalin toimesta esimerkiksi elektronisen laitteen, kuten viestimen käynnistyksen yhteydessä. Jaettaessa 10 dataprosessointi useamman kuin yhden integroidun piirin kesken, jaetaan aikainformaatio eli aikaleima (time stamp) keksinnön edullisessa suoritusmuodossa jokaiselle integroidulle piirille. Aikaleimalla tarkoitetaan tapahtumatietoon tai tietueeseen liitettyä tietoa esimerkiksi tehtävän käsittelyajankohdasta. Keksinnön mukaisella toteutuksella saavutetaan 15 suuritarkkuuksinen aikaresoluutio. Lisäksi se on yksinkertainen toteuttaa, koska integroitujen piirien välille ei tarvita kello- ja alustussignaalin lisäksi muita signaaleja, eikä integroituihin piireihin siten tarvita ylimääräisiä ulostuloja tai sisäänmenoja niiden ajastamiseksi.
: 20 Keksintö on toteutukseltaan yksinkertainen ja mahdollistaa jaetun tietojenkäsittelyn f usean integroidun piirin kesken. Integroitujen piirien laskurit ovat riippumattomia ulkoisista järjestelmistä eivätkä tarvitse jatkuvaa tarkkailua. Keksinnössä on uutta kuinka aikatieto jaetaan useammalle IC:lle sisäisillä laskureilla, jotka alustetaan * : alkuarvoonsa (resetoidaan) samasta lähteestä ja joille annetaan kellosignaali ’••25 samasta lähteestä.
Keksinnön erään ensimmäisen aspektin mukaan on toteutettu menetelmä yhteisen aikainformaation muodostamiseksi ainakin kahden integroidun piirin välille, joissa ainakin yhdessä integroidussa piirissä vastaanotetaan pulssisignaali, tunnettu * ' SO siitä, että mainituissa ainakin kahdessa integroidussa piirissä: lasketaan L”: vastaanotetun pulssisignaalin pulssien lukumäärää, ja muodostetaan yhteinen V·· aikainformaatio mainittujen integroitujen piirien välille mainittujen pulssien lukumäärän laskemisen perusteella.
3 113113
Keksinnön erään toisen aspektin mukaan on toteutettu integroitu piiri yhteisen aikainformaation muodostamiseksi mainitun integroidun piirin ja ainakin yhden toisen integroidun piirin välille, käsittäen vastaanottovälineet pulssisignaalin 5 vastaanottamiseksi, tunnettu siitä, että mainittu integroitu piiri käsittää lisäksi; laskentavälineet mainitun pulssisignaalin pulssien lukumäärän laskemiseksi, ja muodostusvälineet yhteisen aikainformaation muodostamiseksi mainitun integroidun piirin ja ainakin yhden toisen integroidun piirin välille mainittujen pulssien lukumäärän laskemisen perusteella.
10
Keksinnön erään kolmannen aspektin mukaan on toteutettu elektroninen laite käsittäen ainakin kaksi integroitua piiriä, mainitut ainakin kaksi piiriä käsittävät vastaanottovälineet signaalipulssin vastaanottamiseksi samasta pulssisignaalilähteestä, tunnettu siitä, että laite käsittää lisäksi mainituissa ainakin 15 kahdessa integroidussa piirissä; laskentavälineet mainitun pulssisignaalin pulssien lukumäärän laskemiseksi, ja muodostusvälineet yhteisen aikainformaation muodostamiseksi mainitun integroidun piirin ja ainakin yhden toisen integroidun piirin välille mainittujen pulssien lukumäärän laskemisen perusteella.
.’*20 Keksintöä selostetaan seuraavassa yksityiskohtaisesti viittaamalla oheisiin piirus-: tuksiin, joissa kuviossa 1 on esitetty erään toteutusmuodon mukainen laite, • · • ·» :..^5 kuviossa 2 on esitetty keksinnön erään edullisen toteutusmuodon mukainen laite, kuviossa 3 a on esitetty keksinnön erään toteutusmuodon mukainen vuokaavio laskureiden ajastamiseksi, :”30 kuviossa 3 b on esitetty keksinnön erään toteutusmuodon mukainen vuokaavio tehtävän lähettämiseksi, » * # > I I » · · 113113 4 kuviossa 3 c on esitetty keksinnön erään toteutusmuodon mukainen vuokaavio tehtävän vastaanottamiseksi, kuviossa 4 on esitetty keksinnön erään toteutusmuodon mukainen viestin.
5
Kuviossa 1 on esitetty erään toteutusmuodon mukainen laite 100. Laite 100 käsittää ensimmäisen integroidun piirin 101, joka edelleen käsittää mikrokontrollerin (Micro Controller Unit, MCU1) 103 sekä ulostuloportin 104. Laite 100 käsittää lisäksi toisen integroidun piirin 102, joka edelleen käsittää 10 sisäänmenoportin 105, keskeytyskäsittelijän 106 sekä mikrokontrollerin 107 (MCU2).
Ensimmäinen mikrokontrolleri 103 aiheuttaa aikaleiman lähetyksestä johtuvan muutoksen ensimmäisen integroidun piirin 101 ulostulossa, jossa muutoksessa on 15 ajoitusepävarmuus d1.
Ajoitusepävarmuudella tarkoitetaan muutosta ensimmäisen integroidun piirin 101 ulostulossa, joka aiheutetaan siten, että mikrokontrollerissa 103 ajettava ohjelma kirjoittaa ensimmäisen integroidun piirin 101 mainittua ulostuloa ohjaavaan rekisteriin jonkin arvon. Riippuen ensimmäisen integroidun piirin 101 tilasta, aika :’·20 joka kuluu siitä kun (mikrokontrollerissa 103 ajettavassa ohjelmassa) .· ; rekisterinkirjoituskäsky suoritetaan siihen että ulostulon arvo muuttuu, vaihtelee. ·.'·· Ajoitusepävarmuudella tarkoitetaan tämä ajan vaihtelua. Muutos etenee toisen integroidun piirin 102 sisäänmenoon, jossa on ajoitusepävarmuutta d2. Sisäänmenon muutos aiheuttaa keskeytyksen, jonka käsittelyyn ‘..25 keskeytyskäsittelijässä 106 liittyy ajoitusepävarmuus d3. Toisen mikrokontrollerin 107 saadessa tiedon muutoksesta, on kokonaisajoitusepävarmuus D = d1+d2+d3. Koska d3 »d2 ja d3 »d1 eli d3 on dominoiva epävarmuustekijä. Riippuen toisen ·;·’ mikrokontrollerin 107 tilasta keskeytyskäsittelijän ajoitusepävarmuus d3 voi olla hyvinkin suuri. Esimerkiksi siinä tapauksessa mikäli keskeytykset ovat kiellettyjä, :’"δθ d3 voi olla esim. 100 prosessorin kellojaksoa, kun d1 ja d2 ovat esim. alle 5 kellojaksoa. Lisäksi, koska d3 riippuu ohjelmistototeutuksesta, sitä ei välttämättä • · · aina edes tiedetä. Suurimman mahdollisen ajoitusepävarmuuden määrittely voi siis olla vaikeaa.
e 113113 5
Kokonaisajoitusepävarmuudesta johtuen toisen integroidun piirin 102 mikrokontrolleri 107 vastaanottaa ensimmäisen mikrokontrollerin 103 lähettämän aikaleiman ajanhetkellä T+D. Tästä seuraa se, että toinen mikrokontrolleri 107 ei 5 ole yhteisessä ajassa ensimmäisen mikrokontrollerin 103 suhteen.
Kuviossa 2 on esitetty keksinnön edullisen toteutusmuodon mukainen laite 200, joka poikkeaa kuvion 1 toteutuksesta. Laite käsittää ensimmäisen integroidun piirin 201 sekä ainakin yhden toisen integroidun piirin 202. Ensimmäinen integroitu piiri 10 201 käsittää edelleen prosessorin 203, kuten mikrokontrollerin (MCU1) tai mikroprosessorin toimintojen ohjaamiseksi integroidussa piirissä 201 sekä laskurin 204 kellosignaalin ja alustussignaalin vastaanottamiseksi. Toinen integroitu piiri 202 käsittää edelleen prosessorin 205, kuten mikrokontrollerin (MCU2) tai mikroprosessorin toimintojen ohjaamiseksi integroidussa piirissä 202 sekä laskurin 15 206 kello- ja alustussignaalin vastaanottamiseksi. Laite 200 voi lisäksi käsittää kellosignaalilähteen 208 sekä alustussignaalilähteen 207. Vaihtoehtoisesti kellosignaali- ja alustussignaalilähde voidaan sijoittaa yhteen laitteen 200 integroiduista piireistä 201 tai 202, tai laitteen 200 ulkopuolelle.
.’•20 Jotta tietojenkäsittely kyettäisiin jakamaan useamman integroidun piirin 201, 202 kesken, kukin integroidun piirin mikrokontrolleri 203, 205 tarvitsee yhteisen aikainformaation. Jokaisessa integroidussa piirissä on laskuri 204, 206, joka • · käyttää yhteistä kello- ja alustussignaalia. Kellosignaali muodostetaan kellosignaalilähteessä 208 ja vastaavasti alustussignaali alustussignaalilähteessä • · · •’..25 207. Laskurit 204 ja 206 alustetaan ensin esimerkiksi asettamalla laskurien arvoksi 0. Alustus voi tapahtua esimerkiksi laitteen 200 käynnistyksen yhteydessä.
*»· · · * ' Ensimmäinen mikrokontrolleri 203, vastaavasti toinen mikrokontrolleri 205 lukee » · · ·;·' aikainformaation, eli laskurin 204 (vastaavasti laskurin 206) arvon. Arvo voidaan lukea esimerkiksi integroiduissa piireissä (viitteet 201 ja 202) käytettävällä "•“30 tietokoneohjelmalla. Kellosignaalia, jonka taajuus voi olla esimerkiksi 32 kHz, käytetään laskureiden 204 ja 206 arvojen kasvattamiseen (tai vaihtoehtoisesti vähentämiseen) ja alustussignaalia lähteestä 207 käytetään laskureiden arvon alustamiseen esimerkiksi arvoon nolla. Koska laskurit 204 ja 206 käyttävät samaa 6 113113 kello- ja alustussignaalia, laskureiden arvot ovat samoja kummassakin integroidussa piirissä eli kummallakin integroidulla piirillä on sama aikainformaatio. Aikaresoluution määrittää kellosignaalilähteen taajuus. Kuvion 2 mukaisessa ratkaisussa ei ole kuviossa 1 esitettyjä epävarmuustekijöitä d3 ja d1, joten 5 ajoitustarkkuus on parempi kuin kuvion 1 toteutuksessa. Lisäksi esitetyssä ratkaisussa ei integroiduille piireille tarvita kuvion 1 mukaisia ulostulo- ja sisäänmenopinnejä (viitteet 104 ja 105).
Kuviossa 3 a on esitetty keksinnön erään toteutusmuodon mukainen vuokaavio 10 kahden eri integroidun piirin laskureiden ajastamiseksi viittaamalla kuvioon 2, jonka laskuri 204 vastaa kuviossa 3a esitettyä laskuria C1 ja vastaavasti laskuri 206 vastaa kuviossa 3a esitettyä laskuria C2. On huomattava, että keksintö ei ole rajoittunut käytettäväksi ainoastaan kuvioissa 3a - 3c esitettyjen kahden integroidun piirin tapaukseen, vaan myös useampia integroituja piiriä voidaan 15 ajastaa keskenään keksinnön mukaisella tavalla.
Vaiheessa 301 alustussignaali asetetaan päälle, jonka jälkeen vaiheessa 302 laskurit C1 ja C2 alustetaan tunnettuun alkuarvoon, esim. arvoon 0. Vaiheessa 303 alustussignaali menee pois päältä, jonka jälkeen vaiheessa 304 odotetaan .’20 kussakin laskurissa C1 ja C2 kellosignaalin nousevaa (tai vaihtoehtoisesti laskevaa) reunaa. Kellosignaalin nousevan (tai vaihtoehtoisesti laskevan) reunan ·/.: saavuttua laskureille C1 ja C2, vaiheessa 305 laskurien C1 ja C2 arvoa ·'.·· kasvatetaan (tai vaihtoehtoisesti vähennetään) yhdellä, jonka jälkeen siirrytään « vaiheeseen 304 heti kun laskurien arvo on vaiheessa 305 kasvatettu. Laskurien • · · \.25 C1 ja C2 arvo voidaan lukea esimerkiksi prosessorin, kuten mikrokontrollerin toimesta riippumatta siitä, missä vaiheessa menetelmä etenee. Koska kummallakin piirillä on samanlainen tilakaavio, ja tilasiirtymät riippuvat vain
• I
···’ yhteisistä signaaleista (kello- ja alustussignaali), on kummallakin laskurilla C1 ja C2 sama arvo.
Kuviossa 3 b on esitetty keksinnön erään toteutusmuodon mukainen vuokaavio tehtävän lähettämiseksi ensimmäiseltä integroidulta piiriltä toiselle integroidulle piirille käyttäen esimerkkinä kuviossa 2 esitettyä järjestelmää.
': * '30 7 113113
Vaiheessa 310 ensimmäinen mikrokontrolleri 203 lukee laskurin 204 arvon C1. Vaiheessa 311 ensimmäinen mikrokontrolleri 203 muodostaa tehtävän toisen mikrokontrollerin 205 tehtäväksi ajanhetkellä T = C1+N, jonka jälkeen vaiheessa 5 312 ensimmäinen mikrokontrolleri 203 lähettää tehtävän toiselle mikrokontrollerille 205. Mainittu tehtävä käsittää sen ajanhetken T, jolloin toisen mikrokontrollerin 205 tulee suorittaa mainittu tehtävä.
Kuviossa 3 c on esitetty keksinnön erään toteutusmuodon mukainen vuokaavio 10 tehtävän vastaanottamiseksi ja suorittamiseksi integroidulla piirillä käyttäen esimerkkinä kuviossa 2 esitettyä järjestelmää.
Vaiheessa 320 toinen mikrokontrolleri 205 lukee laskurin 206 arvon C2, jonka jälkeen vaiheessa 321 tutkitaan onko tehtävä saapunut ensimmäiseltä 15 mikrokontrollerilta 203. On huomioitava, että toisella mikrokontrollerilla 205 voi olla useampia tehtäviä odottamassa ja tässä esimerkissä on selitetty yksinkertaisin toteutusmuoto. Mikäli vaiheessa 321 ensimmäiseltä mikrokontrollerilta 203 ei ole saapunut tehtäviä, jatketaan vaiheita 320, 321 kunnes tehtävä saapuu, jolloin siirrytään vaiheeseen 322, jossa tutkitaan, onko laskurin 206 arvo C2 sama kuin . 20 vastaanotetussa tehtävässä oleva arvo T. Mikäli näin ei ole, luetaan laskurin 206 IS: arvoa C2, kunnes C2 = T, jonka jälkeen vaiheessa 324 suoritetaan mainittu ·.'·· tehtävä.
♦ ♦ »Il • · · • ·
Kuviossa 4 on esitetty keksinnön erään toteutusmuodon mukainen viestin 400, • · * :..2?5 joka on edullisesti solukkojärjestelmässä toimiva viestin, kuten esimerkiksi GSM-viestin. Viestin 400 käsittää välineet 402, kuten näppäimistön tai kosketusherkän * ' näytön tietojen syöttämiseksi viestimeen, välineet tiedon siirtämiseksi * · -;·* langattomasti viestimen ja esimerkiksi viestintäverkon välillä esimerkiksi antennin 404 ja lähetin-vastaanottimen 405, ainakin yhden sovelluksen 407 suoritettavaksi ':‘‘30 viestimessä 400, muistin 406 ja ensimmäisen prosessorin 401, viestimen toimintojen toteuttamiseksi sekä ensimmäisen laskurin 408 kellosignaalin pulssien * *» vastaanottamiseksi ja laskemiseksi kellolähteestä 409 sekä alustussignaalin 8 113113 vastaanottamiseksi alustussignaalilähteestä 410 mainitun laskurin 408 alustamiseksi.
Viestin 400 käsittää lisäksi toisen prosessorin 411, muistin 413 sekä ainakin yhden 5 toisen sovelluksen 414 suoritettavaksi prosessorin 411 toimesta sekä toisen laskurin 412 kellosignaalin pulssien vastaanottamiseksi ja laskemiseksi kellolähteestä 409 sekä alustussignaalin vastaanottamiseksi alustussignaalilähteestä 410 mainitun laskurin 412 alustamiseksi.
10 Viestimen 400 käynnistyessä alustussignaali syötetään alustussignaalilähteestä 410 molempiin laskureihin 408 ja 412, jolloin mainituille laskureille saadaan sama arvo. Tämän jälkeen kellosignaali syötetään kellosignaalilähteestä molempiin laskureihin 408 ja 412, jotka laskevat mainitun signaalin nousevien tai vaihtoehtoisesti laskevien reunojen kokonaislukumäärää lisäämällä tai 15 vaihtoehtoisesti vähentämällä laskurin arvosta yhden yksikön vasteena jokaiselle vastaanotetulle kellosignaalin nousevalle tai laskevalle reunalle.
Prosessori 401 kykenee lukemaan laskurin 408 arvon esimerkiksi sovelluksen 407 avulla. Vastaavasti prosessori 411 kykenee lukemaan laskurin 412 arvon .’*20 esimerkiksi mainitun sovelluksen 407 tai vaihtoehtoisesti sovelluksen 414 avulla. ♦ ly: Prosessori 401 kykenee muodostamaan tehtävän prosessorin 411 suoritettavaksi tietyllä ajanhetkellä T. Prosessori 401 lukee laskurin 408 arvon C1, muodostaa « · •\**j tehtävän suoritettavaksi prosessorilla 411 ajanhetkellä T = C1 + N ja lähettää tehtävän prosessorille 411. Arvo C1 on laskurin senhetkinen arvo ja N jokin luku, • · · :...Ϊ5 edullisesti kokonaisluku. Seuraavaksi prosessori 411 vastaanottaa mainitun tehtävän, vertaa mainittua ajanhetkeä T laskurin 412 arvoon C2 ja suorittaa 1 t « « · _ ] ' mainitun tehtävän kun laskurin 412 arvo on sama kuin ajanhetki T. Vastaavasti ·;·* prosessori 411 kykenee muodostamaan tehtävän prosessorin 401 suoritettavaksi ':' ’: tietyllä ajanhetkellä T.
'"••30 Tässä on esitetty keksinnön toteutusta ja suoritusmuotoja esimerkkien avulla. Alan t‘*.i ammattimiehelle on ilmeistä, ettei keksintö rajoitu edellä esitettyjen suoritusmuotojen yksityiskohtiin ja että keksintö voidaan toteuttaa muussakin 9 113113 muodossa poikkeamatta keksinnön tunnusmerkeistä. Esitettyjä suoritusmuotoja tulisi pitää valaisevina, muttei rajoittavina. Siten keksinnön toteutus- ja käyttömahdollisuuksia rajoittavatkin ainoastaan oheistetut patenttivaatimukset. Täten vaatimusten määrittelemät erilaiset keksinnön toteutusvaihtoehdot, myös 5 ekvivalenttiset toteutukset kuuluvat keksinnön piiriin.
• i · « • · > I * * · · « « · · • * • « * · • · • · * · * * * I * · « • * * » * • * I I I < · * » r i · * < * » i · * · · * t T · * ( ' » * I · I · •
Mill • «
» I
* » I t · » t
f > I
I I I

Claims (17)

113113
1. Menetelmä yhteisen aikainformaation muodostamiseksi ainakin kahden integroidun piirin välille, joissa ainakin yhdessä integroidussa piirissä vastaanotetaan pulssisignaali, tunnettu siitä, että mainituissa ainakin kahdessa 5 integroidussa piirissä; lasketaan vastaanotetun pulssisignaalin pulssien lukumäärää, ja muodostetaan yhteinen aikainformaatio mainittujen integroitujen piirien välille mainittujen pulssien lukumäärän laskemisen perusteella.
2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että mainittu pulssisignaali muodostetaan yhdessä mainituista integroiduista piireistä.
3. Förfarande enligt patentkrav 1, k ä n n e t e c k n a t av, att den nämnda pulssignalen biidas utanför de nämnda integrerade kretsarna. 15
3. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että mainittu pulssisignaali muodostetaan mainittujen integroitujen piirien ulkopuolella. 15
4. Förfarande enligt patentkraven 2 och 3, kännetecknat av, att räknandet av den nämnda pulssignalens pulsers antal utförs med en räkneapparat i varje integrerad krets.
4. Patenttivaatimusten 2 ja 3 mukainen menetelmä, tunnettu siitä, että mainitun pulssisignaalin pulssien laskenta suoritetaan laskurilla kussakin integroidussa piirissä.
5 Förfarande enligt patentkrav 4, kännetecknat av, att i förfarandet biidas 20 därutöver en initieringssignal i ätminstone en av de nämnda integrerade kretsarna. * ’ 6 Förfarande enligt patentkrav 4, kännetecknat av, att i förfarandet biidas '“· : därutöver en initieringssignal utanför de integrerade kretsarna. • · • ·· » ·,*·· 25 7. Förfarande enligt patenkraven 5 och 6, kännetecknat av, att i förfarandet » initieras därutöver varje räkneapparats värde till detsamma som svar tili den mottagna : ’: initieringsignalen.
5. Patenttivaatimuksen 4 mukainen menetelmä, tunnettu siitä, että menetelmässä | lisäksi muodostetaan alustussignaali ainakin yhdessä mainituista integroiduista ♦ * · ’·” J piireistä.
6. Patenttivaatimuksen 4 mukainen menetelmä, tunnettu siitä, että menetelmässä « · .••25 lisäksi muodostetaan alustussignaali mainittujen integroitujen piirien ulkopuolella.
7. Patenttivaatimusten 5 ja 6 mukainen menetelmä, tunnettu siitä, että menetelmässä lisäksi alustetaan kunkin laskurin arvo samaksi vasteena ... 30 vastaanotetulle alustussignaalille.
8. Förfarande enligt patentkrav 7, kännetecknat av, att den nämnda gemensamma 30 tidsinformationen biidas därutöver genom att sända en kommunikation frän den första i integrerade kretsen tili den andra integrerade kretsen, vilken kommunikation omfattar , * uppgiften att utföras och samt utföringstidpunkten för den nämnda uppgiften.
8. Patenttivaatimuksen 7 mukainen menetelmä, tunnettu siitä, että mainittu yhteinen aikainformaatio muodostetaan lisäksi lähettämällä viesti ensimmäiseltä 113113 integroidulta piiriltä toiselle integroidulle piirille, joka viesti käsittää suoritettavan tehtävän sekä mainitun tehtävän suoritusajankohdan.
9. Förfarande enligt patentkrav 8, kännetecknat av, att den gemensamma ; 35 tidsinformationen biidas därutöver genom att utföra den nämnda uppgiften i den nämnda kommunikationen i den mottagande integrerade kretsen vid ett sädant ögonblick av tiden, som den nämnda mottagande partens räkneapparats värde motsvarar den i den nämnda kommunikationen mottagna tidpunkten. 113113 ΙΟ. Integrerad krets (201, 202) lor bildande av en gemensam tidsinformation mellan den namnda integrerade kretsen (201, 202) och ätminstone en annan integrerad krets (201 202), omfattande mottagningsredskap (204, 206) för mottagande av pulssignalen, k ä n -netecknad av, att nämnda integrerade krets omfattar därutöver: räkningsredskap 5 (204, 206) för räknande av pulsernas antal av den namnda pulssignalen, och bildningsredskap (203 - 206) för bildande av den gemensamma tidsinformationen mellan den nämnda integrerade kretsen och ätminstone en annan integrerad krets pä basen av räknandet av de namnda pulsernas antal.
9. Patenttivaatimuksen 8 mukainen menetelmä, tunnettu siitä, että mainittu 5 yhteinen aikainformaatio muodostetaan lisäksi suorittamalla mainittu tehtävä mainitun viestin vastaanottavassa integroidussa piirissä sellaisena ajanhetkenä kun mainitun vastaanottavan integroidun piirin laskurin arvo vastaa mainitussa viestissä vastaanotettua ajankohtaa.
10 10.Integroitu piiri (201, 202) yhteisen aikainformaation muodostamiseksi mainitun integroidun piirin (201,202) ja ainakin yhden toisen integroidun piirin (201, 202) välille, käsittäen vastaanottovälineet (204, 206) pulssisignaalin vastaanottamiseksi, tunnettu siitä, että mainittu integroitu piiri käsittää lisäksi; laskentavälineet (204, 206) mainitun pulssisignaalin pulssien lukumäärän 15 laskemiseksi, ja muodostusvälineet (203 - 206) yhteisen aikainformaation muodostamiseksi mainitun integroidun piirin ja ainakin yhden toisen integroidun piirin välille mainittujen pulssien lukumäärän laskemisen perusteella. 20 11.Patenttivaatimuksen 10 mukainen integroitu piiri, tunnettu siitä, että mainittu ; j* piiri käsittää lisäksi vastaanottovälineet (204, 206) alustussignaalin • · · ; vastaanottamiseksi. • · • · ] ! ^.Patenttivaatimuksen 10 mukainen integroitu piiri, tunnettu siitä, että mainittu • · 2. piiri käsittää lisäksi muodostusvälineet (207) alustussignaalin muodostamiseksi. • · · ...... 13.Patenttivaatimusten 11 ja 12 mukainen integroitu piiri, tunnettu siitä, että .···. mainittu piiri käsittää lisäksi alustusvälineet (204, 206) laskurin arvon • · t • . alustamiseksi vasteena vastaanotetulle alustussignaalille. ‘.1° • · 14.Patenttivaatimuksen 13 mukainen integroitu piiri, tunnettu siitä, että mainitut ’;··[ muodostusvälineet käsittävät viestinlähetysvälineet (203, 205) viestin • · · lähettämiseksi mainitulta integroidulta piiriltä ainakin yhdelle toiselle 113113 integroidulle piirille, joka viesti käsittää mainitulla ainakin yhdellä toisella piirillä suoritettavan tehtävän sekä mainitun tehtävän suoritusajankohdan. 15.Patenttivaatimuksen 14 mukainen integroitu piiri, tunnettu siitä, että mainitut 5 muodostusvälineet käsittävät lisäksi tehtävänsuoritusvälineet (203, 205) vastaanotetussa viestissä olevan tehtävän suorittamiseksi sellaisena ajanhetkenä kun mainitun integroidun piirin laskurin arvo vastaa vastaanotetussa viestissä mainittuna ajankohtaa. 10 16.Elektroninen laite (200) käsittäen ainakin kaksi integroitua piiriä (201, 202), mainitut ainakin kaksi piiriä käsittävät vastaanottovälineet (204, 206) signaalipulssin vastaanottamiseksi samasta pulssisignaalilähteestä, tunnettu siitä, että laite käsittää lisäksi mainituissa ainakin kahdessa integroidussa piirissä: 15 laskentavälineet (204, 206) mainitun pulssisignaalin pulssien lukumäärän laskemiseksi, ja muodostusvälineet (203 - 206) yhteisen aikainformaation muodostamiseksi mainitun ensimmäisen integroidun piirin ja mainitun ainakin yhden toisen integroidun piirin välille mainittujen pulssien .20 lukumäärän laskemisen perusteella. • « 1/.Patenttivaatimuksen 16 mukainen elektroninen laite, tunnettu siitä, että mainittu laite on langaton viestin. 13 113113 I. Förfarande för bildande av en gemensam tidsinformation mellan ätminstone tvä integrerade kretsar, av i vilka i ätminstone den ena integrerade kretsen mottas en 5 pulssignal, k ä n n e t e c k n a t av, att i nämnda ätminstone tvä integrerade kretsar: räknas antalet pulser av den mottagna pulssignalen, och biidas en gemensam tidsinformation mellan de nämnda integrerade kretsarna pä basen av räknandet av de nämnda pulsernas antal 10 2. Förfarande enligt patentkrav 1, k ä n n e t e c k n a t av, att den nämnda pulssignalen biidas i en av de nämnda integrerade kretsarna.
11. Integrerad krets enligt patentkrav 10, kännetecknad av, att den namnda kretsen omfattar därutöver mottagningsredskap (204, 206) för mottagande av initieringssignalen.
12 Integrerad krets enligt patentkrav 10, kän netecknad av, att den nämnda kretsen omfattar därutöver bildningsredskap (207) för bildande av initieringssignalen. 15
13. Integrerad krets enligt patentkraven 11 och 12, k a n n e t e c k n a d av, att den nämnda integrerad kretsen omfattar därutöver initieringsredskap (204, 206) for initierande av räkneapparatens värde till svar pa den mottagna initieringssignalen.
14. Integrerad krets enligt patentkrav 13, kännetecknad av. att de nämnda bildningsredskapen omfattar kommunikationssändningsredskap (203, 205) för sändande av en kommunikation fran den nämnda integrerade kretsen ätminstone tili en annan integrerad ; krets, vilken kommunikation omfattar en uppgift att utföras pä den nämnda ätminstone ena : andra kretsen samt utföringstidpunkten för den nämnda uppgiften : 25
15. Integrerad krets enligt patentkrav 14, k ä n n e t e c k n a d av, att de nämnda .· bildningsredskapen omfattar därutöver uppgiftsutföringsredskap (203, 205) för utförande av den i den mottagna kommunikationen varande uppgiften pä ett sädant ögonblick av ; tiden, som den nämnda integrerade kretsens räkneapparats värde motsvarar den i den , 30 mottagna kommunikationen nämnda tidpunkten.
16. Elektronisk anordning (200) omfattande ätminstone tvä integrerare kretsar (201, 202), * de nämnda ätminstone tvä kretsarna omfattar mottagningsredskap (204, 206) för mottagande av signalimpulsen frän samma pulssignalkälla, k ä n n e t e c k n a d av, att : 35 anordningen omfattar därutöver i nämnda ätminstone tvä integrerade kretsar: räkningsredskap (204, 206) för räknande av antalet pulser av den nämnda pulssignalen, och 113113 bildningsredskap (203 - 206) för bildande av en gemensam tidsinlbrmation mellan den nämnda första integrerade kretsen och den nämnda ätminstone andra integrerade kretsen pä basen av räknandet av antalet av de nämnda pulserna.
17. Elektronisk anordning enligt patentkrav 18, k ä n n e t e c k n a d av. att den nämnda anordningen är ett trädlöst kommunikationsmedel • » > ·
FI20012257A 2001-11-20 2001-11-20 Menetelmä ja laite integroitujen piirien ajan synkronoimiseksi FI113113B (fi)

Priority Applications (7)

Application Number Priority Date Filing Date Title
FI20012257A FI113113B (fi) 2001-11-20 2001-11-20 Menetelmä ja laite integroitujen piirien ajan synkronoimiseksi
US10/298,307 US7127632B2 (en) 2001-11-20 2002-11-18 Method and device for synchronizing integrated circuits
AU2002342943A AU2002342943A1 (en) 2001-11-20 2002-11-19 Method and device for synchronising integrated circuits
EP02779595A EP1449051A1 (en) 2001-11-20 2002-11-19 Method and device for synchronising integrated circuits
CNA2008100992213A CN101311871A (zh) 2001-11-20 2002-11-19 用于同步集成电路的方法和设备
CNA028230264A CN1602459A (zh) 2001-11-20 2002-11-19 用于同步集成电路的方法和设备
PCT/FI2002/000918 WO2003044644A1 (en) 2001-11-20 2002-11-19 Method and device for synchronising integrated circuits

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20012257A FI113113B (fi) 2001-11-20 2001-11-20 Menetelmä ja laite integroitujen piirien ajan synkronoimiseksi
FI20012257 2001-11-20

Publications (3)

Publication Number Publication Date
FI20012257A0 FI20012257A0 (fi) 2001-11-20
FI20012257A FI20012257A (fi) 2003-05-21
FI113113B true FI113113B (fi) 2004-02-27

Family

ID=8562295

Family Applications (1)

Application Number Title Priority Date Filing Date
FI20012257A FI113113B (fi) 2001-11-20 2001-11-20 Menetelmä ja laite integroitujen piirien ajan synkronoimiseksi

Country Status (6)

Country Link
US (1) US7127632B2 (fi)
EP (1) EP1449051A1 (fi)
CN (2) CN1602459A (fi)
AU (1) AU2002342943A1 (fi)
FI (1) FI113113B (fi)
WO (1) WO2003044644A1 (fi)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI116439B (fi) 2004-06-04 2005-11-15 Nokia Corp Videon ja audion synkronointi
US8938628B2 (en) * 2011-03-03 2015-01-20 Acacia Communications, Inc. Staggered power-up and synchronized reset for a large ASIC or FPGA
CN103312427B (zh) * 2012-03-06 2017-07-28 马维尔国际有限公司 同步至少两套时间驱动引擎的***和方法
EP2871891B1 (en) * 2012-08-01 2017-03-29 Huawei Technologies Co., Ltd. Synchronization method, apparatus, and system
CN103684728B (zh) * 2012-09-04 2016-11-02 中国航空工业集团公司第六三一研究所 Fc网络时钟同步误差补偿方法
DE102016222618A1 (de) * 2016-11-17 2018-05-17 Robert Bosch Gmbh Verfahren zum Überwachen eines Zeitgebers einer integrierten Schaltung

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1305029A (fi) 1969-11-13 1973-01-31
US4426637A (en) * 1979-02-26 1984-01-17 Multi-Elmac Company Combination encoder-decoder integrated circuit device
JPS6227813A (ja) 1985-07-29 1987-02-05 Hitachi Ltd 位相同期方式
JPS63238714A (ja) 1986-11-26 1988-10-04 Hitachi Ltd クロック供給システム
US4750010A (en) * 1987-01-02 1988-06-07 Eastman Kodak Company Circuit for generating center pulse width modulated waveforms and non-impact printer using same
GB8705022D0 (en) 1987-03-04 1987-04-08 Lucas Elect Electron Syst Multiplex control system
US4833695A (en) 1987-09-08 1989-05-23 Tektronix, Inc. Apparatus for skew compensating signals
AU616213B2 (en) * 1987-11-09 1991-10-24 Tandem Computers Incorporated Method and apparatus for synchronizing a plurality of processors
CA2091962A1 (en) 1992-03-31 1993-10-01 Mark L. Witsaman Clock synchronization system
US5394114A (en) 1992-04-30 1995-02-28 National Semiconductor Corporation One nanosecond resolution programmable waveform generator
JP3395210B2 (ja) * 1992-06-30 2003-04-07 ソニー株式会社 同期信号検出器及び同期信号検出方法
JP2996328B2 (ja) * 1992-12-17 1999-12-27 三菱電機株式会社 半導体集積回路、およびそれを用いた半導体集積回路組合回路
FI101833B (fi) 1994-07-13 1998-08-31 Nokia Telecommunications Oy Menetelmä ja järjestelmä kaapelointiviiveen automaattiseksi kompensoim iseksi kellosignaalin jakelujärjestelmässä
US5652627A (en) * 1994-09-27 1997-07-29 Lucent Technologies Inc. System and method for reducing jitter in a packet-based transmission network
JP2771464B2 (ja) * 1994-09-29 1998-07-02 日本電気アイシーマイコンシステム株式会社 ディジタルpll回路
US5486783A (en) * 1994-10-31 1996-01-23 At&T Corp. Method and apparatus for providing clock de-skewing on an integrated circuit board
US5852728A (en) * 1995-01-12 1998-12-22 Hitachi, Ltd. Uninterruptible clock supply apparatus for fault tolerant computer system
US5715438A (en) * 1995-07-19 1998-02-03 International Business Machines Corporation System and method for providing time base adjustment
GB2347287B (en) 1995-09-19 2000-10-25 Fujitsu Ltd Digital phase control circuit and pll circuit
US5699392A (en) * 1995-11-06 1997-12-16 Stellar One Corporation Method and system for the recovery of an encoder clock from an MPEG-2 transport stream
DE19625195A1 (de) * 1996-06-24 1998-01-02 Siemens Ag Synchronisationsverfahren
US5905869A (en) * 1996-09-27 1999-05-18 Hewlett-Packard, Co. Time of century counter synchronization using a SCI interconnect
US5896524A (en) * 1997-02-06 1999-04-20 Digital Equipment Corporation Off-line clock synchronization for multiprocessor event traces
US5875320A (en) * 1997-03-24 1999-02-23 International Business Machines Corporation System and method for synchronizing plural processor clocks in a multiprocessor system
US6055644A (en) 1997-05-30 2000-04-25 Hewlett-Packard Company Multi-channel architecture with channel independent clock signals
JPH11194850A (ja) 1997-09-19 1999-07-21 Lsi Logic Corp 集積回路用クロック分配ネットワークおよびクロック分配方法
US6108389A (en) * 1997-12-11 2000-08-22 Motorola, Inc. Synchronization of internal coder-decoders of multiple microprocessors
US5958060A (en) * 1998-01-02 1999-09-28 General Electric Company Method and apparatus for clock control and synchronization
US6865686B1 (en) * 1998-03-27 2005-03-08 Siemens Aktiengesellschaft Method for synchronizing a local time base on a central time base and device for implementing said method with preferred applications
DE19929337C2 (de) * 1999-06-26 2002-04-25 Alcatel Sa Verfahren zum Generieren eines Taktes für den Rückkanal eines bidirektionalen Punkt-zu-Mehrpunkt Netzwerkes
US6587694B1 (en) * 1999-09-24 2003-07-01 Agere Systems Inc. Clock synchronization between wireless devices during cradled time
JP2004525449A (ja) 2001-02-14 2004-08-19 クリアスピード・テクノロジー・リミテッド 相互接続システム
JP3932452B2 (ja) * 2001-09-27 2007-06-20 ソニー株式会社 通信装置および方法、並びにプログラム

Also Published As

Publication number Publication date
CN1602459A (zh) 2005-03-30
WO2003044644A1 (en) 2003-05-30
US7127632B2 (en) 2006-10-24
AU2002342943A1 (en) 2003-06-10
FI20012257A0 (fi) 2001-11-20
CN101311871A (zh) 2008-11-26
FI20012257A (fi) 2003-05-21
US20030094983A1 (en) 2003-05-22
EP1449051A1 (en) 2004-08-25

Similar Documents

Publication Publication Date Title
US8724665B2 (en) Pseudo-synchronous time division multiplexing
US9684624B2 (en) Receive clock calibration for a serial bus
CN1543604B (zh) 带有片上后台调试***的数据处理***和相关方法
EP3254203B1 (en) Receive clock calibration for a serial bus
CN107003958A (zh) 带内中断时间戳
US8386828B1 (en) Circuit for estimating latency through a FIFO buffer
CA2266029A1 (en) Low power serial protocol translator for use in multi-circuit board electronic systems
US7260734B2 (en) Method and circuit for transmitting data between systems having different clock speeds
FI113113B (fi) Menetelmä ja laite integroitujen piirien ajan synkronoimiseksi
US11178055B2 (en) Methods and apparatus for providing deterministic latency for communications interfaces
US7831853B2 (en) Circuit comprising mutually asynchronous circuit modules
US9479310B2 (en) Method, apparatus and system to communicate with a device
KR100826496B1 (ko) 반도체 집적 회로 장치 및 그 동작 방법
US20030174655A1 (en) Apparatus &amp; method for caching counter values in network packet traffic sampling
CN1848713B (zh) 时分复用***子节点帧同步实现方法及实现装置
FR2678122B1 (fr) Dispositif de mesure de debit de circuits virtuels empruntant une voie de communication a multiplexage temporel asynchrone.
US20110129004A1 (en) Semiconductor device
Liljeberg et al. Asynchronous interface for locally clocked modules in ULSI systems
KR19990029006A (ko) 확장 칩 선택 리셋 장치 및 방법
US20230125743A1 (en) Providing frames at a network port
US6311235B1 (en) UART support for address bit on seven bit frames
JP2003016026A (ja) シリアル通信回路
KR100855430B1 (ko) 시스템의 대기시간 설정 장치
JPS62133841A (ja) 非同期直列方式デ−タ通信システム
KR20040105070A (ko) 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 장치및 방법

Legal Events

Date Code Title Description
MM Patent lapsed