DE2030917C3 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE2030917C3
DE2030917C3 DE2030917A DE2030917A DE2030917C3 DE 2030917 C3 DE2030917 C3 DE 2030917C3 DE 2030917 A DE2030917 A DE 2030917A DE 2030917 A DE2030917 A DE 2030917A DE 2030917 C3 DE2030917 C3 DE 2030917C3
Authority
DE
Germany
Prior art keywords
layer
semiconductor
semiconductor layer
arrangement according
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2030917A
Other languages
English (en)
Other versions
DE2030917B2 (de
DE2030917A1 (de
Inventor
Johannes Arnoldus Appels
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2030917A1 publication Critical patent/DE2030917A1/de
Publication of DE2030917B2 publication Critical patent/DE2030917B2/de
Application granted granted Critical
Publication of DE2030917C3 publication Critical patent/DE2030917C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76291Lateral isolation by field effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf eine Halbleiteranordnung entsprechend dem Oberbegriff des Anspruchs 1.
Anordnungen dieser Art sind bekannt und werden u.a. zur Regelung oder Verstärkung elektrischer Signale verwendet. Eine bekanme Ausführungsform einer derartigen Anordnung ist ein Feldeffekttransistor mit isolierter Gateelektrode, insbesondere der sogenannte »deep-depletionw-Feldeffekttratwistor, der in I.E.EE. Transactions on Electron Devices, ED 13, Nr. 12, Dezember 1966, S. 846-855 und S. 855-862 beschrieben wird. Ein derartiger Feldeffekttransistor besteht im allgemeinen aus einer dünnen Halbleiterschicht, die auf einem elektrisch isolierenden Substrat angebracht und mit einer Source- end einer Drainzone versehen ist. Die
so Gateelektrode ist zwischen der Source' und der Drainzone auf einer auf der Halbleiterschicht liegenden Isolierschicht angebracht. Wenn zwischen der Gate· elektrode und der Halbleiterschicht ein solcher Spannungsunterschied angelegt wird, daß aus der Halbleiter-
schicht Majoriiätsladungsträger verdrängt werden, bildet sich in dieser Schicht eine Verarmungszone, die sich erwünschtenfalls über die ganze Schichtdicke erstrecken und den Widerstand des Stromweges zwischen Source und Drain in erheblichem Maße
M) beeinflussen kann.
Eine derartige Verarmungszone konnte, wenn sie sich in Form eines Ringes über die gan/.e Dicke der Halbleiterschicht erstreckt. z.B. auch zur elektrischen Isolierung des innerhalb der ringförmigen Verarmung*-
h". zone liegenden Teiles der Halbleiterschicht gegen dt π übrigen Teil der Schicht verwendet werden.
In all diesen Fallen ist es erwünscht, daß die Verarmiingsz.one sich von der Oberfläche her über
wenigstens einen erheblichen Teil der Dicke der Halbleiterschicht erstrecken kann.
Dabei ergibt sich jedoch oft die Erscheinung, dall Minoritatsiadungsiräger. die in der Verarmungszone generiert werden, sich in bezug auf das Potential der erwähnten Elektrodenschichi an der Oberfläche unter der Isolierschicht anhäufen und dort die Bildung einer sogenannten Inversionsschicht veranlassen, deren Leitungstyp dem der Halbleiterschicht entgegengesetzt ist. Eine derartige inversionsschicht verhindert eine weitere Ausdehnung der Verarmungszone in der Halbleiterschicht und beeinflußt dadurch auf ungünstige und oft unzulässige Weise die Wirkung der Halbleiteranordnung.
Der Erfindung liegt die Aufgabe zugrunde, die Halbleiteranordnung nach dem Oberbegriff des Anspruchs 1 so auszugestalten, daß eine solche, störende Inversionsschicht vollständig oder weitgehend vermieden wird.
Der Erfindung liegt u. a. die Erkenntnis zugrunde, daß, wenn auf zweckmäßige Weise auf oder in dem schichtförmigen Gebiet von dem ersten Leitungstyp ein gleichrichtender Kontakt angebracht wird, die Bildung einer Inversionsschicht verhindert oder wenigstens in erheblichem Maße gehemmt werden kann, so daß die elektrischen Eigenschaften der Anordnung erheblich verbessert werden.
Die genannte Aufgabe wird in Anwendung dieser Erkenntnis erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen («ferkmale gelöst
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unleransprüchen.
Die Erfindung ist von besonderer Bedeutung für die Anordnungen, bei denen sich die Verarmungszone verhältnismäßig tief in dem schichtförmigen Gebiet erstrecken muß, weil insbesondere in den Fällen das Vorhandensein einer Inversionsschicht sehr ungünstig ist In diesem Falle ist es zweckmäßig, die Halbleiteranordnung gemäß Anspruch 2 auszugestalten.
Der gleichrichtende Kontakt kann über den Anschlußleiter auf verschiedene Weise in Sperrichtung polarisiert werden. Dies kann auf besonders einfache Weise dadurch erfolgen, daß der Kontakt gleichstrommäßig mit der Elektrodenschicht verbunden wird. Diese Elektrodenschicht soll nämlich zur Bildung der Verarmungszone in bezug auf das schichtiörmige Gebiet auf ein derartiges Potentia1 gebracht werden, daß der Gleichrichterkontakt, wenn der erwähnte Anschlußleiter an dieses Potential gelegt wird, in der Sperrichtung polarisiert wird.
Unter einer gleichstrommäßigen Verbindung wird hier auf Übliche Weise eine Verbindung über einen elektrischen Leiter, z. B. einen Metalldraht, eine Metallbahn, oder ein gut leitendes Halbleitergebiet, wie eine hochdotierte Zone, verstanden.
Bei einer besonderen Ausführungsform der Erfindung ist das scfrichtförmige Gebiet vom ersten Leitungstyp vorzugsweise in Form einer epitaktisch angewachsenen einkristallinen Halbleiterschicht auf einem elektrisch isolierenden Substrat angebracht, Dabei wird also das schichtförmige Gcbiel iiiif der von der Oberfläche abgekehrten Seite durch das Substrat begrenzt. Nach einer weiteren besonderen Aiisführungiform grenzt das schichtförmige Gebiet auf dieser Seite nicht an em isolierendes Substrit. sondern an ein Gebiet vom /weiten Leilungslyp. das nut dein si hichtformigcn Gebiet einen pn LJberg.Mg bildet
Wie bereits bemerkt wurde, ist die Erfindung von besondere»· Bedeutung, wenn die Anordnung ein Feldeffekttransistor ist, dessen Source- und Dram-zone auf oder in dem schichtförmigen Gebiet vom ersten Leitungstyp angebracht sind, wobei die Gateelektrode des Feldeffekttransistors durch die erwähnte Elektrodenschicht gebildet wird. Vorzugsweise werden dabei Source und Drain durch an die Oberfläche grenzende Zonen vom ersten Leitungstyp gebildet, die sich über die
in ganze Dicke des schichtförmigen Gebietes erstrecken und eine höhere Dotierung als dieses Gebiet aufweisen, so daß ein »deep-depletion«-Feldeffekttransistor erhalten wird. Bei diesen Transistoren ist es sehr erwünscht, daß die durch die Gateelektrdoe gebildete Verarmungszone über die ganze Dicke in das schichtförmige Gebiet eindringen kann, so daß die Erfindung in diesem Falle von großer Bedeutung ist.
Aus demselben Grunde ist die Erfindung auch besonders vorteilhaft bei einer Anordnung, bei der das schichtfönaige Gebiet durch eine Halbleiterschicht vom ersten Leitungstyp gebildet wird, d·.-, auf dem Substrat angebracht und gegen dieses Substrat elektrisch isoliert ist, wobei die Elektrodenschicht in Form eines Leiters ausgebildet ist, der ein oder mehrere in der erwähnten Halbleiterschicht angebrachte Halbleiterschaltungselemente praktisch völlig umgibt, wobei die Halbleiterschicht eine derartige Dicke und Dotierungskonzentration aufweist, daß die Verarmungszone sich über die ganze Dicke der Halbleiterschicht erstrecken kana Dabei kann der Teil der Halbleiterschicht der sich innerhalb des erwähnten Leiters befindet mit den darin angebrachten Schaltungselementen elektrisch gegen die übrigen Teile der Halbleiterschicht isoliert werden, wenn sich die Verarmungszone über die ganze Dicke
J5 der Schicht erstreckt was, wie oben bereits beschrieben wurde, durch die Anwendung der Erfindung in erheblichem MaSe erleichtert wird.
Es sei bemerkt daß es bekannt ist Teile einer Halbleiterschicht durch die Anbringung ringft/miger Oberflächenzonen, deren Leitungstyp dem der Halbleiterschicht entgegengesetzt ist und die mit der Schicht einen pn-übergang bilden, elektrisch zu isolieren. Die erforderliche Isolierung wird dadurch erhalten, daß über diesem pn-Obergang eine derart hohe Sperrspannung angelegt wird, daß sich die Verarmungszone über die ganze Dicke der Schicht erstreckt (stehe I.E.E.E. International Solid State Circuits Conference. Digest of Technical Papers, Februar 1969, S. 150-151). Diese bekannte Struktur weist den Nachteil auf, daß der
so erwähnte pn-Obergang durch laterale Diffusion verhältnismäßig viel Raum beansprucht während in diesem pn-Übergang infolge seines verhältnismäßig großen Umfangs und Flächeninhalts sehr leicht Fehler auftreten könrur;. Bei dem obenbeschriebenen Isolierungsverfah ren braucht auf der Isolierschicht nur ein sehr schmaler streifenförmiger Leiter angebracht zu werden, dessen Dicke derart gering ist, daß sie sich bei der ringförmigen diffundierten Zcne nach der beschriebenen bekannten Bauart praktisch nicht verwirklichen läßt. Dabei braucht
en bei der hier bescnriebenen Anordnung der erwähnte Leiter nur mit einem oder einigen kleinen Gleichrichterkontakten versehen zu werden. Wenn diese Kortakte in Form diffundierter Zonen mit einem dem der Halb leiterschicht entgegengesetzten l.eitungsup ausgebil-
!-■' det werden, können diese Zonen auch zur Herstellung von Kreuzungen verwendet werden, indem ein ai;f der Isolierschicht liegender Metallstreifen zu beiden Seiten des erwähnten Leiters über Kontaktoffnunpcn -,Ik-
isolierende Schicht an eine der erwähnten diffundierten Zonen anschließt. Die An/ahl und der gegenseitige Abstand der zu einer Elektrodenschich' echöriuen Gleichrichterkontakte sind u. a. von dei Strecke abhängig, die Minoritatsladiingstrager im schichtförmigen (iebict vor ihrer Rekombination zurücklegen können. Der Abstand /wischen zwei benachbarten zu derselben Flektrodenschicht gehörigen Gleichrichterkontakten, wird vorteilhaft höchstens gleich zwei Diffusionslängen der erwähnten Minoritätsladungsträ· get im schiehtförmigen Gebiet gewählt.
Limge Aiisfiihrungsformen der |-rfmiluiig sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. F-Is zeigt
I ι g. I eine Draufsicht auf eine Halbleiteranordnung nach der Lrfindung.
I ι g I und 5 schcmatische Querschnitte durch die Λ no ι -dnung längs dci Linien Il Il und III III der I' ι g. I.
I ΐί 4 eine Draufsnhl auf eine andere Ausfuhruiigslorm einer Anordnung nach der l.rlmdung.
I ι )'. ■") und (i schematiche Querschnitte durch diese Anordnung längs der Linien V-V und Vl-Vl der 1- i g. 4.
I ι μ1. 7 cmc Draufsicht auf eine dritte Aiisfiihrungs-Ii »ι πι ι in·τ Λ nordnung nai h der Firiindung. und
I in )· bis 1 I schematiche Querschnitte i:irch dies·.· Anordnung längs der Linien VIII-VIII, IX IX. X X und \l Xl der I ig.>.
Du I'lguren sind si nematisch und nicht m,il.lst.iblich tie ze ich net. wobei insbesondere die Abmessungen in der Dickenrichtung der Deutlichkeit halber verhältnismäßig si.i'-k übertrieben dargestellt sind, Entsprechende Teile sind in den I 'L'iiren μγ, .illgeineinen nut den gleichen He ζ ut's ziffern bezeichnet
I ig. I ist eine Dr.e^'siiJ-! ,ι ι; mid I ι g. 1 um: i sind sihem.iti-.che Querschnitt iahgs Λ-jv Linien ILII timl IM-III der I ι g. I durch eine Halbleiteranordnung na.h .'er I rfindung in I "im eines f eldeffekl'ransistuv·. ivj! isolierter < iateclektn«de. Die Anordnung enthält ein·-!! Halbleiterkörper I aus Silicium nut emerv an eine praktisch ebene Oberfläche 2 des Körpers grenzenden S1 -hu htförmigen Gebiet V Das scliichtforinige ''■ -.-bie1 i besteht aus einer einkrisialliiien n-lenenden Sih· mm· ..,-Iv.-hl mil ,.,η,.ΚΙ <..*.> ,,(\ι,·\,.->η U, .. l..r. . . .„J χ r.n ..I.I J Ι0Π cm und einer Dicke von 2 iim. die auf einem elektrisch isolierenden Substrat 4 angebracht ist. das in dieser Ausführungsform aus einem Polymer, z. B. einem Epoxydharz besteht, das seinerseits auf einem Glasträger 5 angebracht ist.
Das schichtförmige Gebiet 3 ist an der Oberfläche 2 mit einer elektrisch isolierenden Schicht 6 aus Siliciumoxyd mit einer Dicke von 0.2 μπι überzogen. Auf dieser Schicht 6 ist eine Elektrodenschicht 7 in Form einer Aluminiumschicht mit einer Dicke von etwa 0.5 μπι angebracht. Diese Elektrodenschicht 7 bildet die Gateelektrode des Feldeffekttransistors.
Ferner sind im schiehtförmigen Gebiet 3 eine Source und ein Drain in Form diffundierter n-leitender Zonen 8 und 9 angebracht, die sich über die ganze Dicke der Schicht 3 erstrecken und über Fenster in der Oxydschicht 6 mit Aluminium-Anschlußkontakten to und 11 verbunden sind. Die Source 8 und der Drain 9 haben eine Oberflächenkonzentration von etwa 1020 Donatoratomen pro cni).
Im Betriebszustand wird z. B. über einen Belastungswiderstand 12 (siehe Fig.!) zwischen den Anschlußkontakten 10 und 11 ein Spannungsunterschied angelegt, wodurch Majontätsiadungsträger (m diesem Falle Elektronen) über die Schicht 3 von dem Sourcekontakt 10 zu dem Drainkontakt Il fließen.
Die Galcelektrode 7 wird mittels einer Sparinungsquelle 1 an ein Potential gelegt, das in bezug auf den inner der Galeelektrndo 7 liegenden feil der Siliciumschieht Ϊ negativ isi (siehe I'i g. I). Dadurch werden in dem until der liektrodensi.hichi 7 liegenden I eil der Schicht 3 die Elektronen praktisch aus einer Vcrarmungszone 14 verdrängt, tieren Grenze in F i g. 2 gestrichelt angedeutet ist. Die Hefe, über die sich die Zone 14 in der Schicht 3 erstreckt, ist von dem Potentialunterschied zwischen der Galeelekirode und dem unterliegenden Gebiet 3 abhängig In ilen l: i g. ? und 3 erstreckt sich die Zone 14 über die ganze Dicke der Schicht 3. Die Verarmungszone 14 beeinflußt den Widerstand des schichlfnrmigen Gebietes 3 m einer zu der Oberfläche 2 parallelen Richtung, so daß de Strom zw ischen dem Sourcekoniakt 10 und dem Draiukontakt Il mittels einer Steuerspanniini: an der Lleklrodenschichl 7 eingestellt werden kann
Üei dem obenbeschnehenen ieiiieifeM transistor werden in der Verarmuin-szone !lekiron Lm Ii Paare generiert. Infolge des negativ·.·!·, l'"!eniials der Gateelektrnde 7 werden die Locher unter dieser Hektrodenschicht 7 an der Oberfläche 2 festgehalten Iliner Umstanden können diese !.ocher nrtlu · den Lcitiingsivp der Schicht λ invertieren, wodurch an der Oberfläche 2 eine sogenannte Im crsionssclv· ten wciiliii kann. In den l'igurcr ist die Grcu unter iL: < iateelektr"odc ln.-genden zus.imme: den Obcrli,:. honzonc I V m tier eim· derartige I bei dem beschriebenen lekleii.'.itiaii'-isto-
' erhaleiner ..ingcn- ·. ersion fireten
kann, gesti ichelt da; gestellt.
Das Vorhandensein einer lierariigen Irr. .-rsions schicht beeinträchtigt die Wirkung des \ oldeffekttransistois ir, hohem Maße, weil dadun h bei Lrln'i'ing der iic'g.itA ;.·η Steuerspannung an der Gateelektro.le nicht die VerarmtingszotK- 14 .iusgetchnt. s»--n<it ;n die l.öchivk'inzentraticn in dci lir. -.Tsionssch:^ h: erhöht wird.
I 1Ui die liildung einer derartigen Inversionssi lncht zu ·. ■■; himleni. ist das ■.chichtfcirmige (iebiet 3 (siehe F i g. 1 md Ϊ) nach der l-riindung an tier Oberfläche 2 mit vier irl^ii-hn,-hii-ndrn ki intakten in Form diffundierter p-leitender Zonen Iβ, 17. 18 und 19 versehen.die milder η-leitenden Schicht 3 pn-l iberg.-nge bilden. So bildet (siehe F ι g. 3) die Zone 16 einen pn-übergang 20 mit der Schicht 3. Die Zonen 16, 17. 18 und 19 grenzen an die obenerwähnte Oberflächenzone 15. in der Inversion auftreten kann. Die Zone 16 ist weiter über ein Fenster in der Oxydschicht 6 mit einem AnschluBleiter verbunden, der durch die Aluminiumschicht 7 gebildet wird, die zugleich einen Teil der Gateelektrocr des Feldeffekttransistors bildet.
Im Betriebszustand ist der pn-übergang 20. ebenso wie die pn-Übergänge zwischen den Zonen 17, 18, 19 und der Sch'.-! ϊ 3, infolge des negativen Potentials der Gateelektrode 7 in bezug auf die Schicht 3 in der Sperrichtung polarisiert. Dadurch werden die in der Oberflächenzone 15 vorhandenen Löcher aus dieser Zone abgesaugt und die Bildung der erwähnten Inversionsschicht verhindert.
Infolgedessen wird in der Anordnung nach der Erfindung der Ausdehnung der Verarmungsschicht 14 nichts in den Weg gelegt. Diese Verarmungsschicht kann sich im vorliegenden Beispiel, infolge der gewählten Dotierung und Schichtdicke, über die ganze Dicke der Schicht 3 erstrecken, so daß der Strom zwischen Source und Drain erforderlichenfalls bei
genügend negativer Spannung an der (iateelektmde praktisch gesperrt werden kann.
Die Abstände zwischen /wci benachbarten zu der Elektrodenschicht gehörigen gleichrichtenden Kontakten (somit zwischen den Zonen 16 und 17, 17 und 18, 18 und 19 und 19 und 16) betragen in diesem Beispiel je etwa 160μιη, was weniger als zwei Diffusionslängen von I -öchern in der Schicht 3 ist. welche Diffusionslänge in diesem Beispiel etwa 100 μπι beträgt (mittlere Lebensdauer von Löchern in der Schicht 3 etwa l^isek). Dadurch werden die Locher in der Zone auf zweckmäßige Weise abgesaugt.
Die beschriebene Anordnung läßt sich z. H. auf folgende Weise herstellen Ks wird son einem hochdotierten n-lcitenden Siliciiimsubstrat ausgegangen, auf das epitaktisch eine n-leitende Siliciumschicht 2 mit einem spezifischen Widerstand von 10 Ω cm aufgewachsen wird. Dann wird diese Schicht thermisch oxydiert und die Zonen 8 und 9 werden auf bekannte Weise über eine I icle von etwa 2 um eiiulilfundicrt. Anschließend wird das hochdotierte η-leitende Substrat durch elektrolytisches Atzen in einer V'nigen IM Lösung entfernt. Die Elektrolyse wird an der (irenze zwischen dem hochdotierten Material und der erwähn ten epitaklischen Schicht automatisch beendet Schließlieh wird auf eine Schichtdicke von 2 μπι chemisch abgeätzt. Die erhaltene Schicht wird dann mit einem Epoxydharz 5 auf einer Glasplatte 5 befestigt, wonach die Kontaktfenster und die unterschiedlichen Mctallschichten angebracht werden.
F-" i g. 4 ist eine Draufsicht auf und F i g. 5 und 6 zeigen schematische Querschnitt längs der Linien V-V und Vl-Vl der F i g. 4 durch eine andere Ausführungsform einer Halbleiteranordnung nach der Erfindung, die gleichfalls als ein Feldeffekttransistor mit isolierter Gateelektrode ausgebildet ist. In bezug auf Dotierung und Abmessungen entspricht diese Anordnung praktisch der Anordnung nach den F i g. 1 bis 3 aber unterscheidet sich von der letzteren in zwei wesentlichen Punkten.
Erstens ist die η-leitende Halbleiterschicht in diesem Falle nicht, wie bei dem vorhergehenden Beispiel, auf
„: :__i: i__ e-.i » . l u. rv t-l^lLl-:··«.
körper enthält in diesem Beispiel eine n-leitende Siliciumschicht mit einem spezifischen Widerstand von ΙΟΩ-cm. die epitaktisch auf ein Substrat 34 aus p-leitendem Silicium mit einem spezifischen Widerstand von etwa 100 Ω ■ cm aufgewachsen ist. das mit einem ohmschen Kontakt 32 versehen ist. Dadurch wird (siehe Fig. 5 und 6) ein pn-Übergang 35 erhalten, der im Betriebszustand mittels einer Spannungsquelle 33 in der Sperrichtung polarisiert wird (siehe F i g. 5). wobei sich im Halbleiterkörper eine Verarmungszone bildet, deren Grenzen 30 und 31 mit gestrichelten Linien in den F i g. 5 und 6 angedeutet sind.
Der zweite wesentliche Unterschied mit dem Ausführungsbeispiel nach den F i g. 1 bis 3 besteht darin, daß der gleichrichtende Kontakt, mit dessen Hilfe nach der Erfindung Löcher aus der zusammenhängenden Oberflächenzone 15 abgesaugt werden müssen, in diesem Falie nicht durch eine p-leitende Halbleiterzone, sondern durch einen gleichrichtenden Kontakt zwischen Teilen 26, 27, 28 und 29 der Metallschicht 7 und dem n-Ieitenden Gebiet 3 gebildet wird (siehe Fig.4 und 6). Die Metallschicht 7 besteht zu diesem Zweck aus Nickel, das mit η-leitendem Silicium einen gleichrichtenden Metall-Halbleiter-Übergang (Schottky-Grenzschicht) bilden kann. Über Fenster in der Oxydschicht 6
schließen sich die Teile 26 bis 29 der Metallschicht 7 an die Schicht 3 an und bilden mit dieser gleichrichtende Kontakte, die infolge des negativen Potentials der (jatcclektrode im lictriebszusiand in der Sperrichtung polarisiert sind.
Die übrigen Eigenschaften und die Wirkungsweise dieser Anordnung entsprechen weiter völlig denen der Anordnung nach den F ι g. I bis S, die. wie bereits erwähnt wurde, die gleiche fieometrie. die gleichen Abmessungen und die gleichen Dotierungskonzentra tionen aufweist. Die Source 10 und der Dram Il bestehen, wie im vorhergehenden Rcispiel. aus Aluminium.
Die (irenze 30 der Verarmiingszoiic ties pn-llbcrgangs 35 vet schiebt s». h bei Änderung der Sprn spannung über diesem Übergang. Diese Verarmungs/one konnte statt durch einen pn-1 Ibcrgang auch durch eine Metall-Isolator-Halhleitersiniktur entsprechend dt" Verarmungszone 14 gebildet werden und kann er iorderiicheniaiis auch zur Steuerung der Anordnung verwendet werden.
F-' ι g. 7 ist eine Draufsicht auf und I ι g. 8. 4. |() und I I /eigen schematische Querschnitte längs der linien VHI-VIII. IX IX. XX und Xl-Xl der Fig. 7 durch eine ganz verschiedene Ausführungsform einer Anordnung nach der Erfindung. Die Anordnung enthält ein Substrat 54 aus p-leitendem Silicium mit einem spezifischen Widerstand von 1OiJ cm. auf dem eine einkristallinc η-lotende Siliciumschicht 53 mit einem spe/i'ischen Widerstand von I il cm und einer Dicke von 3 μηι epitaktisch angewachsen ist (siehe I ig.X und 4). Die Schicht 53 ist auf der Oberflache 52 mit einer Sili'.'iumoxydschicht 56 mit einer Dicke von 0.2 um überzogen. Auf der Schicht 56 ist ein Leiter in form einer streifenförmigen Aluminiumschicht 57 mit einer Breite von 5 μπι angebracht. In der Schicht 53 ist ferner ein planarer Transistor mit einer p-leitenden Basiszone sä pindr π-!A!tcndc!i Emitterzone 59. einem Emitterkontakt 60. einem Basiskoniakt 61 und einem Kollektorkontakt 62 angebracht (siehe F i g. 7 und 8). Dieser Transistor ist nahezu völlig von der Aluminiumschiff' 57 umgeben (siehe F i g. 7).
Mekan ^am koc^kriahdnnn Tra ncictnr tct in t\t*r
Schicht 53 ein zweiter Transistor mit einem Emitterkontakt 63. einem mit dem Kollektorkontakt 62 des ersten Transistors verbundenen Basiskontakt 64 und einem Kollektorkontakt 65 angebracht (siehe F i g. 7). Auch dieser Transistor ist praktisch völlig von der Aluminiumschicht 57 umgeben
Im Betriebszustand wird die Elektrodenschicht 57 auf ein negatives Potential in bezug auf die Schicht 53 gebracht. Dies kann (siehe F i g. 7) z. B. mit Hilfe einer an die Aluminiumschicht 57 und an einen der Kollektorkontakte (z. B. 65) angeschlossenen Spannungsquelle 66 erfolgen. Dadurch werden aus dem unter der Schicht 57 liegenden Teil der Schicht 53 Elektronen entfernt, so daß sich dort eine Verarmungszone bildet, deren Grenzen mit einer gestrichelten Linie 67 angedeutet sind (siehe F i g. 9 und 10). Wenn sich diese Verarmungszone über die ganze Dicke der Schicht 53 erstreckt während der pn-Übergang 68 zwischen dem Substrat 54 und der Schicht 53 außerdem in der Sperrichtung polarisiert ist (wie in F i g. 11 schematisch dargestellt ist). wird dadurch der Teil der Schicht 53. in dem sich der Transistor (60, 61, 62) befindet und der von der Metallschicht 57 umgeben ist. elektrisch gegen das Substrat 54 und gegen den übrigen Teil der Schicht 53 isoliert. Dies trifft auch für den von der Metallschicht 57
umgebenen It'll ili'r Schuh! 51 /u. in dem sich der '! r.insistor (61, 64, 65) befindet Die (iren/.en 72 und 71 der /u dem pn-Übergang gehörigen Verarmiings/one sind in den Figuren gestrichelt dargestellt.
Wii· hei den vorhergehenden Beispielen i-rgihl sich auch hier das Problem, daß meistens in der Schicht 5.1 unter der l.lektrodenschicht 57 infolge des negativen Potentials der le'/teren Schicht in bezug auf die Schicht 5} eine Inversionsschicht in den an die Oberfläche 52 irren/enden Zonen 69 gebildet wird, tieren Grenzen in den figuren schematisch gestrichelt tiargestellt sind Dun h das Vorhandensein derartiger Inversionsschichten können sich the Verarmiingszoiien praktisch mehl iibfi die Zonen M hinweg und bestimmt nicht über die ganze Dicke ier Schicht 51 erstreiken, es sei denn, dall unzulässig hohe Spannungsunterschiede zwischen tier Miiminiumsfhicht ΐ7 und der SiIn iiimschichl 51 angeli'.'t werden. Nach der Erfindung wird daher auch in diesem I alle die n-lcitende Schicht 51 ,in der Oberfläche 52 mit einem oder mehreren Clleiehrichirikontakten in I orm diffundierter p-leitender Oberilachenzonen 70 versehen, die (siehe f ι g. 8 und 10) an die Zonen 69 grenzen, in denen sich liniTsionssehichien bilder1 konnten. Die Aluminiumschich' 57 schließt sich über Kontaktfenster (siehe I" ι g. 7 und K)) an die Zonen 70.111
Im Ik'triebszustand wird mn Hilfe der Spannungsquelle 66 an die Schicht 57 eine negati\e Spannung von etwa 30 V in bezug auf the Schicht 51 gelegt. Dank dem Vorhandensein der Zonen 70 kann dadurch in der Schicht 51 bei dieser verhältnismäßig niedrigen Spannung eine Verarmungszone 67 gebildet werden, die sich liber die ganze Dicke der Schicht 53 erstreckt und somit zusammen mit dem pn-l !bergung 68 eine effektive elektrische Isolierung sichert. Die pn-Übergänge zwischen den ρ leitenden Zonen 70 und der η-leitenden Schicht 51 werden namhch mit Hilfe der Spannungsquelle66 Ober die Aluminiumschicht 57 in tier Sperrichtuiig polarisiert und saugen die in den Verarmungszonen 67 generierten Löcher aus den Obeiflächenzonen 69 ab. so daß sich dort keine Inversionsschicht bilden kann.
Der nesontiers schmale Aiuminiumstreitcn i/ beansprucht viel weniger Raum als die üblicherweise bei integrierten Schaltungen zur gegenseitigen Isolierung von Inseln verwendeten Trennkanäle Die p-leitenden Zonen 70 weisen verhältnismäßig geringe Abmessungen von z.B. 10 χ 20 jim auf und können außerdem vorteilhaft bei Kreuzungen der Aluminiumschicht 57 mit anderen Verbindungen in der Schaltung verwendet w erden (siehe z. Ii. ί i g. 7 und 10. Kreuzung 60/57).
fine oder mehrere der p-leitenden Zonen 70 können selbstverständlich, wie im Beispiel nach den I' ι g. 4 bis h. durch gleichrichtende Metall-Halblciter-Kontakle ersetzt werden, wobei / I). der Leiter 57 aus Nickel hergestellt wird, das mit der Schicht 53 über Kontaktfenster in tier Oxydschicht 56 gleichrichtende Kontakte bildet. Um eine ununterbrochene isolierende Verarmiingszone 67 /u erhalten, die die Transistoren völlig umgibt, soll tlann aber die Schicht 57 an der Stelle dieses gleichrichtenden Kontakts praktisch ununterbrochen sein, obgleich ein sehr schnuller Spalt oiler Kratz unter I Imständen zulässig ist.
Weiler durfte es einleuchten, daß die Schicht 51 stan auf einem p-leitender Substrat 54 auch auf einem isolierenden Substrat angebracht werden kann, tlas dem Substrat im Beispiel nach tlen (·" i g. 1 bis f entspricht.
Die in den F i j». 4 bis 11 beschriebenen Anordnungen können unier Verwendungen in der Halbleiteriechnik üblicher Verfahren zur Oxydation, zur Diffusion, zum epitaktischen Anwachsen und zum Aufdampfen, in Verbindung mit bekannten photolilhographischen Ätzverfahren hergestellt werden.
Die gleichrichtenden Kontakte (16, 26, 70), die in den beschriebenen Beispielen unmittelbar mit den Flektro-Jenschichien (7 bzw. 57) verbunden sind, können auch über einen gesonderten Anschlußleiter .in das gewünschte Potential gelegt werden, welches Potential nicht gleich dem der erwähnten Flektrodenschichten zu sein braucht. Ferner können statt Silicium auch andere Halbleitermaterialien und statt Siliciumoxyd auch andere Isoliermaterialien verwendet werden, während auch andere Metallschichten zur Verwendung kommen können, vorausgesetzt, daß diese die Bedingungen nach der Erfindung erfüllen. Auch können alle Leitungstypen durch die entgegengesetzten ersetzt und andere Dotierungskonzentrationen und Abmessungen verwendet werden.
Es versteht sich, daß die Erfindung nicht nur bei den in den Beispielen beschriebenen Feldeffekttransistoren und Isoherungsstruktur. sondern unter Beibehaltung der erwähnten Vorteile auch bei allen Anordnungen angewandt werden kann, bei denen in einer Halbleiterschicht der Strom in der .Schichtrichtung durch eine Verarmuiigszone beeinflußt wird, deren Ausdehnung in der Dickenrichtung der Schicht durch die Bildung einer Inversionsschicht der beschriebenen Art verhindert wird.
Hierzu 4 Blatt Zeichnungen

Claims (1)

  1. Patentansprüche:
    1. Halbleiteranordnung mit einer von einem Substrat elektrisch isolierten Halbleiterschicht (3; 53) eines ersten Leitungstypi, einer auf die Oberfläche (2· 52) der Halbleiterschicht angeordneten Isolierschicht (6; 56) und einer auf der Isolierschicht angeordneten Elektrodenschicht (7; 57), bei der durch Anlegen einer Spannung an die Elektrodenschicht in der Halbleiterschicht eine Verarmungszone (14; 67) gebildet wird, die den Widerstand zwischen den zu beiden Seiten der Elektrodenschicht liegenden Teilen der Halbleiterschicht (3; 53) beeinflußt, dadurch gekennzeichnet, daß die Halbleiterschicht mit einem am unter der Elektrodenschicht (7; 57) liegenden Bereich der Halbleiterschicht (3; 53) angrenzenden, im Betrieb gesperrten gleichrichtenden Kontakt (16—19; 26—29; 70) versehen isL
    2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterschicht (3; 53) eine derartige Dicke und Dotierungskonzentration aufweist, daß sich die Verarmungszone (14; 67) über die ganze Dicke der Schicht (3; 53) erstrecken kann.
    3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der gleichrichtende Kontakt (16—19; 26—29; 70) gleichstrommäßig mit der Elektrodenschicht (7; 57) verbunden ist
    4. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Gleichrichterkontakt (26—29) durch eine auf der Halbleiterschicht (3) vom ersten Leitungstyp angebrachte Metallschicht (7) gebildet wird, die mit der Halbleiterschicht (3) einen gleichrichtenden Metall-Halbli'terkontakt bildet.
    5. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Elektrodenschicht (7) aus einem Metall besteht, das mit der Halbleiterschicht (3) vom ersten Leitungstyp einen gleichrichtenden Kontakt (26-29) bildet, und daß sich die Elektrodenschicht (7) durch eine öffnung in der Isolierschicht (6) an die Halbleiterschicht (3) anschließt.
    6. Halbleiteranordnung nach einem der AnspiO-ehe 1 bis 3, dadurch gekennzeichnet, daß der gleichrichtende Kontakt durch eine an der Halbleiterschicht (3; 53) vom ersten Leitungstyp angrenzende Zone (16—19; 70) vom zweiten Leitungstyp gebildet wird.
    7. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Elektrodenschicht (7; 57) über eine öffnung in der Isolierschicht (6; 56) mit der Zone (16—19; 70) vom zweiten Leitungstyp verbunden ist.
    8. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiterschicht (3) vom ersten Leitungstyp in Form einer einkristallinen Schicht auf einem elektrisch isolierenden Substrat (4) angebracht ist.
    9. Halbleiteranordnung nach einem der Ansprüche I bis 1, dadurch gekennzeichnet, daß die Halbleiterschicht (3; 53) vom ersten Lehungstyp auf der von der erwähnten Oberfläche (2; 52) abgekehrten Seite an ein Gebiet (34; 54) vom /weiten Leiiungstyp angrenzt, das mil der Halbleiterschicht (3; 53) einen pn-Übergang (IV, 68) bildet.
    10. Halbleiteranordnung nach einem der vorstehenden Ansprüche. Jadurch gekennzeichnet, daß dir Anordnung ein Feldeffekttransistor ist. dessen Gate-Elektrode aus der Elektrodenschicht (7) besteht und dessen Source- und Drainelektroden (10, II) auf den zu beiden Seiten der Gate-Elektrodenschicht (7) liegenden Teilen der Halbleiterschicht ι (3) angebracht sind.
    11. Halbleiteranordnung nach Anspruch 10. dadurch gekennzeichnet, daß die Source- und Drainelektroden (10, 11) auf an die Oberfläche (2) grenzenden Zonen (8, 9) vom ersten Leimngstyp
    ίο angebracht sind, die sich über die ganze Dicke der Halbleiterschicht (3) vom ersten Leitungstyp erstrecken und eine höhere Dotierung als diese Schicht aufweisen.
    IZ Halbleiteranordnung nach einem der Ansprü-
    ii ehe 1 bis 9, dadurch gekennzeichnet, daß die Elektrodenschicht als ein Leiter (57) ausgebildet ist, der ein oder mehrere in der Halbleiterschicht (53) angebrachte Halbleiterschaltungselemente (58—60; 62—64) praktisch völlig umgibt, wobei die HaIb leiterschicht (53) eine derartige Dicke und Dotie rungskonzentration aufweist, daß sich die Verarmungszone (67) über die ganze Dicke der Halbleiterschicht erstrecken kann.
    13. Halbleiteranordnung nach einem der vorste henden Ansprüche, dadurch gekennzeichnet, daß der Abstand zwischen zwei benachbarten zu derselben Ele&rodenschicht (7; 57) gehörigen Gleichrichterkontakten (16—19; 26—29; 70) höchstens gleich zwei Diffusionslängen der Minoritätsla-
    jo dungsträger in der Halbleiterschicht (3; 53) vom ersten Leitung&typ ist
DE2030917A 1969-07-01 1970-06-23 Halbleiteranordnung Expired DE2030917C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL6910027.A NL161304C (nl) 1969-07-01 1969-07-01 Halfgeleiderinrichting met een laagvormig gebied en een door een isolerendelaag van het laagvormig gebied gescheiden elektrodelaag, zodat bij het aanleggen van een geschikte potentiaal op de elektrodelaag in het laagvormig gebied een uitputtingszone wordt gevormd.

Publications (3)

Publication Number Publication Date
DE2030917A1 DE2030917A1 (de) 1971-01-14
DE2030917B2 DE2030917B2 (de) 1980-11-20
DE2030917C3 true DE2030917C3 (de) 1981-07-09

Family

ID=19807349

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2030917A Expired DE2030917C3 (de) 1969-07-01 1970-06-23 Halbleiteranordnung

Country Status (8)

Country Link
US (1) US3678347A (de)
JP (1) JPS4944793B1 (de)
CH (1) CH511512A (de)
DE (1) DE2030917C3 (de)
FR (1) FR2050427B1 (de)
GB (1) GB1320778A (de)
NL (1) NL161304C (de)
SE (1) SE367513B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA948331A (en) * 1971-03-16 1974-05-28 Michael F. Tompsett Charge transfer imaging devices
JPS5214944B1 (de) * 1971-06-04 1977-04-25
JPS573225B2 (de) * 1974-08-19 1982-01-20
US4035829A (en) * 1975-01-13 1977-07-12 Rca Corporation Semiconductor device and method of electrically isolating circuit components thereon
US4611220A (en) * 1983-11-16 1986-09-09 General Motors Corporation Junction-MOS power field effect transistor
US4786952A (en) * 1986-07-24 1988-11-22 General Motors Corporation High voltage depletion mode MOS power field effect transistor
US4769685A (en) * 1986-10-27 1988-09-06 General Motors Corporation Recessed-gate junction-MOS field effect transistor
US7714352B2 (en) * 2006-02-09 2010-05-11 Nissan Motor Co., Ltd. Hetero junction semiconductor device
US10374070B2 (en) 2013-02-07 2019-08-06 John Wood Bidirectional bipolar-mode JFET driver circuitry
US11101372B2 (en) 2013-02-07 2021-08-24 John Wood Double-sided vertical power transistor structure
US10700216B2 (en) 2013-02-07 2020-06-30 John Wood Bidirectional bipolar-mode JFET driver circuitry
US10049884B2 (en) * 2013-02-07 2018-08-14 John Wood Anodic etching of substrates
US10084054B2 (en) 2016-06-03 2018-09-25 Alfred I. Grayzel Field effect transistor which can be biased to achieve a uniform depletion region

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1789084B2 (de) * 1961-08-17 1973-05-30 Rca Corp., New York, N.Y. (V.St.A.) Duennschicht-verknuepfungsglied und verfahren zu seiner herstellung
US3576392A (en) * 1968-06-26 1971-04-27 Rca Corp Semiconductor vidicon target having electronically alterable light response characteristics
US3560815A (en) * 1968-10-10 1971-02-02 Gen Electric Voltage-variable capacitor with extendible pn junction region
US3535600A (en) * 1968-10-10 1970-10-20 Gen Electric Mos varactor diode
US3566219A (en) * 1969-01-16 1971-02-23 Signetics Corp Pinched resistor semiconductor structure

Also Published As

Publication number Publication date
JPS4944793B1 (de) 1974-11-30
DE2030917B2 (de) 1980-11-20
FR2050427B1 (de) 1976-03-19
GB1320778A (en) 1973-06-20
FR2050427A1 (de) 1971-04-02
CH511512A (de) 1971-08-15
NL161304B (nl) 1979-08-15
SE367513B (de) 1974-05-27
US3678347A (en) 1972-07-18
NL161304C (nl) 1980-01-15
DE2030917A1 (de) 1971-01-14
NL6910027A (de) 1971-01-05

Similar Documents

Publication Publication Date Title
DE68926384T2 (de) Lateraler Leitfähigkeitsmodulations-MOSFET
DE69034136T2 (de) Bipolarer transistor mit isolierter steuerelektrode
DE1789206C3 (de) Feldeffekt-Transistor
DE2412699C2 (de) Ladungsgekoppeltes Halbleiterbauelement
DE2030917C3 (de) Halbleiteranordnung
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE3806164C2 (de)
DE3241184C2 (de) Leistungs-MOS-FET
DE2016760C3 (de) Halbleiteranordnung
DE1489937A1 (de) Halbleiterbauelement
DE2234973B2 (de) MIS-Feldeffekttransistor
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3785483T2 (de) Halbleiteranordnung mit einem Bipolartransistor und Feldeffekttransistoren.
DE68904343T2 (de) Bipolarer transistor mit isolierter steuerelektrode.
DE1564420A1 (de) Halbleitervorrichtung
DE3040873C2 (de) Feldeffekttransistor
DE2716205B2 (de) Elektrolumineszenzanzeigevorrichtung und Verfahren zu deren Herstellung
DE112020002222T5 (de) Siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumkarbid-halbleitervorrichtung
DE2061689C3 (de) Tunnel-Laufzeitdiode mit Schottky-Kontakt
DE3002897A1 (de) Torgesteuerter halbleiterbaustein
DE1614250C3 (de) Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen
DE2235502C3 (de) Elektrolumineszierende Halbleiteranordnung
DE2046053B2 (de) Integrierte Schaltung
DE1803032A1 (de) Steuerbares Halbleiterbauelement
DE1764262A1 (de) Halbleiteranordnung,die mit einer Unterlage fest verwachsen ist

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee