DE2030917B2

DE2030917B2 - Halbleiteranordnung

Info

Publication number: DE2030917B2
Application number: DE2030917A
Authority: DE
Inventors: Johannes Arnoldus Appels; Else Kooi; Theodorus Joannes Tulp
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1969-07-01
Filing date: 1970-06-23
Publication date: 1980-11-20
Also published as: JPS4944793B1; DE2030917C3; FR2050427B1; GB1320778A; FR2050427A1; CH511512A; NL161304B; SE367513B; US3678347A; NL161304C; DE2030917A1; NL6910027A

Description

Die Erfindung bezieht sich auf eine Halbleiteranordnung entsprechend dem Oberbegriff des Anspruchs 1.

Anordnungen dieser Art sind bekannt und werden u. a. zur Regelung oder Verstärkung elektrischer Signale verwendet. Eine bekannte Ausführungsform einer derartigen Anordnung ist ein Feldeffekttransistor mit isolierter Gateelektrode, insbesondere der sogenannte »deep-depletion«-Feldeffekttransistor, der in I.E.E.E. Transactions on Electron Devices, ED 13, Nr. 12, Dezember 1966, S. 846-855 und S. 855-862 beschrieben wird. Ein derartiger Feldeffekttransistor besteht im allgemeinen aus einer dünnen Halbleiterschicht, die auf einem elektrisch isolierenden Substrat angebracht und mit einer Source- und einer Drainzone versehen ist. Die Gateelektrode ist zwischen der Source- und der Drainzone auf einer auf der Halbleiterschicht liegenden Isolierschicht angebracht. Wenn zwischen der Gateelektrode und der Halbleiterschicht ein solcher Spannungsunterschied angelegt wird, daß aus der Halbleiterschicht Majoritätsladungsträger verdrängt werden, bildet sich in dieser Schicht eine Verarmungszone, die sich erwünschtenfalls über die ganze Schichtdicke erstrecken und den Widerstand des Stromweges zwischen Source und Drain in erheblichem Maße

bo beeinflussen kann.

Eine derartige Verarmungszone könnte, wenn sie sich in Form eines Ringes über die ganze Dicke der Halbleiterschicht erstreckt, z. B. auch zur elektrischen Isolierung des innerhalb der ringförmigen Verarmungs-

zone liegenden Teiles der Halbleiterschicht gegen den übrigen Teil der Schicht verwendet werden.

In all diesen Fällen ist es erwünscht, daß die Verarmungszone sich von der Oberfläche her über

wenigstens einen erheblichen Teil der Dicke der Halbieiterschicht erstrecken kann.

Dabei ergibt sich jedoch oft die Erscheinung, daß Minoritätsladungsträger, die in der Verarmungszone generiert werden, sich in bezug auf das Potential der erwähnten Elektrodenschicht an der Oberfläche unter der Isolierschicht anhäufen und dort die Bildung einer sogenannten Inversionsschicht veranlassen, deren Leitungstyp dem der Halbleiterschicht entgegengesetzt ist Eine derartige Inversionsschicht verhindert eine weitere ι ο Ausdehnung der Verarmungszone in der Halbleiterschicht und beeinflußt dadurch auf ungünstige und oft unzulässige Weise die Wirkung der Halbleiteranordnung.

Der Erfindung liegt die Aufgabe zugrunde, die Halbleiteranordnung nach dem Oberbegriff des Anspruchs 1 so auszugestalten, daß eine solche, störende Inversionsschicht vollständig oder weitgehend vermieden wird.

Der Erfindung liegt u. a. die Erkenntnis zugrunde, daß, wenn auf zweckmäßige Weise auf oder in dem schichtförmigen Gebiet von dem ersten Leitungstyp ein gleichrichtender Kontakt angebracht wird, die Bildung einer Inversionsschicht verhindert oder wenigstens in erheblichem Maße gehemmt werden kann, so daß die elektrischen Eigenschaften der Anordnung erheblich verbessert werden.

Die genannte Aufgabe wird in Anwendung dieser Erkenntnis erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale jo gelöst.

Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Die Erfindung ist von besonderer Bedeutung für die Anordnungen, bei denen sich die Verarmungszone »5 verhältnismäßig tief in dem schichtförmigen Gebiet erstrecken muß, weil insbesondere in den Fällen das Vorhandensein einer Inversionsschicht sehr ungünstig ist. In diesem Falle ist es zweckmäßig, die Halbleiteranordnung gemäß Anspruch 2 auszugestalten.

Der gleichrichtende Kontakt kann über den Anschlußleiter auf verschiedene Weise in Sperrichtung polarisiert werden. Dies kann auf besonders einfache Weise dadurch erfolgen, daß der Kontakt gleichstrommäßig mit der Elektrodenschicht verbunden wird. Diese Elektrodenschicht soll nämlich zur Bildung der Verarmungszone in bezug auf das schichtförmige Gebiet auf ein derartiges Potential gebracht werden, daß der Gleichrichterkontakt, wenn der erwähnte Anschlußleiter an dieses Potential gelegt wird, in der Sperrichtung to polarisiert wird.

Unter einer gleichstrommäßigen Verbindung wird hier auf übliche Weise eine Verbindung über einen elektrischen Leiter, z. B. einen Metalldraht, eine Metallbahn, oder ein gut leitendes Halbleitergebiet, wie eine hochdotierte Zone, verstanden.

Bei einer besonderen Ausführungsform der Erfindung ist das schichtförmige Gebiet vom ersten Leitungstyp vorzugsweise in Form einer epitaktisch angewachsenen einkristaliinen Halbleiterschicht auf einem elektrisch μ isolierenden Substrat angebracht. Dabei wird also das schichtförmige Gebiet auf der von der Oberfläche abgekehrten Seite durch das Substrat begrenzt. Nach einer weiteren besonderen Ausführungsform grenzt das schichtförmige Gebiet auf dieser Seite nicht an ein isolierendes Substrat, sondern an ein Gebiet vom zweiten Leitungstyp, das mit dem schichtförmigen Gebiet einen pn-Übergang bildet.

Wie bereits bemerkt wurde, ist die Erfindung von besonderer Bedeutung, wenn die Anordnung ein Feldeffekttransistor ist, dessen Source- und Drainzone auf oder in dem schichtförmigen Gebiet vom eisten Leitungstyp angebracht sind, wobei die Gateelektrode des Feldeffekttransistors durch die erwähnte Elektrodenschicht gebildet wird. Vorzugsweise werden dabei Source und Drain durch an die Oberfläche grenzende Zonen vom ersten Leitungstyp gebildet, die sich über die ganze Dicke des schichtförmigen Gebietes erstrecken und eine höhere Dotierung als dieses Gebiet aufweisen, so daß ein »deep-depletionw-Feldeffekttransistor erhalten wird. Bei diesen Transistoren ist es sehr erwünscht, daß die durch die Gateelekirdoe gebildete Verarmungszone über die ganze Dicke in das schichtförmige Gebiet eindringen kann, so daß die Erfindung in diesem Falle von großer Bedeutung ist.

Aus demselben Grunde ist die Erfindung auch besonders vorteilhaft bei eirer Anordnung, bei der das schichtförmige Gebiet durch eine Halbleiterschicht vom ersten Leitungstyp gebildet wird, die auf dem Substrat angebracht und gegen dieses Substrat elektrisch isoliert ist, wobei die Elektrodenschicht in Form eines Leiters ausgebildet ist, der ein oder mehrere in der erwähnten Halbleiterschicht angebrachte Halbleiterschaltungselemente praktisch völlig umgibt, wobei die Halbleiterschicht eine derartige Dicke und Dotierungskonzentration aufweist, daß die Verarmungszone sich über die ganze Dicke der Halbleiterschicht erstrecken kann. Dabei ^nn der Teil der Halbleiterschicht, der sich innerhalb des erwähnten Leiters befindet, mit den darin angebrachten Schaltungselementen elektrisch gegen die übrigen Teile der Halbleiterschicht isoliert werden, wenn sich die Verarmungszone über die ganze Dicke der Schicht erstreckt, was, wie oben bereits beschrieben wurde, durch die Anwendung der Erfindung in. erheblichem Maße erleichtert wird.

Es sei bemerkt, daß es bekannt ist, Teile einer Halbleiterschicht durch die Anbringung ringförmiger Oberflächenzonen, deren Leitungstyp dem der Halbleiterschicht entgegengesetzt ist und die mit der Schicht einen pn-übergang bilden, elektrisch zu isolieren. Die erforderliche Isolierung wird dadurch erhalten, daß über diesem pn-übergang eine derart hohe Sperrspannung angelegt wird, daß sich die Verarmungszone über die ganze Dicke der Schicht erstreckt (siehe I.E.E.E. International Solid State Circuits Conference, Digest of Technical Papers, Februar 1969, S. 150—151). Diese bekannte Struktur weist den Nachteil auf, daß de.· erwähnte pn-Übergang durch laterale Diffusion vei hältnismäßig viel Raum beansprucht, während in diesem pn-Übergang infolge seines verhältnismäßig großen Umfangs und Flächeninhalts sehr leicht Fehler auftreten können. Bei dem obenbeschriebenen Isolierungsverfahren braucht auf der Isolierschicht nur ein sehr schmaler streifenförmiger Leiter angebracht zu werden, dessen Dicke derart gering ist, daß sie sich bei der ringförmigen diffundierten Zone nach der beschriebenen bekannten Bauart praktisch nicht verwirklichen läßt. Dabei braucht bei der hier beschriebenen Anordnung der erwähnte Leiter nur mit einem oder einigen kleinen Gleichrichterkontakten versehen zu werden. Wenn diese Kontakte in Form diffundierter Zonen mit einem dem der Halbleiterschicht entgegengesetzten Leitungstyp ausgebildet werden, können diese Zonen auch zur Herstellung von Kreuzungen verwendet werden, indem ein auf der Isolierschicht liegender Metallstreifen zu beiden Seiten des erwähnten Leiters über Kontaktöffnungen die

isolierende Schicht an eine der erwähnten diffundierten Zonen anschließt Die Anzahl und der gegenseitige Abstand der zu einer Elektrodenschicht gehörigen Gleichrichterkontakte sind u. a. von der Strecke abhängig, die Minoritätsladungsträger im schichtförmigen Gebiet vor ihrer Rekombination zurücklegen können. Der Abstand zwischen zwei benachbarten zu derselben Elektrodenschicht gehörigen Gleichrichterkontakten, wird vorteilhaft höchstens gleich zwei Diffusionslängen der erwähnten Minoritätsladungsträger im schichtförmigen Gebiet gewählt

Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigt

F i g. 1 eine Draufsicht auf eine Halbleiteranordnung nach der Erfindung,

Fig.2 und 3 schematische Querschnitte durch die Anordnung längs der Linien U-II und 1II-III der F i g. 1,

F i g. 4 eine Draufsicht auf eine andere Ausführungsform einer Anordnung nach der Erfindung,

F i g. 5 und 6 schematische Querschnitte durch diese Anordnung längs der Linien V-V und VI-VI der F i g. 4,

F i g. 7 eine Draufsicht auf eine dritte Ausführungsform einer Anordnung nach der Erfindung, und

F i g. 8 bis 11 schematische Querschnitte durch diese Anordnung längs der Linien VIII-VIII, IX-IX, X-X und XI-XI der Fig. 7.

Die Figuren sind schematisch und nicht maßstäblich gezeichnet, wobei insbesondere die Abmessungen in der Dickenrichtung der Deutlichkeit halber verhältnismäßig stark übertrieben dargestellt sind. Entsprechende Teile sind in den Figuren im allgemeinen mit den gleichen Bezugsziffern bezeichnet

F i g. 1 ist eine Draufsicht auf und F i g. 2 und 3 sind schematische Querschnitte längs der Linien H-Il und ill-III der Fig. 1 durch eine Halbleiteranordnung nach der Erfindung in Form eines Feldeffekttransistors mit isolierter Gateelektrode. Die Anordnung enthält einen Halbleiterkörper 1 aus Silicium mit einem an eine praktisch ebene Oberfläche 2 des Körpers grenzenden schichtförmigen Gebiet 3. Das schichtförmige Gebiet 3 besteht aus einer einkristallinen η-leitenden Siliciumschicht mit einem spezifischen Widerstand von etwa IG Ω - cm und einer Dicke von 2 μπι, die auf einem elektrisch isolierenden Substrat 4 angebracht ist, das in dieser Ausführungsform aus einem Polymer, z. B. einem Epoxydharz besteht das seinerseits auf einem Glasträger 5 angebracht ist.

Das schichtförmige Gebiet 3 ist an der Oberfläche 2 mit einer elektrisch isolierenden Schicht 6 aus Siliciumoxid mit einer Dicke von 0,2 μιη überzogen. Auf dieser Schicht 6 ist eine Elektrodenschicht 7 in Form einer Aluminiumschicht mit einer Dicke von etwa 0,5 Rm angebracht Diese Elektrodenschich' 7 bildet die Gateelektrode des Feldeffekttransistors.

Ferner sind im schichtförmigen Gebiet 3 eine Source und ein Drain in Form diffundierter η-leitender Zonen 8 und 9 angebracht, die sich über die ganze Dicke der Schicht 3 erstrecken und über Fenster in der Oxydschicht 6 mit Aluminium-Anschlußkontakten IO und 11 verbunden sind. Die Source 8 und der Drain 9 haben eine Oberflächenkonzentration von etwa 10²⁰ Donatoratomen pro 0113.

Im Betriebszustand wird z. B. über einen Belastungswiderstand 12 (siehe F i g. 1) zwischen den Anschlußkontakten 10 und 11 ein Spannungsunterschied angelegt, wodurch Majoritätsladungsträger (in diesem Falle Elektronen) über die Schicht 3 von dem

Sourcekontakt 10 zu dem Drainkontakt 11 fließen.

Die Gateelektrode 7 wird mittels einer Spannungsquelle 13 an ein Potential gelegt, das in bezug auf den unter der Gateelektrode 7 liegenden Teil der Siliciumschicht 3 negativ ist (siehe F i g. 1). Dadurch werden in dem unter der Elektrodenschicht 7 liegenden Teil der Schicht 3 die Elektronen praktisch aus einer Verarmungszone 14 verdrängt, deren Grenze in F i g. 2 gestrichelt angedeutet ist. Die Tiefe, über die sich die Zone 14 in der Schicht 3 erstreckt, ist von dem Potentialunterschied zwischen der Gateelektrode und dem unterliegenden Gebiet 3 abhängig. In den F i g. 2 und 3 erstreckt sich die Zone 14 über die ganze Dicke der Schicht 3. Die Verarmungszone 14 beeinflußt den

ι 5 Widerstand des schichtförmigen Gebietes 3 in einer zu der Oberfläche 2 paraiieien Richtung, so daß der Strom zwischen dem Sourcekontakt 10 und dem Drainkontakt U mittels einer Steuerspannung an der Elektrodenschicht 7 eingestellt werden kann.

Bei dem obenbeschriebenen Feldeffekttransistor werden in der Verarmungszone Elektron-Loch-Paare generiert Infolge des negativen Potentials der Gateelektrode 7 werden die Löcher unter dieser Elektrodenschicht 7 an der Oberfläche 2 festgehalten. Unter Umständen können diese Löcher örtlich den Leitungstyp der Schicht 3 invertieren, wodurch an der Oberfläche 2 eine sogenannte Inversionsschicht erhalten werden kann. In den Figuren ist die Grenze einer unter der Gateelektrode liegenden zusammenhängen-

jo den Oberflächenzone 15, in der eine derartige Inversion bei dem beschriebenen Feldeffekttransistor auftreten kann, gestrichelt dargestellt.

Das Vorhandensein einer derartigen Inversionsschicht beeinträchtigt die Wirkung des Feldeffekttransi-

j-> stors in hohem Maße, weil dadurch bei Erhöhung der negativen Steuerspannung an der Gateelektrode nicht die Verarmungszone 14 ausgedehnt, sondern die Löcherkonzentration in der Inversionsschicht erhöht wird.

Um die Bildung einer derartigen Inversionsschicht zu verhindern, ist das schichtförmige Gebiet 3 (siehe Fig. 1 und 3) nach der Erfindung an der Oberfläche 2 mit vier gleichrichtenden Kontakten in Form diffundierter p-leitender Zonen 16,17,18 und 19 versehen, die mit der

• 5 n-Ieitenden Schicht 3 pn-Übergänge bilden. So bildet (siehe F i g. 3) die Zone 16 einen pn-Ubergang 20 mit der Schicht 3. Die Zonen 16, 17,18 und 19 grenzen an die obenerwähnte Oberflächenzone 15, in der Inversion auftreten kann. Die Zone 16 ist weiter über ein Fenster in der Oxydschicht 6 mit einem Anschlußieiter verbunden, der durch die Aluminiumschicht 7 gebildet wird, die zugleich einen Teil der Gateelektrode des

Feldeffekttransistors bildet Im Betriebszustand ist der pn-Obergang 20, ebenso

wie die pn-Obergänge zwischen den Zonen 17, 18, 19 und der Schicht 3. infolge des negativen Potentials der Gateelektrode 7 in bezug auf die Schicht 3 in der Sperrichtung polarisiert. Dadurch werden die in der Oberflächenzone 15 vorhandenen Löcher aus dieser

ω Zone abgesaugt und die Bildung der erwähnten Inversionsschicht verhindert

Infolgedessen wird in der Anordnung nach der Erfindung der Ausdehnung der Verarmungsschicht 14 nichts in den Weg gelegt Diese Verarmungsschicht kann sich im vorliegenden Beispiel infolge der gewählten Dotierung und Schichtdicke, über die ganze Dicke der Schicht 3 erstrecken, so daß der Strom zwischen Source und Drain erforderlichenfalls bei

genügend negativer Spannung an der Gateelektrode praktisch gesperrt werden kann.

Die Abstände zwischen zwei benachbarten zu der Elektrodenschicht gehörigen gleichrichtenden Kontakten (somit zwischen den Zonen 16 und 17,17 und 18,18 und 19 und 19 und 16) betragen in diesem Beispiel je etwa 160 μιη, was weniger als zwei Diffusionsiängen von Löchern in der Schicht 3 ist, welche Diffusionslänge in diesem Beispiel etwa 100 μηι beträgt (mittlere Lebensdauer von Löchern in der Schicht 3 etwa 15 μεείί). Dadurch werden die Löcher in der Zone auf zweckmäßige Weise abgesaugt.

Die beschriebene Anordnung läßt sich z. B. auf folgende Weise herstellen. Es wird von einem hochdotierten η-leitenden Siliciumsubstrat ausgegangen, auf das epitaktisch eine η-leitende Siliciumschicht 2 mit einem spezifischen Widerstand von 10 Ω · cm aufgewachsen wird. Dann wird diese Schicht thermisch oxydiert und die Zonen 8 und 9 werden auf bekannte Weise über eine Tiefe von etwa 2 μηη eindiffundiert. Anschließend wird das hochdotierte η-leitende Substrat durch elektrolytisches Ätzen in einer 5%igen HF-Lösung entfernt Die Elektrolyse wird an der Grenze zwischen dem hochdotierten Material und der erwähnten epitaktischen Schicht automatisch beendet. Schließlich wird auf eine Schichtdicke von 2 μιη chemisch abgeätzt. Die erhaltene Schicht wird dann mit einem Epoxydharz 5 auf einer Glasplatte 5 befestigt, wonach die Kontaktfenster und die unterschiedlichen Metallschichten angebracht werden.

F i g. 4 ist eine Draufsicht auf und F i g. 5 und 6 zeigen schematische Querschnitt längs der Linien V-V und VI-VI der Fig.4 durch eine andere Ausführungsform einer Halbleiteranordnung nach der Erfindung, die gleichfalls als ein Feldeffekttransistor mit isolierter Gateelektrode ausgebildet ist. In bezug auf Dotierung und Abmessungen entspricht diese Anordnung praktisch der Anordnung nach den F i g. 1 bis 3 aber unterscheidet sich von der letzteren in zwei wesentlichen Punkten.

Erstens ist die η-leitende Halbleiterschicht in diesem Falle nicht, wie bei dem vorhergehenden Beispiel, auf einem isolierenden Substrat angebracht Der Halbleiterkörper enthält in diesem Beispiel eine n-leitende Siliciumschicht mit einem spezifischen Widerstand von 10 Ω ■ cm, die epitaktisch auf ein Substrat 34 aus p-leitendem Silicium mit einem spezifischen Widerstand von etwa 100 Ω · cm aufgewachsen ist das mit einem ohmschen Kontakt 32 versehen ist Dadurch wird (siehe Fig.5 und 6) ein pn-übergang 35 erhalten, der im Betriebszustand mittels einer Spannungsquelle 33 in der Sperrichtung polarisiert wird (siehe F i g. 5), wobei sich im Halbleiterkörper eine Verarmungszone bildet deren Grenzen 30 und 31 mit gestrichelten Linien in den F i g. 5 und 6 angedeutet sind.

Der zweite wesentliche Unterschied mit dem Ausführungsbeispiel nach den F i g. 1 bis 3 besteht darin, daß der gleichrichtende Kontakt, mit dessen Hilfe nach der Erfindung Löcher aus der zusammenhängenden Oberflächenzone 15 abgesaugt werden müssen, in diesem Falle nicht durch eine p-Ieitende Halbleiterzone, sondern durch einen gleichrichtenden Kontakt zwischen Teilen 26, 27, 28 und 29 der Metallschicht 7 und dem η-leitenden Gebiet 3 gebildet wird (siehe Fig.4 und 6). Die Metallschicht 7 besteht zu diesem Zweck aus Nickel, das mit η-leitendem Silicium einen gleichrichtenden Metall-Halbleiter-Übergang (Schottky-Grenzschicht) bilden kann. Über Fenster in der Oxydschicht 6 schließen sich die Teile 26 bis 29 der Metallschicht 7 an die Schicht 3 an und bilden mit dieser gleichrichtende Kontakte, die infolge des negativen Potentials der Gateelektrode im Betriebszustand in der Sperrichtung polarisiert sind.

Die übrigen Eigenschaften und die Wirkungsweise dieser Anordnung entsprechen weiter völlig denen der Anordnung nach den F i g. 1 bis 3, die, wie bereits erwähnt wurde, die gleiche Geometrie, die gleichen ίο Abmessungen und die gleichen Dotierungskonzentrationen aufweist. Die Source 10 und der Drain 11 bestehen, wie im vorhergehenden Beispiel, aus Aluminium.

Die Grenze 30 der Verarmungszone des pn-Übergangs 35 verschiebt sich bei Änderung der Sperrspan nung über diesem Übergang. Diese Verarmungszone könnte statt durch einen pn-übergang auch durch eine Metall-Isolator-Halbleiterstruktur entsprechend der Verarmungszone 14 gebildet werden und kann er forderlichenfalls auch zur Steuerung der Anordnung verwendet werden.

F i g. 7 ist eine Draufsicht auf und F i g. 8,9,10 und 11 zeigen schematische Querschnitte längs der Linien VHI-VHI, IX-IX, X-X und XI-XI der Fig. 7 durch eine ganz verschiedene Ausführungsform einer Anordnung nach der Erfindung. Die Anordnung enthält ein Substrat 54 aus p-leitendem Silicium mit einem spezifischen Widerstand von 10 Ω · cm, auf dem eine einkristalline n-Ieitende Siliciumschicht 53 mit einem spezifischen Widerstand von 1 Ω · cm und einer Dicke von 3 μιτι epitaktisch angewachsen ist (siehe F i g. 8 und 9). Die Schicht 53 ist auf der Oberfläche 52 mit einer Siliciumoxydschicht 56 mit einer Dicke von 0,2 μπι überzogen. Auf der Schicht 56 ist ein Leiter in Form einer streifenförmigen Aluminiumschicht 57 mit einer Breite von 5 μιτι angebracht In der Schicht 53 ist ferner ein planarer Transistor mit einer p-leitenden Basiszone 58, einer η-leitenden Emitterzone 59, einem Emitterkontakt 60, einem Basiskontakt 61 und einem Kollektorkon- takt 62 angebracht (siehe F i g. 7 und 8). Dieser Transistor ist nahezu völlig von der Aluminiumschicht 57 umgeben (siehe F i g. 7).

Neben dem beschriebenen Transistor ist in der Schicht 53 ein zweiter Transistor mit einem Emitterkon takt 63, einem mit dem Kollektorkontakt 62 des ersten Transistors verbundenen Basiskontakt 64 und einem Kollektorkontakt 65 angebracht (siehe F i g. 7). Auch dieser Transistor ist praktisch völlig von der Aluminiumschicht 57 umgeben.

Im Betriebszustand wird die Elektrodenschicht 57 auf ein negatives Potential in bezug auf die Schicht 53 gebracht Dies kann (siehe F i g. 7) z. B. mit Hilfe einer an die Aluminiumschicht 57 und an einen der Kollektorkontakte (z. B. 65) angeschlossenen Spannungsquelle 66 erfolgen. Dadurch werden aus dem unter der Schicht 57 liegenden Teil der Schicht 53 Elektronen entfernt so daß sich dort eine Verarmungszone bildet deren Grenzen mit einer gestrichelten Linie 67 angedeutet sind (siehe F i g. 9 und 10). Wenn sich diese Verarmungs zone über die ganze Dicke der Schicht 53 erstreckt, während der pn-übergang 68 zwischen dem Substrat 54 und der Schicht 53 außerdem in der Sperrichtung polarisiert ist (wie in F i g. 11 schematisch dargestellt ist), wird dadurch der Teil der Schicht 53, in dem sich der Transistor (60, 61, 62) befindet und der von der Metallschicht 57 umgeben ist elektrisch gegen das Substrat 54 und gegen den übrigen Teil der Schicht 53 isoliert Dies trifft auch für den von der Metallschicht 57

umgebenen Teil der Schicht 53 zu, in dem sich der Transistor (63,64, 65) befindet. Die Grenzen 72 und 73 der zu dem pn-übergang gehörigen Verarmungszone sind in den Figuren gestrichelt dargestellt.

Wie bei den vorhergehenden Beispielen ergibt sich auch hier das Problem, daß meistens in der Schicht 53 unter der Elektrodenschicht 57 infolge des negativen Potentials der letzteren Schicht in bezug auf die Schicht 53 eine Inversionsschicht in den an die Oberfläche 52 grenzenden Zonen 69 gebildet wird, deren Grenzen in den Figuren schematisch gestrichelt dargestellt sind. Durch das Vorhandensein derartiger Inversionsschichten können sich die Verarmungszonen praktisch nicht über die Zonen 69 hinweg und bestimmt nicht über die ganze Dicke der Schicht 53 erstrecken, es sei denn, daß unzulässig hohe Spannungsunterschiede zwischen der Aluminiumschicht 57 und der Siliciumschicht 53 angelegt werden. Nach der Erfindung wird daher auch in diesem Falle die η-leitende Schicht 53 an der Oberfläche 52 mit einem oder mehreren Gleichrichterkontakten in Form diffundierter p-leitender Oberflächenzonen 70 versehen, die (siehe F i g. 8 und 10) an die Zonen 69 grenzen, in denen sich Inversionsschichten bilden könnten. Die Aluminiumschicht 57 schließt sich über Kontaktfenster (siehe F i g. 7 und 10) an die Zonen 70 an.

Im Betriebszustand wird mit Hilfe der Spannungsqueile 66 an die Schicht 57 eine negative Spannung von etwa 30 V in bezug auf die Schicht 53 gelegt. Dank dem Vorhandensein der Zonen 70 kann dadurch in der Schicht 53 bei dieser verhältnismäßig niedrigen Spannung eine Verarmungszone 67 gebildet werden, die sich über die ganze Dicke der Schicht 53 erstreckt und somit zusammen mit dem pn-übergang 68 eine effektive elektrische Isolierung sichert Die pn-Übergänge zwischen den p-leitenden Zonen 70 und der n-Ieitenden Schicht 53 werden nämlich mit Hilfe der Spannungsquelle 66 über die Aluminiumschicht 57 in der Sperrichtung polarisiert und saugen die in den Verarmungszonen 67 generierten Löcher aus den Oberflächenzonen 69 ab, so daß sich dort keine Inversionsschicht bilden kann.

Der besonders schmale Aluminiumstreifen 57 beansprucht viel weniger Raum als die üblicherweise bei integrierten Schaltungen zur gegenseitigen Isolierung von Inseln verwendeten Trennkanäle. Die p-leitenden Zonen 70 weisen verhältnismäßig geringe Abmessungen von z.B. 10 χ 20μΐη auf und können außerdem vorteilhaft bei Kreuzungen der Aluminiumschicht 57 mit

10

anderen Verbindungen in der Schaltung verwendet werden (siehe z. B. F i g. 7 und 10, Kreuzung 60/57).

Eine oder mehrere der p-leitenden Zonen 70 können selbstverständlich, wie im Beispiel nach den F i g. 4 bis 6, durch gleichrichtende Metall-Halbleiter-Kontakte ersetzt werden, wobei z. B. der Leiter 57 aus Nickel hergestellt wird, das mit der Schicht 53 über Kontaktfenster in der Oxydschicht 56 gleichrichtende Kontakte bildet. Um eine ununterbrochene isolierende ίο Verarmungszone 67 zu erhalten, die die Transistoren völlig umgibt, soll dann aber die Schicht 57 an der Stelle dieses gleichrichtenden Kontakts praktisch ununterbrochen sein, obgleich ein sehr schmaler Spalt oder Kratz unter Umständen zulässig ist.

Weiter dürfte es einleuchten, daß die Schicht 53 statt auf einem p-leitenden Substrat 54 auch auf einem isolierenden Substrat angebracht werden kann, das dem Substrat im Beispiel nach den F i g. 1 bis 3 entspricht.

Die in den F i g. 4 bis 11 beschriebenen Anordnungen können unter Verwendungen in der Halbleitertechnik üblicher Verfahren zur Oxydation, zur Diffusion, zum epitaktischen Anwachsen und zum Aufdampfen, in Verbindung mit bekannten photolithographischen Ätzverfahren hergestellt werden.

Die gleichrichtenden Kontakte (16,26,70), die in den beschriebenen Beispielen unmittelbar mit den Elektrodenschichten (7 bzw. 57) verbunden sind, können auch über einen gesonderten Anschlußleiter an das gewünschte Potential gelegt werden, welches Potential nicht gleich dem der erwähnten Elektrodenschichten zu sein braucht Ferner können statt Silicium auch andere Halbleitermaterialien und statt Siliciumoxyd auch andere Isoliermaterialien verwendet werden, während auch andere Metallschichten zur Verwendung kommen können, vorausgesetzt daß diese die Bedingungen nach der Erfindung erfüllen. Auch können alle Leitungstypen durch die entgegengesetzten ersetzt und andere Dotierungskonzentrationen und Abmessungen verwendet werden.

Es versteht sich, daß die Erfindung nicht nur bei den in den Beispielen beschriebenen Feldeffekttransistoren und Isolierungsstruktur, sondern unter Beibehaltung der erwähnten Vorteile auch bei allen Anordnungen angewandt werden kann, bei denen in einer Halbleiterschicht der Strom in der Schichtrichtung durch eine Verarmungszone beeinflußt wird, deren Ausdehnung in der Dickenrichtung der Schicht durch die Bildung einer Inversionsschicht der beschriebenen Art verhindert wird.

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprache:

1. Halbleiteranordnung mit einer von einem Substrat elektrisch isolierten Halbleiterschicht (3; 53) eines ersten Leitungstyps, einer auf die Oberfläche (2; 52) der Halbleiterschicht angeordneten Isolierschicht (6; 56) und einer auf der Isolierschicht angeordneten Elektrodenschicht (7; 57), bei der durch Anlegen einer Spannung an die Elektrodenschicht in der Halbleiterschicht eine Verarmungszone (14; 67) gebildet wird, die den Widerstand zwischen den zu beiden Seiten der Elektrodenschicht liegenden Teilen der Halbleiterschicht (3; 53) beeinflußt, dadurch gekennzeichnet, daß die Halbleiterschicht mit einem am unter der Elektrodenschicht (7; 57) liegenden Bereich der Halbleiterschicht (3; 53) angrenzenden, im Betneb gesperrten gleichrichtenden Kontakt (16-19; 26-29; 70) versehen ist

2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterschicht (3; 53) eine derartige Dicke und Dotierungskonzentration aufweist, daß sich die Verarmungszone (14; 67) über die ganze Dicke der Schicht (3; 53) erstrecken kann.

3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der gleichrichtende Kontakt (16—19; 26—29; 70) gleichstrommäßig mit der Elektrodenschicht (7; 57) verbunden ist.

4. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Gleichrichterkontakt (26—29) durch eine auf der Halbleiterschicht (3) vom ersten Leitungstyp angebrachte Metallschicht (7) gebildet wird, die mit der Halbleiterschicht (3) einen gleichrichtenden Metall-Halbleiterkontakt bildet

ο. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Elektrodenschicht (7) aus einem Metall besteht, das mit der Halbleiterschicht (3) vom ersten Leitungstyp einen gleichrichtenden Kontakt (26—29) bildet, und daß sich die Elektrodenschicht (7) durch eine öffnung in der Isolierschicht (6) an die Halbleiterschicht (3) anschließt.

6. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der gleichrichtende Kontakt durch eine an der Halbleiterschicht (3; 53) vom ersten Leitungstyp angrenzende Zone (16—19; 70) vom zweiten Leitungstyp gebildet wird.

7. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Elektrodenschicht (7; 57) über eine öffnung in der Isolierschicht (6; 56) mit der Zone (16—19; 70) vom zweiten Leitungstyp verbunden ist

8. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiterschicht (3) vom ersten Leitungstyp in Form einer einkristallinen Schicht auf einem elektrisch isolierenden Substrat (4) angebracht ist.

9. Halbleiteranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Halbleiterschicht (3; 53) vom ersten Leitungstyp auf der von der erwähnten Oberfläche (2; 52) abgekehrten Seite an ein Gebiet (34; 54) vom zweiten Leitungstyp angrenzt, das mit der Halbleiterschicht (3; 53) einen pn-übergang (35; 68) bildet.

10. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Anordnung ein Feldeffekttransistor ist, dessen Gate-Elektrode aus der Elektrodenschicht (7) besteht und dessen Source- und Drainelektroden (10,11) auf den zu beiden Seiten der Gate-Elektrodenschicht (7) liegenden Teilen der Halbleiterschicht (3) angebracht sind.

11. Halbleiteranordnung nach Anspruch 10. dadurch gekennzeichnet daß die Source- uiid Drainelektroden (10, 11) auf an die Oberfläche (2) grenzenden Zonen (8, 9) vom ersten Leitungstyp

ίο angebracht sind, die sich über die ganze Dicke der Halbleiterschicht (3) vom ersten Leitungstyp erstrecken und eine höhere Dotierung als diese Schicht aufweisen.

12. Halbleiteranordnung nach einem der Ansprüis ehe 1 bis 9, dadurch gekennzeichnet daß die Elektrodenschicht als ein Leiter (57) ausgebildet ist, der ein oder mehrere in der Halbleiterschicht (53) angebrachte Halbleiterschaltungselemente (58—60; 62—64) praktisch völlig umgibt wobei die HaIblederschicht (53) eine derartige Dicke und Dotierungskonzentration aufweist daß sich die Verarmungszone (67) über die ganze Dicke der Halbleiterschicht erstrecken kann.

13. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet daß

der Abstand zwischen zwei benachbarten zu derselben Elektrodenschicht (7; 57) gehörigen Gleichrichterkontakten (16—19; 26-29; 70) höchsiens gleich zwei Diffusionslängen der Minoritätsla-M) dungsträger in der Halbleiterschicht (3; 53) vom ersten Leitungstyp ist.