DE2024608A1 - Verfahren zum Ätzen unter Verwendung einer Ätzmaske, bei dem eine Unterätzung verhindert wird - Google Patents

Verfahren zum Ätzen unter Verwendung einer Ätzmaske, bei dem eine Unterätzung verhindert wird

Info

Publication number
DE2024608A1
DE2024608A1 DE19702024608 DE2024608A DE2024608A1 DE 2024608 A1 DE2024608 A1 DE 2024608A1 DE 19702024608 DE19702024608 DE 19702024608 DE 2024608 A DE2024608 A DE 2024608A DE 2024608 A1 DE2024608 A1 DE 2024608A1
Authority
DE
Germany
Prior art keywords
etching
mask
layer
etched
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702024608
Other languages
English (en)
Other versions
DE2024608B2 (de
DE2024608C3 (de
Inventor
Reinier de Emmasingel Eindhoven Werdt (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2024608A1 publication Critical patent/DE2024608A1/de
Publication of DE2024608B2 publication Critical patent/DE2024608B2/de
Application granted granted Critical
Publication of DE2024608C3 publication Critical patent/DE2024608C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Mechanical Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Ceramic Engineering (AREA)
  • ing And Chemical Polishing (AREA)
  • Wire Bonding (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Drying Of Semiconductors (AREA)

Description

PHN '
3960 Va/RJ
!ng. (grad.) GÜNTHER M. DAVID
Anmelder: PHILIPS PAiEiIfVEhWALTUNG GMBH
Akte: PHN- 3960
Anmeldung vom ι I9, Mai 1970
"Verfahren zum Aetzen unter Verwendung einer Aetzmaske, bei dem eine Unterätzung verhindert wird".
Die Erfindung bezieht sich auf ein Verfahren zum Aetzen von Oberflächen unter Verwendung einer Aetzmaske, die einen Teil der Oberfläche gegen das Aetzmittel abschirmt.
Beim Aetzen von Oberfläche, wobei ein Teil der Oberfläche mit einer gegen das verwendete Aetzmittel beständigen Maske abgedeckt ist, tritt nahezu stets Unterätzung auf, d.h., dass beim Aetzen auch ein Teil der Oberfläche unterhalb der Maske weggeätzt wird. Diese unerwünschte Aetzung erfolgt im allgemeinen mit der gleichen
00984-8/ 1U1
PHN 3960
oder einer grösseren Geschwindigkeit als die Aetzung in einer zu der Oberfläche senkrechten Richtung. Insbesondere führt Unterätzung zu unerwünschten Ergebnissen in denjenigen Fällen, in denen die Aetztiefe von der gleichen Grössenordnung wie die Abmessungen der mit der Maske abgedeckten Teile der Oberfläche ist.
Unterätzung kann gleichfalls auftreten, wenn zwischen der Maske und der zu ätzenden Oberfläche Spalte vorhanden sind.
Das Mass der Unterätzung kann in gewissen Fällen dadurch beschränkt werden, dass der Aetzvorgang in einer Anzahl von Schritten durchgeführt wird, wobei noch jedem Schritt eine neue Maske angebracht wird. Dieses Verfahren ist ziemlich umständlich, weil die Anbringung jeder neuen Maske erfordert, dass diese Maske sorgfältig in bezug auf die geätzte Oberfläche ausgerichtet wird.
Aus der britischen Patentschrift 1.035.122 ist ein Verfahren bekannt, bei dem der Aetzvorgang gleichfalls in. einer Anzahl von Schritten durchgeführt wird. Nach jedem Schritt wird auf den Seitenflächen der ausgeätzten Teile eine gegen das Aetzmittel beständige Schicht angebracht. Dies kann nach dieser Patentschrift u.a. da·» durch erfolgen, dass die geätzte Oberfläche in einen Abdruck dieser geätzten Oberfläche gedrückt wird, dessen Hohlräume mit einem Material ausgefüllt sind, aus dem eine gegen das Aetzmittel beständige Schicht erhalten
009848/ 1 8 A 1
PHN 396O
werden kann. Nach einem anderen, glachfalls in dieser Patentschrift beschriebenen Verfahren wird die geätzte Oberfläche in verschiedenen Richtungen auf eine Schicht des Materials, aus dem eine gegen das Aetzmittel beständige Schicht erhalten werden kann, aufgestriehen.
Die' vorgeschlagenen Verfahren sind verhältnismassig umständlich. In einer Anzahl von Fällen, insbesondere wenn es sich um das Aetzen verwickelter Muster mit geringen Abmessungen der ausgeätzten Teile handelt, ist es nicht wahrscheinlich, dass auf zuverlässige Weise Unterä'tzung vermieden werden kann« Ausserdem ist die Gefahr nicht angeschlossen, dass die ausgeätzten Teile beschädigt werden.
Die vorliegende Erfindung bezweckt, auf zuverlässige und einfache Weise unter Vermeidung von Ausrichtschritten eine Unterätzung zu verhindern oder auf einen unschädlichen Grad zu beschränken.
Nach der Erfindung kann dies dadurch erzielt
werden, dass auf der zu ätzenden Oberfläche eine formfeste, wenigstens für die in einem folgenden Schritt des Verfahrens verwendete Strahlung undurchlässige und gegen das Aetzmittel beständige Maske angebracht und anschliessend oder nach Aetzung der* Oberfläche bis zum Erreichen eines zulässigen Grades der Unterätzung die Oberfläche mit einem positiven Photolack überzogen wird, wonach die · Lackschicht belichtet wird, die belichteten Teile der
009848/1841
PHN 396ο
Lackschicht entfernt und die frei gelegten Teile der Oberfläche geätzt werden. Unter einer formfesten Maske ist hier eine Maske zu verstehen, die beim Durchführen der Schritte des Verfahrens nach der Erfindung ihre Form beibehält. Die für eine derartige Formfestdgkeit erforderliche Dicke der Maske ist nicht lediglich von den Eigenschaften des Materials, aus dem die Maske besteht, und von etwaigen Behandlungen, denen die Maske unterworfen worden ist, sondern zum Teil auch von den Abmessungen der auszuätzenden und vor dem Aetzmittel zu schützenden Teile der Oberfläche und von der Aetztiefe abhängig.
Die zu ätzende.ι Oberfläche kann aus einem beliebigen Material, z.B. aus einem Metall, einem Oxyd oder ähnlichen, bestehen. Auf der zu ätzenden Oberfläche kann durch verschiedene an sich bekannte Verfahren eine Maske angebracht werden, z.B. dadurch, dass die zu ätzende Oberfläche zunächst mit einer dünnen Metallschicht z.B. auf elektrolytischem Wege oder durch ein stromloses Verfahren überzogen und dann ein Teil der Metallschicht selektiv weggeätzt wird. Bei Verwendung dieses Verfahrens ist es also erforderlich, dass ein Metal}- gewählt wird, das mit einem das Substrat nicht angreifenden Aetzmittel geätzt werden kann. Auch kann eine Maske durch Aufdampfen und Aufwachsen nach einem bestimmten Muster angebracht werden. Bei Anwendung einer aus Metall bestehenden Maske wird meistens bereits eine genügende Formfestigkeit bei
"009848/1841
PHN 396O
einer Dicke in der Grössenordnung von 0,1 /um erhalten.'
Die Maske muss aus einem Material bestehen, das gegen das beim Aetzen der Oberfläche verwendete Aetzmittel beständig ist. Es ist erwünscht, dass die Maske formbeständig ist. Ferner ist es erforderlich, dass die Maske wenigstens für die in einem folgenden Schritt des Verfahrens zur Belichtung des positiven Photolacks verwendete Strahlung undurchlässig ist.
Die Maske kann aus jedem Material bestehen,
das diesen Anforderungen entspricht und das sich in einer nicht zu dicken gleichmässigen Schicht auf der zu ätzenden Oberfläche anbringen lässt. Insbesondere bestimmte Metalle, wie Nickel, Chrom, Gold, Silber haben sich für diesen Zweck als geeignet erwiesen. Auch kann die Maske aus einem Photolack hergestellt werden. Bei Verwendung eines positiven Photolacks wird die nach Belichtung und Entwicklung auf der Oberfläche zurückbleibende Schicht derart hoch erhitzt, dass sich eine chemische Aenderung ergibt, wobei die Schicht in dem nachher angebrachten Lack und den dabei verwendeten Lösungsmitteln unlöslich wird. Auch kann für die Herstellung der Maske ein negativer Photolack verwendet werden.
In gewissen Fällen wird beim Anbringen der Maske eine ungenügende Haftung zwischen den Rändern der Maskenteile und der zu ätzenden Oberfläche erhalten. In derartigen Fällen wird unmittelbar auf der zu ätzenden
-0 0 9 8-4 8./ 184 t
PHN 396O
Oberfläche oder nach einer verhältnisraässig kurzzeitigen Aetzbehandlung, durch die der Raum unterhalb der Maske etwas vergrössert wird, sowohl apif den mit der Maske überzogenen Teilen als auch auf den nicht überzogenen Teilen der Photolack angebracht; dabei werden auch die Kapillarräume oder Spalte zwischen der Maske und der zu ätzenden Oberfläche mit Photolack ausgefüllt.
In anderen Fällen wird wohl eine gute Haftung zwischen der Maske und der zu ätzenden Oberfläche erhalten. In diesen Fällen wird zunächst die Oberfläche geätzt,. bis die höchstzulässige Unterätztiefe erreicht 1st. Bei dieser Aetzbehandlung bildet sich unter den Rändern der Maskenteile ein Hohlraum oder Spalt in der zu ätzenden Oberfläche. Diese Hohlräume und Spalte werden mit Photolack ausgefüllt und dadurch vor fortgesetzter Aetzung geschützt, indem auf die bereits beschriebene Weise ein positiver Photolack auf der Oberfläche angebracht wird. Nach Belichtung und Entwicklung wird in den beiden Fällen ein Schutz derjenigen Teile der Oberfläche unterhalb der Maske erhalten, die der Gefahr ausgesetzt sind, dass sie durch das Aetzmittel angegriffen werden.
Bei der Belichtung der positiven Phofcolackschicht wirkt die Aetzmaske wie eine Lochmaske.
Es ist einleuchtend, dass erforderlichenfalls das Verfahren einige Male wiederholt werden kann, nachdem stets während einiger Zeit geätzt werden ist, bis die
009848/1-8 4 1
7 202A608
PHN 3960
höchzulässige Unterätztiefe erreicht ist.
Unter einem positiven Photolack ist hier ein Lack zu verstehen, mit dem eine Schicht erhalten werden kann, von der nach Belichtung die belichteten Teile in bestimmten Lösungsmitteln besser als die unbelichteten Teile löslich sind.
Verschiedene positive Photolacfce sind käuflich erhältlich.
Das erfindungsgemässe Verfahren wird nunmehr an Hand einiger Ausführungsbeispiele und der beiliegenden Zeichnung näher erläutert.
Figure 1 ~ 6 zeigen Stufen einer Ausführungsform des erfindungsgemässen Verfahrens, bei dem nach der Anbringung der Maske geätzt wird, bevor der Photolack angebracht wird.
Figure 7 - 11 zeigen Stufen einer Ausführungs— form des erfindungsgemässen Verfahrens, bei dem nach der Anbringung der Maske sofort ein Photolack angebracht und erst dann geätzt wird.
Ausführungsbeispiel I
Dieses Beispiel bezieht sich auf das Ausätzen eines Reliefs in einer Metallplatte, wobei die Aetztiefe gleich oder grosser als di.e Hälfte der Breite des schmälsten Teiles des Reliefs ist.
Auf einer Aluminiumschicht 11 (Fig. 1) mit ei-, ncjr Dicke von 3»5 /um, die sich auf einem Glassubstrat
009848/1841
" 8 ■ 202A608
PHN 396O
10 befindet, wird eine Nickelschicht 12 durch Aufdampfen im Vakuum angebracht. Die Nickelschicht 12 weist eine Dicke von O, 1 /tun auf. Anschliessend wird eine Schicht 13 aus einem positiven Photolack auf der Nickelschicht 12 angebracht. In dieser Stufe des Verfahrens kann aber auch ein negativer Photolack Anwendung finden. Die Photolackschicht 13 wird dann belichtet, wobei sich zwischen der Lichtquelle und der Photolackschicht eine Maske befindet, die dejenigen Teile der Photolackschicht gegen Belichtung abschirmt, die als ätzbeständige Abdeckschicht in der nächsten Stufe des Verfahrens dienen müssen. Die belichteten Teile der Photolackschicht werden dann in einem geeigneten Entwickler gelöst, wonach die nicht mit Photolack überzogenen Teile der Nickelschicht mit verdünnter Salpetersäure (1O VoI %) weggeätzt werden (Fig. 2) Die Breite der auszuätzenden Spur beträgt 4,5 /um.
Die nun nicht mehr mit einer Nickelschicht
abgedeckten Teile der Aluminiumschicht werden anschliessend bis zu einer Tiefe von etwa 1 /um mit konzentrierter Phosphorsäure weggeätzt, Dabei stellt sich heraus, dass Unterätzung auftritt, die in Fig. 3 mit 15 und 16 schematisch dargestellt ist. Um eine fortgesetzte Unterätzung zu verhindern, wird auf der Oberfläche eine Schicht lh aus einem positiven Photolack angebracht (Fig. k). Dieser Photolack ist ein von der Firms Shipley in den Handel gebrachtes Produkt.
009848/ 1 841 ' "
PHN 396ο
Die Photolackschicht 1^ wird nun belichtet. Die Teile der Photolackschicht, die sich in den Hohlräumen 15 und 16 befinden, die sich beim Aetzen der Aluminiumoberfläche 11 unterhalb der Nickelschicht 12 gebildet haben, werden durch diese Nickelschicht gegen Belichtung abgeschirmt. Nachdem die belichteten Teile der Photolackschicht weggewaschen worden sind, bleibt in diesen Hohlräumen 15 und 16 Photolack zurück, der an den betreffenden Stellen die AluminiumoberTlache gegen das Aetzmittel abschirmt und auf diese Weise eine fortgesetzte Unterätzung tier hinder t. (Fig. 5)·
Die Aluminiumoberfläche wird nun weiter geätzt, bis wieder ein gewisser Grad der Unterätzung erreicht ist. (Fig. 6). Das in den Figuren 1-5 schwmatisch dargestellte Verfahren kann nun erforderlichenfalls wiederholt werden. Das in diesem Beispiel beschriebene Verfahren kann z.B. zur Herstellung von Leiterbäumen ("beamleads") verwendet werden.
Bei der Herstellung planarer Hochfrequenztransistoren ist es oft erforderlich, in sehr geringer Entfernung von einem Fenster in der Oxydschicht ein zweites Fenster anzubringen. Das erste Fenster ist z.B. das "Emitterfenster", während dann das zweite Fenster als Basisfenster dient.
Dies kann durch eine Photoäzttechnik erzielt werden. Bei der Herstellung des zweiten Fensters muss
00984 8 /1 8 Λ 1
PHN 3960
dann mit sehr grosser Genauigkeit eine Photomaske über dem Präparat ausgerichtet werden.
Das nachstehende Ausführungsbeispiel II und die Figuren 7 -12 zeigen die Anwendbarkeit des erfindungsgemässen Verfahrens bei der Herstellung planarer Transistoren.
Ausführungsbeiepiel II
Es wird von einem Germaniumpräparat ausgegangen, das in Fig. 7 im Schnitt dargestellt ist. Die Kollektorschicht 20 ist vom n-Leitfähigkeitstyp (mit Sb dotiert); die Basisschicht 21 ist vom p-Leitfähigkeitstyp (mit Gallium dotiert), und die Schicht 22 besteht aus SiO , in dem die Fenster 23 und Zh ausgeätzt worden sind. Diese Fenster haben einen Durchmesser von 1 /um; und der Abstand zwischen den Fenstern 23 und 2k (Mitte zu Mitte) beträgt k /um. Emitterschichten 25 und 26 sind dadurch erhalten, dass in die Basisschicht durch an sich bekannte Techniken Arsen (vom n-Leitfähigkeitstyp) hineindiffundiert wird.
In den Emitterfenstern 23 und 2h wird nun auf elektrolytischem Wege Nickel niedergeschlagen.
Die Ablagerung von Nickel wird solange fortgesetzt, bis die Nickelschicht auch auf das SiO_ aufwächst. In der Praxis stellt sich aber heraus, dass Nickel in ungenügendem Masse auf SiO haftet. Um beim Aetzen der SiO -Sdhicht eine Aetzung der Schicht unter der Nickel-
009848/1841
PHN 396O
oberfläche möglichst zu vermeiden, wird auf folgende Weise verfahren.
Die Nxckelschicht wird während kurzer Zeit mit verdünnter Salpetersäure angeätzt.
Dann wird auf der SiO -Schicht 22 und den
Nickelschichten 27 und 18 eine Schicht aus einem positiven Photolack angebracht; dabei dringt der Photolack auch in die beim Anätzen gebildeten Kapillarräume 29 zwischen den Nickelschichten 27 und 28 und der SiOp-Schicht 22-ein.
Die mit der Photolackschicht 30 überzogene
Oberfläche wird anschliessend belichtet, wobei eine Maske angewandt wird, die denjenigen Teil der Lackschicht gegen Belichtung abschirmt, unter dem sich die SiOp-Schicht befindet, die beim Anbringen der Kontakte einen Kurzschluss zwischen dem Emitter- und dem Basisgebiet an der Stelle, wo die Emitterelektrode angebracht werden wird, verhindern soll; dabei wird gleichfalls der Lack in den Kapillarräumen 29 gegen Belichtung abgeschirmt. Die belichteten Teile der Lackschicht 30 werden dann in einem geeigneten Entwickler gelöst. Nun ergibt sich die in Fig. 9 dargestellte Situation. Die SiOp-Schicht wird.dann,mit einer NIIjI1F-HF-Losung in Wasser weggeätzt, wobei d,ie Nickelschichten 27 und 28 mit dem zurückgebliebenen Lack als Aetzgrund dienen. Nun ist der in Fig. 10 dargestellte Zustand erhalten. Anschliessend werden die Niekelschach-
0 0984 8/ 18 41 .
PHN 396ο
ten 27 und 28 und der Lack wieder mit Salpetersäure und einem organischen Lösungsmittel entfernt (Fig. 11).
Der Transistor wird nun dadurch abgefertigt, dass auf der frei gelegten Emitter- und Basisoberflächai durch ein an sich bekanntes Verfahren Kontakte angebracht werden.
Zur Erläuterung sei noch auf Fig. 12 verwiesen, die einen Schnitt senkrecht zu den Schnitten der vorhergehenden Figurer^zeigt; daraus ist ersichtlich, dass die SiOg-Schicht 22, die zum Schutz des n-p-Uebergangs zwischen dem Emitter- und dem Basisgebiet 26 - 21 dient, teilweise mit einer SiOg-Schicht 31 verbunden ist, die u.a. zum Schutz des p-n-Uebergangs zwischen dem Basis- und dem Kollektorgebiet 21-20 dient. An dem Verbindungspunkt wird eine Abzugelektrode 32 angebracht, die von der· SiO?-Schicht 22 getragen wird und als Emitter-Elektrode dient.
Das Verfahren nach der Erfindung ergibt insbesondere den Vorteil, dass in allen Fällen, in denen Unterätzung unterdrückt oder möglichst vermieden werden muss, auf einfache Weise eine Abschirmung der gefährdeten Stellen gegen das Aetzmittel erhalten werden kann.
Das orfindungsgemässe Verfahren kann zt;un Aetzon tiefer Nuten bei der Herstellung von "Beam-leads", planaror Hochi'roquenztransistoren und andorer Halbleiteranordmuigon, z.H. integrierter Schaltungen, verwendet
word(>11· 009848/mi

Claims (3)

  1. PHN 396O
    Patentansprüche:
    j 1.1 Verfahren zum Aetzen von Oberflächen unter Verwendung einer Aetzmaske, die einen Teil der Oberfläche gegen das Aetzmittel abschirmt, dadurch gekennzeichnet, dass auf der zu ätzenden Oberfläche eine formfeste, wenigstens für in einem folgenden Schritt des Verfahrens verwendete Strahlung undurchlässig und gegen das Aetzmittel beständige Maske angebracht und anschliessend oder nach Aetzung der Oberfläche bis zum Erreichen eines zulässigen Grades der Unterätzung die Oberfläche mit einem positiven Photolack überzogen wird, wonach die Lackschicht belichtet wird, die belichteten Teile der Lackschicht entfernt und die frei gelegten Teile der Oberfläche geätzt werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine Aetzmaske aus Metali verwendet wird.
  3. 3. Verfahren nach AnspruEh 1, dadurch gekennzeichnet, dass eine aus Nickel bestehende Aetzmaske verwendet wird.
    4» Produkte, insbesondere Halbleiteranordnungen, z.B. Transistoren, die durch das Verfahren nach den Ansprüchen 1 bis 3 hergestellt sind.
    QQ98A8/1841
    Le e rs eι te
DE2024608A 1969-05-22 1970-05-20 Verfahren zum Ätzen der Oberfläche eines Gegenstandes Expired DE2024608C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL6907831.A NL157662B (nl) 1969-05-22 1969-05-22 Werkwijze voor het etsen van een oppervlak onder toepassing van een etsmasker, alsmede voorwerpen, verkregen door toepassing van deze werkwijze.

Publications (3)

Publication Number Publication Date
DE2024608A1 true DE2024608A1 (de) 1970-11-26
DE2024608B2 DE2024608B2 (de) 1979-09-06
DE2024608C3 DE2024608C3 (de) 1980-05-29

Family

ID=19806987

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2024608A Expired DE2024608C3 (de) 1969-05-22 1970-05-20 Verfahren zum Ätzen der Oberfläche eines Gegenstandes

Country Status (10)

Country Link
US (1) US3721592A (de)
JP (1) JPS4843249B1 (de)
AT (1) AT318004B (de)
BE (1) BE750761A (de)
CA (1) CA933019A (de)
CH (1) CH544159A (de)
DE (1) DE2024608C3 (de)
FR (1) FR2048615A5 (de)
GB (1) GB1311509A (de)
NL (1) NL157662B (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3128629A1 (de) * 1980-07-21 1982-06-09 Data General Corp., 01581 Westboro, Mass. Rueckaetzverfahren fuer integrierte schaltkreise
EP0144858A2 (de) * 1983-12-02 1985-06-19 Siemens Aktiengesellschaft Verfahren zum Ätzen von Lochrasterplatten, insbesondere für Plasma-Kathoden-Display
EP0256298A2 (de) * 1986-08-19 1988-02-24 International Business Machines Corporation Verfahren zur Herstellung einer vertikaldifferenzierten Transistoranordnung
EP0542647A1 (de) * 1991-11-14 1993-05-19 STMicroelectronics S.A. Verfahren zur Ätzung eines tiefen Grabens
EP0614215A1 (de) * 1993-03-05 1994-09-07 Alcatel N.V. Verfahren zur Herstellung eines Metallkontaktes auf einem Reliefmuster eines Halbleitersubstrates, mit einer Stufe zum plastischen Fliessen einer lichtempfindlichen Harzschicht

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5313177B2 (de) * 1973-06-20 1978-05-08
GB1437112A (en) * 1973-09-07 1976-05-26 Mullard Ltd Semiconductor device manufacture
US3955981A (en) * 1975-01-06 1976-05-11 Zenith Radio Corporation Method of forming electron-transmissive apertures in a color selection mask by photoetching with two resist layers
US4111725A (en) * 1977-05-06 1978-09-05 Bell Telephone Laboratories, Incorporated Selective lift-off technique for fabricating gaas fets
JPS54115085A (en) * 1978-02-28 1979-09-07 Cho Lsi Gijutsu Kenkyu Kumiai Method of fabricating semiconductor
DE3035859A1 (de) * 1980-09-23 1982-05-06 Siemens AG, 1000 Berlin und 8000 München Verfahren zur aetztechnischen und/oder galvanischen herstellung von ringzonen in engen bohrungen
EP0092001B1 (de) * 1982-04-19 1986-10-08 Lovejoy Industries, Inc. Verfahren zum Formen und Fertigstellen eines Werkstückes
US4631113A (en) * 1985-12-23 1986-12-23 Signetics Corporation Method for manufacturing a narrow line of photosensitive material
DE3806287A1 (de) * 1988-02-27 1989-09-07 Asea Brown Boveri Aetzverfahren zur strukturierung einer mehrschicht-metallisierung
US6361703B1 (en) 1999-03-04 2002-03-26 Caterpillar Inc. Process for micro-texturing a mold
TWI234819B (en) * 2003-05-06 2005-06-21 Walsin Lihwa Corp Selective etch method for side wall protection and structure formed using the method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3128629A1 (de) * 1980-07-21 1982-06-09 Data General Corp., 01581 Westboro, Mass. Rueckaetzverfahren fuer integrierte schaltkreise
EP0144858A2 (de) * 1983-12-02 1985-06-19 Siemens Aktiengesellschaft Verfahren zum Ätzen von Lochrasterplatten, insbesondere für Plasma-Kathoden-Display
EP0144858A3 (en) * 1983-12-02 1986-04-23 Siemens Aktiengesellschaft Process and device for etching hole-matrix plates for plasma display
EP0256298A2 (de) * 1986-08-19 1988-02-24 International Business Machines Corporation Verfahren zur Herstellung einer vertikaldifferenzierten Transistoranordnung
EP0256298A3 (en) * 1986-08-19 1989-12-06 International Business Machines Corporation Process for preparing a vertically differentiated transiprocess for preparing a vertically differentiated transistor device stor device
EP0542647A1 (de) * 1991-11-14 1993-05-19 STMicroelectronics S.A. Verfahren zur Ätzung eines tiefen Grabens
FR2683944A1 (fr) * 1991-11-14 1993-05-21 Sgs Thomson Microelectronics Procede de gravure d'un sillon profond.
EP0614215A1 (de) * 1993-03-05 1994-09-07 Alcatel N.V. Verfahren zur Herstellung eines Metallkontaktes auf einem Reliefmuster eines Halbleitersubstrates, mit einer Stufe zum plastischen Fliessen einer lichtempfindlichen Harzschicht
FR2702306A1 (fr) * 1993-03-05 1994-09-09 Alcatel Nv Procédé d'auto-alignement d'un contact métallique sur un substrat de matériau semi-conducteur.

Also Published As

Publication number Publication date
GB1311509A (en) 1973-03-28
DE2024608B2 (de) 1979-09-06
CA933019A (en) 1973-09-04
NL6907831A (de) 1970-11-24
CH544159A (de) 1973-11-15
JPS4843249B1 (de) 1973-12-18
FR2048615A5 (de) 1971-03-19
NL157662B (nl) 1978-08-15
AT318004B (de) 1974-09-25
BE750761A (fr) 1970-11-23
US3721592A (en) 1973-03-20
DE2024608C3 (de) 1980-05-29

Similar Documents

Publication Publication Date Title
DE2024608C3 (de) Verfahren zum Ätzen der Oberfläche eines Gegenstandes
EP0002795B1 (de) Verfahren zum Erzeugen von Masken für lithographische Prozesse unter Verwendung von Photolack
DE2661099C2 (de)
DE2722557A1 (de) Verfahren zum aufbringen von metallisierungsmustern auf einem halbleitersubstrat
DE2534801A1 (de) Verfahren zum herstellen von dotierten gebieten in einem halbleiterkoerper durch ionen-implantation
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE1614829C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2556038A1 (de) Verfahren zur herstellung von feldeffekttransistoren fuer sehr hohe frequenzen nach der technik integrierter schaltungen
DE2504500A1 (de) Verfahren zur herstellung eines musters aus einer oder mehreren schichten auf einer unterlage durch oertliche entfernung dieser schicht oder schichten durch sputteraetzen und gegenstaende, insbesondere halbleiteranordnungen, die unter verwendung dieses verfahrens hergestellt sind
DE2336908B2 (de) Integrierte Halbleiteranordnung mit Mehrlagen-Metallisierung-
EP0105189B1 (de) Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren
DE2629996A1 (de) Verfahren zur passivierung und planarisierung eines metallisierungsmusters
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE2451486A1 (de) Verfahren zum herstellen kleinster oeffnungen in integrierten schaltungen
DE1546014A1 (de) Verfahren zum AEtzen von Metallschichten mit laengs der Schichtdicke unterschiedlicher Zusammensetzung
DE2807478A1 (de) Belichtungsverfahren
DE1514949C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes oder einer Halbleiterschaltung
DE1246127B (de) Verfahren zum Aufbringen von metallischen Elektroden auf Bereichen der Oberflaeche eines pn-UEbergaenge enthaltenden Halbleiterkoerpers
DE10027932C2 (de) Verfahren zur Bildung eines Kontaktlochs in einer Isolierschicht eines elektronischen oder mikroelektronischen Bauelements
DE1923079A1 (de) Verfahren zum Niederschlagen einer Substanz auf einen ausgewaehlten Teil der Oberflaeche eines Substrates
DE1948923C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1947026A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2058554C3 (de) Verfahren zur Herstellung von Chrom-Halbleiterkontakten
DE2402685C2 (de) Verfahren zur Herstellung von durch schmale Spalte voneinander getrennten Metallschichten auf einer Unterlage, insbesondere Elektroden für ladungsgekoppelte Übertragungselemente

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee