DE19946753B4 - Verfahren zur Erkennung und Vermeidung von ätzkritischen Bereichen - Google Patents

Verfahren zur Erkennung und Vermeidung von ätzkritischen Bereichen Download PDF

Info

Publication number
DE19946753B4
DE19946753B4 DE19946753A DE19946753A DE19946753B4 DE 19946753 B4 DE19946753 B4 DE 19946753B4 DE 19946753 A DE19946753 A DE 19946753A DE 19946753 A DE19946753 A DE 19946753A DE 19946753 B4 DE19946753 B4 DE 19946753B4
Authority
DE
Germany
Prior art keywords
critical areas
configuration elements
critical
areas
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19946753A
Other languages
English (en)
Other versions
DE19946753A1 (de
Inventor
Thomas Vogl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19946753A priority Critical patent/DE19946753B4/de
Priority to DE29924723U priority patent/DE29924723U1/de
Priority to US09/675,343 priority patent/US6928627B1/en
Publication of DE19946753A1 publication Critical patent/DE19946753A1/de
Application granted granted Critical
Publication of DE19946753B4 publication Critical patent/DE19946753B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/225Correcting or repairing of printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • ing And Chemical Polishing (AREA)
  • Manufacture Or Reproduction Of Printing Formes (AREA)

Abstract

Verfahren zur Erkennung und Bereinigung von ätzkritischen Bereichen,
wobei auf Datenstrukturen von Konfigurationselementen (A, B, C) zugegriffen wird, die in einer Ebene eines Layouts angeordnet sind,
dadurch gekennzeichnet,
dass nach Maßgabe von Programmprozeduren kritische Bereiche (X, Y, Z, K1, K2) zwischen streifenförmigen Konfigurationselementen (A, C) die durch ein drittes streifenförmiges Konfigurationselement (B) geschnitten werden, ermittelt, abgeändert und sichtbar gesteuert angezeigt werden, wobei die Änderungen derart vorgenommen werden,
dass der kritische Bereich durch einen zulässigen fertigungstechnischen minimalen Abstand zwischen den Konfigurationselementen einstellbar ist, und das zwischen den Konfigurationselementen (A, B, C) die kritischen Bereiche durch Polygone (K1, K2) ausgefüllt werden dass kritische Bereiche zwischen den Konfigurationselementen (A, B, C) vermieden werden.

Description

  • Die Erfindung betrifft ein Verfahren zur Vermeidung von ätztechnischen Problembereichen, insbesondere bei einer Herstellung von Siebdruckplatten. Lötstopmasken oder Leiterbahnen auf einer Leiterbahngrundplatte.
  • Bevor Leiterbahnen auf einer Leiterbahngrundplatte mittels Ätztechnik herausgebildet oder Siebdruckplatten erstellt werden, werden in einer Vielzahl von Ätzprozeduren Kunststoffbeschichtungen, sowie fotoempfindliche Beschichtungen oder Kupferbeschichtungen von einer beschichteten Grundplatte abgelöst. Grundlage für die ätztechnischen Prozeduren bilden jeweils Filme die z. B. einen Leiterbahnverlauf in einer Ebene einer mehrschichtigen Leiterplatte oder einen Schriftzug auf einer Grundplatte wiedergeben. Der Film liegt entweder physikalisch oder in Form einer elektronischen Beschreibung vor. Die elektronische Beschreibung, beispielsweise einen Leiterbahnverlauf in einer Ebene des Layouts, liegt in Form von elementaren Konfigurationselementen bzw. graphischen Elementen vor. Diese Konfigurationselemente sind jeweils auf beschreibbare geometrische Grundformen zurückgeführt und digital abgespeichert.
  • Beim Abätzen der verschiedensten Beschichtungen von einer beschichteten Grundplatte können in kritischen Bereichen durch Unterätzungen größere Partikel aus der abzulösenden Beschichtung herausgelöst werden. In den kritischen Bereichen wird nicht wie fertigungstechnisch beabsichtigt die abzuätzende Beschichtung in ihrer gesamten Höhe durch Ätzprozeduren entfernt, sondern lediglich das Material der Beschichtung unterätzt.
  • Dies bringt den Nachteil mit sich, daß die abgeätzten Materialpartikel innerhalb des Ätzbades schwimmen und sich an anderer Stelle auf der Grundplatte ablagern. Diese Ablagerungen können beispielsweise zu schwerwiegenden Fehlern bei der Leiterbahnherstellung führen.
  • Die kritischen Bereiche bilden sich bevorzugt bei enger Leiterbahnführung oder eng nebeneinander liegenden Leiterbahnelementen. Ein weiterer kritischer Bereich kann beispielsweise dadurch verursacht werden, indem längliche geometrische Grundformen in einem spitzen Winkel zueinander liegen. Insbesondere beim zuletzt aufgeführten Beispiel bilden sich vorzugsweise Unterätzungen.
  • Bisher wurden, um Unterätzungen in den kritischen Bereichen zu vermeiden. die auf dem Film abgebildeten Flächen visuell auf derartige Schwachstellen untersucht. Die erkannten Schwachstellen wurden dann durch manuelles Überarbeiten der kritischen Bereiche eliminiert.
  • Verfahren zum Korrigieren des Layouts von Marken und am den älteren Anmeldung gemäß DE 199 03 200 A1 bzw. am den US-PS 57 87 268 bekannt.
  • Der Erfindung liegt die Aufgabe zugrunde ein Verfahren anzugeben, bei dem kritische Bereiche erkannt und eliminiert werden.
  • Die Lösung der Aufgabe ergibt sich aus den Merkmalen des Patentanspruchs 1.
  • Die Erfindung bringt den Vorteil mit sich, daß bereits in der Entwurfsphase die kritischen Bereiche erkannt und abgeändert werden.
  • Die Erfindung bringt den Vorteil mit sich, daß alle kritischen Bereiche erkannt und durch Abänderung der Randgebiete in diesen Bereichen eine Partikelbildung vermieden wird. Die Erfindung bringt den Vorteil mit sich, daß die kritischen Bereiche beliebig definiert werden können.
  • Die Erfindung bringt den Vorteil mit sich, daß der Fertigungsprozeß einheitlich gestaltet werden kann.
  • Die Erfindung bringt den Vorteil mit sich, daß eine Änderung der Bereiche auf elektronischem Wege prozessorgesteuert schnell durchführbar ist.
  • Weitere Besonderheiten sind in den Unteransprüchen angegeben. Das Verfahren wird aus der nachfolgenden näheren Erläuterung zu den Ausführungsbeispielen anhand von Zeichnungen ersichtlich.
  • Es zeigen:
  • 1 ein Auffinden eines kritischen Bereiches,
  • 2 eine mögliche Eingrenzung des kritischen Berei ches,
  • 3 eine mögliche Abänderung des kritischen Bereiches und
  • In den 1, 2 und 3 ist eine mögliche Polygonbildung in kritischen Bereichen eines Layouts gezeigt. Um diese kritischen Bereiche zu finden werden beispielsweise in einem ersten Verarbeitungsschritt das Layout auf Bereiche abgetastet, in denen die graphischen Elemente des Layouts eng beieinander liegen oder die Randbereiche der graphischen Elemente in einem spitzen Winkel zueinander angeordnet sind. In der 1 ist ein Teil des Layouts bestehend aus elementaren Konfigurationselementen dargestellt. Diese Konfigurationselemente können dabei alle bekannten Polygone sein.
  • In 1 werden zwei streifenförmige Elemente A, C durch ein drittes streifenförmiges Element B geschnitten. Der Abstand zwischen den streifenförmigen Elementen A, C verringert sich. Die streifenförmigen Elemente A, B, C können Leiterbahnen oder Teile eines Schriftzuges sein. Außer dem Abstand der graphischen Elemente A, B, C zueinander ist zudem noch die Dicke des wegzuätzenden Materials bei der Ermittlung der kritischen Bereiche zu berücksichtigen. Mittels Rechnerprogrammen werden, wie in 1 angedeutet, die kritischen Bereiche ermittelt und mit Polygonen X, Y, ... markiert.
  • Nach der Ermittlung der kritischen Bereiche X, Y ... werden in einem nachfolgenden prozessorgesteuerten Verarbeitungsschritt mögliche zusammengehörende kritische Bereiche zu einer Fläche Z zusammengefaßt (siehe 2).
  • In einem weiteren Verarbeitungsschritt wird die zusammengefaßte Fläche Z wie in 3 gezeigt, durch das verbleibende grafische Element B begrenzt. Die markierten Flächen K1, K2 des kritischen Bereiches werden in einem weiteren Verarbeitungsschritt geringfügig vergrößert.
  • Die einzelnen Bearbeitungsschritte von der Erkennung bis zur Abänderung des Layouts können wie folgt zusammengefaßt werden:
    • – Erkennung von kritischen Bereichen in dem Layout.
    • – Berechnung der kritischen Bereiche. Die kritischen Bereiche werden abhängig von fertigungstechnischen Regeln, wie z. B. Stärke des Materials oder Stärke der verwendeten Säure in dem Ätzbad ermittelt.
    • – Begrenzen der ermittelten Bereiche mit den möglichen Elementen aus der gleichen Layoutebene, so daß nur noch unverdeckte Bereiche der ermittelten kritischen Bereiche übrig bleiben.
    • – Die verbleibenden kritischen Bereiche werden auf einem Bildschirm zusammen mit dem Layout in der betreffenden Layoutebene angezeigt.
    • – Die ermittelten und bereinigten kritischen Bereiche werden geringfügig vergrößert und in die Datenstruk tur derjeweiligen Layoutebene integriert.

Claims (4)

  1. Verfahren zur Erkennung und Bereinigung von ätzkritischen Bereichen, wobei auf Datenstrukturen von Konfigurationselementen (A, B, C) zugegriffen wird, die in einer Ebene eines Layouts angeordnet sind, dadurch gekennzeichnet, dass nach Maßgabe von Programmprozeduren kritische Bereiche (X, Y, Z, K1, K2) zwischen streifenförmigen Konfigurationselementen (A, C) die durch ein drittes streifenförmiges Konfigurationselement (B) geschnitten werden, ermittelt, abgeändert und sichtbar gesteuert angezeigt werden, wobei die Änderungen derart vorgenommen werden, dass der kritische Bereich durch einen zulässigen fertigungstechnischen minimalen Abstand zwischen den Konfigurationselementen einstellbar ist, und das zwischen den Konfigurationselementen (A, B, C) die kritischen Bereiche durch Polygone (K1, K2) ausgefüllt werden dass kritische Bereiche zwischen den Konfigurationselementen (A, B, C) vermieden werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet daß die Ermittlung der kritischen Bereiche (X, Y, Z, K1, K2) durch Höhe und Abstand einer abzuätzenden Beschichtung bestimmt werden.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Polygone (K1, K2) der kritischen Bereiche (X, Y, Z, K1, K2) bei möglichen Überlagerungen von Konfigurationselementen (A, B, C) begrenzt werden.
  4. Verfahren nach Anspruch 3 dadurch gekennzeichnet, daß die Polygone (K1, K2) der kritischen Bereiche (X, Y, Z, K1, K2) geringfügig vergrößert werden, so daß die Kanten der Polyone (K1, K2) sich mit den Kanten der Konfigurationselemente (A, B, C) überlagern.
DE19946753A 1999-09-29 1999-09-29 Verfahren zur Erkennung und Vermeidung von ätzkritischen Bereichen Expired - Fee Related DE19946753B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19946753A DE19946753B4 (de) 1999-09-29 1999-09-29 Verfahren zur Erkennung und Vermeidung von ätzkritischen Bereichen
DE29924723U DE29924723U1 (de) 1999-09-29 1999-09-29 Rechenanlage zum Erkennen und Vermeiden von ätzkritischen Bereichen
US09/675,343 US6928627B1 (en) 1999-09-29 2000-09-28 Method for recognizing and avoiding etch-critical regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19946753A DE19946753B4 (de) 1999-09-29 1999-09-29 Verfahren zur Erkennung und Vermeidung von ätzkritischen Bereichen

Publications (2)

Publication Number Publication Date
DE19946753A1 DE19946753A1 (de) 2001-05-03
DE19946753B4 true DE19946753B4 (de) 2005-10-06

Family

ID=7923763

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19946753A Expired - Fee Related DE19946753B4 (de) 1999-09-29 1999-09-29 Verfahren zur Erkennung und Vermeidung von ätzkritischen Bereichen

Country Status (2)

Country Link
US (1) US6928627B1 (de)
DE (1) DE19946753B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19631160A1 (de) * 1995-08-01 1997-02-06 Sony Corp Verfahren und Vorrichtung zur Korrektur von Musterdaten zum Entwurf einer Photomaske
US5787268A (en) * 1994-10-20 1998-07-28 Fujitsu Limited Interactive circuit designing apparatus
DE19903200A1 (de) * 1999-01-27 2000-08-10 Siemens Ag Verfahren zur Herstellung von Strukturen auf der Oberfläche eines Halbleiterwafers

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5553273A (en) * 1995-04-17 1996-09-03 International Business Machines Corporation Vertex minimization in a smart optical proximity correction system
US5671152A (en) * 1995-05-19 1997-09-23 International Business Machines Corporation Efficient generation of negative fill shapes for chips and packages
JP3934719B2 (ja) * 1995-12-22 2007-06-20 株式会社東芝 光近接効果補正方法
US5923563A (en) * 1996-12-20 1999-07-13 International Business Machines Corporation Variable density fill shape generation
JPH10282635A (ja) * 1997-04-09 1998-10-23 Sony Corp パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置
US6044007A (en) * 1999-03-24 2000-03-28 Advanced Micro Devices, Inc. Modification of mask layout data to improve writeability of OPC
US6684382B2 (en) * 2001-08-31 2004-01-27 Numerical Technologies, Inc. Microloading effect correction
US6609245B2 (en) * 2001-11-29 2003-08-19 International Business Machines Corporation Priority coloring for VLSI designs

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787268A (en) * 1994-10-20 1998-07-28 Fujitsu Limited Interactive circuit designing apparatus
DE19631160A1 (de) * 1995-08-01 1997-02-06 Sony Corp Verfahren und Vorrichtung zur Korrektur von Musterdaten zum Entwurf einer Photomaske
DE19903200A1 (de) * 1999-01-27 2000-08-10 Siemens Ag Verfahren zur Herstellung von Strukturen auf der Oberfläche eines Halbleiterwafers

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Herrmann, G., Egerer, K.: Handbuch der Leiter- plattentechnik, Bd. 2, Saulgau/Württ.: Eugen Leuze Verlag 1991, S. 22-37 *

Also Published As

Publication number Publication date
US6928627B1 (en) 2005-08-09
DE19946753A1 (de) 2001-05-03

Similar Documents

Publication Publication Date Title
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
DE3782381T2 (de) Fluessigkristall-vorrichtung und verfahren zu ihrer herstellung.
DE602006000514T2 (de) Leiterplatte und Herstellungsverfahren dafür
EP1620890A2 (de) Elektronisches bauteil, sowie systemträger und nutzen zur herstellung desselben
DE4134617A1 (de) Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung
DE3325982A1 (de) Schichtwiderstand-eingabevorrichtung und verfahren zu ihrer herstellung
DE3587963T2 (de) Verfahren zum Ausfüllen einer in einem Integrierterschaltung-Chip gebildeten Vertiefung mit einer Metallschicht.
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
DE3411973A1 (de) Plattenmaterial zur herstellung flexibler gedruckter schaltungstraeger, verfahren zur herstellung flexibler gedruckter schaltungstraeger und nach diesem verfahren hergestellter flexibler gedruckter schaltungstraeger
EP0308816A1 (de) Verfahren zum Herstellen von Anschlusskontakten für Dünnfilm-Magnetköpfe
DE19946753B4 (de) Verfahren zur Erkennung und Vermeidung von ätzkritischen Bereichen
DE68920783T2 (de) Verfahren zur Erzeugung einer Dickschicht.
DE3337300A1 (de) Verfahren zum herstellen integrierter halbleiterschaltkreise
DE3011744B2 (de) Mehradriger Verbinder
DE69127186T2 (de) Eine TAB-Packung und eine Flüssigkeitskristallplatte die diese Packung anwendet
DE19625386A1 (de) Verfahren zur Herstellung einer Leiterplatte
DE29924723U1 (de) Rechenanlage zum Erkennen und Vermeiden von ätzkritischen Bereichen
DE202019105231U1 (de) Leiterplattenstanzstruktur, die ein Biegen von Kupferblechen verhindern kann
DE3810486C2 (de)
DE19755961C2 (de) Verfahren zum Herstellen einer gekoppelten Leitung
DE60005354T2 (de) Leiterplattenherstellung
EP0638924A1 (de) Verfahren zum Herstellen von TAB-Filmträgern
DE19947092A1 (de) Bedruckte Schaltungsplatte und Verfahren zur Herstellung derselben
DE3780995T2 (de) Verfahren zur herstellung eines metallischen musters.
DE19501693A1 (de) Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee