DE202019105231U1 - Leiterplattenstanzstruktur, die ein Biegen von Kupferblechen verhindern kann - Google Patents
Leiterplattenstanzstruktur, die ein Biegen von Kupferblechen verhindern kann Download PDFInfo
- Publication number
- DE202019105231U1 DE202019105231U1 DE202019105231.7U DE202019105231U DE202019105231U1 DE 202019105231 U1 DE202019105231 U1 DE 202019105231U1 DE 202019105231 U DE202019105231 U DE 202019105231U DE 202019105231 U1 DE202019105231 U1 DE 202019105231U1
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- layer
- holes
- positioning hole
- slots
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0108—Male die used for patterning, punching or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0228—Cutting, sawing, milling or shearing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/033—Punching metal foil, e.g. solder foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Leiterplattenstanzstruktur, die ein Biegen von Kupferblechen verhindern kann, umfassend ein Leiterplattensubstrat (1), wobei das Leiterplattensubstrat einen Leiterplattenbereich umfasst, Prozesskanten (11) an zwei Seiten des Leiterplattenbereichs angeordnet sind, der Leiterplattenbereich mit einer Vielzahl von horizontalen Aussparungsbereichen (12) und einer Vielzahl von vertikalen Schlitzen (13) versehen ist und eine Vielzahl von Leiterplatteneinheiten (14) durch die Vielzahl von Aussparungsbereichen und die Vielzahl von Schlitzen im Leiterplattenbereich definiert ist und matrixartig im Leiterplattenbereich angeordnet ist;
wobei vier Positionierungsstrukturen jeweils an vier Ecken des Leiterplattensubstrats angeordnet sind und an den Prozesskanten liegen, wobei eine erste Positionierungsstruktur einen ersten optischen Positionierungspunkt (151) und ein erstes Leiterplattenpositionierungsloch (152) umfasst, wobei der erste optische Positionierungspunkt 10-12 mm von einer linken Seite entfernt ist und 15-17 mm von einer oberen Seite entfernt ist, und das erste Leiterplattenpositionierungsloch 18-20 mm von der linken Seite entfernt ist und 31-33 mm von der oberen Seite entfernt ist; wobei eine zweite Positionierungsstruktur einen zweiten optischen Positionierungspunkt (161) und ein zweites Leiterplattenpositionierungsloch (162) umfasst, wobei der zweite optische Positionierungspunkt 10-12 mm von einer rechten Seite entfernt ist und 15-17 mm von der oberen Seite entfernt ist, und das zweite Leiterplattenpositionierungsloch 18-20 mm von der rechten Seite entfernt ist und 31-33 mm von der oberen Seite entfernt ist; wobei eine dritte Positionierungsstruktur einen dritten optischen Positionierungspunkt (171) und ein drittes Leiterplattenpositionierungsloch (172) umfasst, wobei der dritte optische Positionierungspunkt 10-12 mm von der rechten Seite entfernt ist und 15-17 mm von einer unteren Seite entfernt ist, und das dritte Leiterplattenpositionierungsloch 18-20 mm von der rechten Seite entfernt ist und 31-33 mm von der unteren Seite entfernt ist; und wobei ein vierter Positionierungsstruktur einen vierten optischen Positionierungspunkt (181) und ein viertes Leiterplattenpositionierungsloch (182) umfasst, wobei der vierte optische Positionierungspunkt 10-12 mm von der linken Seite entfernt ist und 15-17 mm von der unteren Seite entfernt ist, und das vierte Leiterplattenpositionierungsloch 18-20 mm von der linken Seite entfernt ist und 31-33 mm von der unteren Seite entfernt ist;
wobei wenigstens eine der Vielzahl von Leiterplatteneinheiten mit Halblöchern (19) versehen ist, wobei jeweils zwei benachbarte Aussparungsbereiche symmetrisch mit Halblöchern versehen sind, wobei die Halblöchern der Leiterplatteneinheiten mit den Halblöchern der Aussparungsbereiche verbunden sind, wobei eine Verbindungsstelle von jeweils zwei Halblöchern mit einem Hilfsloch (110) tangential zur Verbindungsstelle versehen ist, wobei die Hilfslöcher in den Aussparungsbereichen liegen, wobei die Halblöcher einen Durchmesser von 2,0-2,5 mm aufweisen und ein Durchmesser der Hilfslöcher 0,15 mm kleiner als derjenige der Halblöcher ist;
wobei wenigstens eine Ecke jeder Leiterplatteneinheit mit einem Fräsplattenpositionierungsloch (111) versehen ist, das einen Durchmesser von 2,8-3,2 mm aufweist; und
wobei das Leiterplattensubstrat eine mehrschichtige Struktur aufweist und eine erste Leiterplattenschicht (112), eine erste Schirmungsschicht (113), eine Zwischenschicht (114), eine zweite Schirmungsschicht (115) und eine zweite Leiterplattenschicht (116) umfasst, die nacheinander von oben nach unten angeordnet sind, wobei eine Vielzahl von Einführenden (117) und eine Vielzahl von Schlitzen (118) alternierend an einer unteren Endfläche der ersten Leiterplattenschicht sind und die zweite Leiterplattenschicht mit Schlitzen, die den Einführenden der ersten Leiterplattenschicht entsprechen, und Einführenden versehen ist, die den Schlitzen der ersten Leiterplattenschicht entsprechen; wobei ein oberes Ende und ein unteres Ende der Zwischenschicht nach innen gewölbt sind, um Hohlräume zu bilden, die erste Schirmungsschicht im Hohlraum am oberen Ende der Zwischenschicht angeordnet ist und die zweite Schirmungsschicht im unteren Ende der Zwischenschicht angeordnet ist; wobei die Einführenden der ersten Leiterplattenschicht nacheinander durch die erste Schirmungsschicht, die Zwischenschicht und die zweite Schirmungsschicht verlaufen und in die Schlitze der zweiten Leiterplattenschicht eingeführt sind; und wobei die Einführenden der zweiten Leiterplattenschicht durch die zweite Schirmungsschicht, die Zwischenschicht und die erste Schirmungsschicht verlaufen und in die Schlitze der ersten Leiterplattenschicht eingeführt sind.
wobei vier Positionierungsstrukturen jeweils an vier Ecken des Leiterplattensubstrats angeordnet sind und an den Prozesskanten liegen, wobei eine erste Positionierungsstruktur einen ersten optischen Positionierungspunkt (151) und ein erstes Leiterplattenpositionierungsloch (152) umfasst, wobei der erste optische Positionierungspunkt 10-12 mm von einer linken Seite entfernt ist und 15-17 mm von einer oberen Seite entfernt ist, und das erste Leiterplattenpositionierungsloch 18-20 mm von der linken Seite entfernt ist und 31-33 mm von der oberen Seite entfernt ist; wobei eine zweite Positionierungsstruktur einen zweiten optischen Positionierungspunkt (161) und ein zweites Leiterplattenpositionierungsloch (162) umfasst, wobei der zweite optische Positionierungspunkt 10-12 mm von einer rechten Seite entfernt ist und 15-17 mm von der oberen Seite entfernt ist, und das zweite Leiterplattenpositionierungsloch 18-20 mm von der rechten Seite entfernt ist und 31-33 mm von der oberen Seite entfernt ist; wobei eine dritte Positionierungsstruktur einen dritten optischen Positionierungspunkt (171) und ein drittes Leiterplattenpositionierungsloch (172) umfasst, wobei der dritte optische Positionierungspunkt 10-12 mm von der rechten Seite entfernt ist und 15-17 mm von einer unteren Seite entfernt ist, und das dritte Leiterplattenpositionierungsloch 18-20 mm von der rechten Seite entfernt ist und 31-33 mm von der unteren Seite entfernt ist; und wobei ein vierter Positionierungsstruktur einen vierten optischen Positionierungspunkt (181) und ein viertes Leiterplattenpositionierungsloch (182) umfasst, wobei der vierte optische Positionierungspunkt 10-12 mm von der linken Seite entfernt ist und 15-17 mm von der unteren Seite entfernt ist, und das vierte Leiterplattenpositionierungsloch 18-20 mm von der linken Seite entfernt ist und 31-33 mm von der unteren Seite entfernt ist;
wobei wenigstens eine der Vielzahl von Leiterplatteneinheiten mit Halblöchern (19) versehen ist, wobei jeweils zwei benachbarte Aussparungsbereiche symmetrisch mit Halblöchern versehen sind, wobei die Halblöchern der Leiterplatteneinheiten mit den Halblöchern der Aussparungsbereiche verbunden sind, wobei eine Verbindungsstelle von jeweils zwei Halblöchern mit einem Hilfsloch (110) tangential zur Verbindungsstelle versehen ist, wobei die Hilfslöcher in den Aussparungsbereichen liegen, wobei die Halblöcher einen Durchmesser von 2,0-2,5 mm aufweisen und ein Durchmesser der Hilfslöcher 0,15 mm kleiner als derjenige der Halblöcher ist;
wobei wenigstens eine Ecke jeder Leiterplatteneinheit mit einem Fräsplattenpositionierungsloch (111) versehen ist, das einen Durchmesser von 2,8-3,2 mm aufweist; und
wobei das Leiterplattensubstrat eine mehrschichtige Struktur aufweist und eine erste Leiterplattenschicht (112), eine erste Schirmungsschicht (113), eine Zwischenschicht (114), eine zweite Schirmungsschicht (115) und eine zweite Leiterplattenschicht (116) umfasst, die nacheinander von oben nach unten angeordnet sind, wobei eine Vielzahl von Einführenden (117) und eine Vielzahl von Schlitzen (118) alternierend an einer unteren Endfläche der ersten Leiterplattenschicht sind und die zweite Leiterplattenschicht mit Schlitzen, die den Einführenden der ersten Leiterplattenschicht entsprechen, und Einführenden versehen ist, die den Schlitzen der ersten Leiterplattenschicht entsprechen; wobei ein oberes Ende und ein unteres Ende der Zwischenschicht nach innen gewölbt sind, um Hohlräume zu bilden, die erste Schirmungsschicht im Hohlraum am oberen Ende der Zwischenschicht angeordnet ist und die zweite Schirmungsschicht im unteren Ende der Zwischenschicht angeordnet ist; wobei die Einführenden der ersten Leiterplattenschicht nacheinander durch die erste Schirmungsschicht, die Zwischenschicht und die zweite Schirmungsschicht verlaufen und in die Schlitze der zweiten Leiterplattenschicht eingeführt sind; und wobei die Einführenden der zweiten Leiterplattenschicht durch die zweite Schirmungsschicht, die Zwischenschicht und die erste Schirmungsschicht verlaufen und in die Schlitze der ersten Leiterplattenschicht eingeführt sind.
Description
- Technisches Gebiet
- Die Erfindung gehört dem technischen Gebiet gedruckter Leiterplatten an und betrifft insbesondere eine Leiterplattenstanzstruktur, die ein Biegen von Kupferblechen verhindern kann.
- Beschreibung des Stands der Technik
- Trotz der kontinuierlichen Weiterentwicklung der Leiterplattentechnik bleiben Fertigungsprozess und Ausrüstung relativ unverändert, während der Wettbewerb am Markt immer erbitterter wird. Vor diesem Hintergrund können traditionelle Auslegungsverfahren die Anforderungen der Kunden nicht länger erfüllen, und es ist zu einer schwierigen Aufgabe der Leiterplattenhersteller und der gesamten Leiterplattenbranche geworden, Leiterplatten zu entwickeln und zu fertigen, die die Anforderungen der Kunden erfüllen und mit der Entwicklung in dieser Branche mithalten.
- Im Allgemeinen stellen Leiterplattenhersteller Leiterplatten mit Formungsmaschinen mit numerischer Steuerung oder durch Stanzformen her, wobei Leiterplattenhersteller Stanzformen aufgrund seiner günstigeren Kosten und hohen Effizienz bevorzugen; während der Produktion können sich jedoch Kupferbleche an Halblöchern von Substraten bei der schnellen Rotation eines Fräswerkzeugs im Zuführprozess nach innen aufwerfen, wobei die in die Halblöcher aufgeworfenen Kupferbleche in einem nachfolgenden Ätzprozess weggeätzt werden müssen, um die Ausbeute der Leiterplatten sicherzustellen, sodass die Produktionskosten für die Leiterplattenhersteller zunehmen und die Wettbewerbsfähigkeit verringert wird.
- Kurzdarstellung der Erfindung
- Die von der Erfindung zu lösende technische Aufgabe liegt darin, eine Leiterplattenstanzstruktur bereitzustellen, die ein Biegen von Kupferblechen verhindern kann. Die Leiterplattenstanzstruktur ist mit Hilfslöchern versehen, die zum Abschneiden von Kupferblechen an Halblöchern dienen, wenn die Halblöchern gefräst werden, sodass beim Fräsen der Halblöcher während des Stanzens der Leiterplatten die Kupferbleche bereits geschnitten wurden und sich beim Zuführprozess zu einem Fräswerkzeug nicht in die Halblöcher aufwerfen, was die Ausbeute der Leiterplatten steigert.
- Eine technische Lösung, die die Erfindung anwendet, um die genannte technische Aufgabe zu lösen, ist wie folgt: Eine Leiterplattenstanzstruktur, die ein Biegen von Kupferblechen verhindern kann, umfasst ein Leiterplattensubstrat, wobei das Leiterplattensubstrat einen Leiterplattenbereich umfasst, Prozesskanten an zwei Seiten des Leiterplattenbereichs angeordnet sind, der Leiterplattenbereich mit einer Vielzahl von horizontalen Aussparungsbereichen und einer Vielzahl von vertikalen Schlitzen versehen ist und eine Vielzahl von Leiterplatteneinheiten durch die Vielzahl von Aussparungsbereichen und die Vielzahl von Schlitzen im Leiterplattenbereich definiert ist und matrixartig im Leiterplattenbereich angeordnet ist; wobei vier Positionierungsstrukturen jeweils an vier Ecken des Leiterplattensubstrats angeordnet sind und an den Prozesskanten liegen, wobei eine erste Positionierungsstruktur einen ersten optischen Positionierungspunkt und ein erstes Leiterplattenpositionierungsloch umfasst, wobei der erste optische Positionierungspunkt 10-12 mm von einer linken Seite entfernt ist und 15-17 mm von einer oberen Seite entfernt ist, und das erste Leiterplattenpositionierungsloch 18-20 mm von der linken Seite entfernt ist und 31-33 mm von der oberen Seite entfernt ist; wobei eine zweite Positionierungsstruktur einen zweiten optischen Positionierungspunkt und ein zweites Leiterplattenpositionierungsloch umfasst, wobei der zweite optische Positionierungspunkt 10-12 mm von einer rechten Seite entfernt ist und 15-17 mm von der oberen Seite entfernt ist, und das zweite Leiterplattenpositionierungsloch 18-20 mm von der rechten Seite entfernt ist und 31-33 mm von der oberen Seite entfernt ist; wobei eine dritte Positionierungsstruktur einen dritten optischen Positionierungspunkt und ein drittes Leiterplattenpositionierungsloch umfasst, wobei der dritte optische Positionierungspunkt 10-12 mm von der rechten Seite entfernt ist und 15-17 mm von einer unteren Seite entfernt ist, und das dritte Leiterplattenpositionierungsloch 18-20 mm von der rechten Seite entfernt ist und 31-33 mm von der unteren Seite entfernt ist; und wobei ein vierter Positionierungsstruktur einen vierten optischen Positionierungspunkt und ein viertes Leiterplattenpositionierungsloch umfasst, wobei der vierte optische Positionierungspunkt 10-12 mm von der linken Seite entfernt ist und 15-17 mm von der unteren Seite entfernt ist, und das vierte Leiterplattenpositionierungsloch 18-20 mm von der linken Seite entfernt ist und 31-33 mm von der unteren Seite entfernt ist; wobei wenigstens eine der Vielzahl von Leiterplatteneinheiten mit Halblöchern versehen ist, wobei jeweils zwei benachbarte Aussparungsbereiche symmetrisch mit Halblöchern versehen sind, wobei die Halblöchern der Leiterplatteneinheiten mit den Halblöchern der Aussparungsbereiche verbunden sind, wobei eine Verbindungsstelle von jeweils zwei Halblöchern mit einem Hilfsloch tangential zur Verbindungsstelle versehen ist, wobei die Hilfslöcher in den Aussparungsbereichen liegen, wobei die Halblöcher einen Durchmesser von 2,0-2,5 mm aufweisen und der Durchmesser der Hilfslöcher 0,15 mm kleiner als derjenige der Halblöcher ist; wobei wenigstens eine Ecke jeder Leiterplatteneinheit mit einem Fräsplattenpositionierungsloch versehen ist, das einen Durchmesser von 2,8-3,2 mm aufweist; und wobei das Leiterplattensubstrat eine mehrschichtige Struktur aufweist und eine erste Leiterplattenschicht, eine erste Schirmungsschicht, eine Zwischenschicht, eine zweite Schirmungsschicht und eine zweite Leiterplattenschicht umfasst, die nacheinander von oben nach unten angeordnet sind, wobei eine Vielzahl von Einführenden und eine Vielzahl von Schlitzen alternierend an einer unteren Endfläche der ersten Leiterplattenschicht sind und die zweite Leiterplattenschicht mit Schlitzen, die den Einführenden der ersten Leiterplattenschicht entsprechen, und Einführenden versehen ist, die den Schlitzen der ersten Leiterplattenschicht entsprechen; wobei ein oberes Ende und ein unteres Ende der Zwischenschicht nach innen gewölbt sind, um Hohlräume zu bilden, die erste Schirmungsschicht im Hohlraum am oberen Ende der Zwischenschicht angeordnet ist und die zweite Schirmungsschicht im unteren Ende der Zwischenschicht angeordnet ist; wobei die Einführenden der ersten Leiterplattenschicht nacheinander durch die erste Schirmungsschicht, die Zwischenschicht und die zweite Schirmungsschicht verlaufen und in die Schlitze der zweiten Leiterplattenschicht eingeführt sind; und wobei die Einführenden der zweiten Leiterplattenschicht durch die zweite Schirmungsschicht, die Zwischenschicht und die erste Schirmungsschicht verlaufen und in die Schlitze der ersten Leiterplattenschicht eingeführt sind.
- Außerdem ist der erste optischen Positionierungspunkt 11 mm von der linken Seite entfernt und 16 mm von der oberen Seite entfernt, und das erste Leiterplattenpositionierungsloch ist 19 mm von der linken Seite und 32 mm von der oberen Seite entfernt; der zweite optische Positionierungspunkt ist 11 mm von der rechten Seite entfernt und 16 mm von der oberen Seite entfernt und das zweite Leiterplattenpositionierungsloch ist 19 mm von der rechten Seite entfernt und 32 mm von der oberen Seite entfernt; der dritte optische Positionierungspunkt ist 11 mm von der rechten Seite entfernt und 16 mm von der unteren Seite entfernt und das dritte Leiterplattenpositionierungsloch ist 19 mm von der rechten Seite entfernt und 32 mm von der unteren Seite entfernt; und der vierte optische Positionierungspunkt ist 11 mm von der linken Seite entfernt und 16 mm von der unteren Seite entfernt und das vierte Leiterplattenpositionierungsloch ist 19 mm von der linken Seite entfernt und 32 mm von der unteren Seite entfernt.
- Außerdem weisen die Halblöcher einen Durchmesser von 2,2 mm auf.
- Außerdem weisen die Fräsplattenpositionierungslöcher einen Durchmesser von 3,0 mm auf.
- Außerdem sind die erste Schirmungsschicht und die zweite Schirmungsschicht Metallgitterschichten.
- Außerdem sind die Einführenden mittels Presspassung mit den Schlitzen verbunden.
- Die Erfindung weist die folgenden vorteilhaften Wirkungen auf:
- Die Leiterplattenstanzstruktur ist mit den Hilfslöchern versehen, die zum Abschneiden von Kupferblechen an den Halblöchern dienen, wenn die Halblöchern gefräst werden, sodass beim Fräsen der Halblöcher während des Stanzens der Leiterplatten die Kupferbleche bereits geschnitten wurden und sich beim Zuführprozess zu einem Fräswerkzeug nicht in die Halblöcher aufwerfen, was die Ausbeute der Leiterplatten steigert.
- Mehr bevorzugt ist das Substrat von mehrschichtiger Struktur und umfasst eine erste Leiterplattenschicht, eine erste Schirmungsschicht, eine Zwischenschicht, eine zweite Schirmungsschicht und eine zweite Leiterplattenschicht, Einführenden der ersten Leiterplattenschicht verlaufen nacheinander durch die erste Schirmungsschicht, die Zwischenschicht und die zweite Schirmungsschicht und sind in Schlitze der zweiten Leiterplattenschicht eingeführt, und Einführenden der zweiten Leiterplattenschicht verlaufen nacheinander durch die zweite Schirmungsschicht, die Zwischenschicht und die erste Schirmungsschicht und sind in Schlitzen der ersten Leiterplattenschicht eingeführt; die Struktur ist fest und kompakt, der Produktionsprozess ist einfach und leicht umzusetzen, und es wird eine Schirmungswirkung erreicht; und es sind zwei Schirmungsschichten vorgesehen, sodass die Schirmungswirkung gut ist und die Signalübertragungsqualität der Leiterplatten verbessert ist.
- Mehr bevorzugt sind ein oberes Ende und ein unteres Ende der Zwischenschicht nach innen gewölbt, um Hohlräume zu bilden, die erste Schirmungsschicht ist im Hohlraum am oberen Ende der Zwischenschicht angeordnet und die zweite Schirmungsschicht ist im unteren Ende der Zwischenschicht angeordnet, die erste Schirmungsschicht und die zweite Schirmungsschicht sind Metallgitterschichten und es werden eine Schirmungswirkung und eine Wärmeableitungswirkung erreicht.
- Die vorstehende Beschreibung ist nur eine Kurzdarstellung der technischen Lösung der Erfindung. Zum besseren Verständnis der technischen Mittel der Erfindung kann die Erfindung unter Bezugnahme auf den Inhalt der Beschreibung umgesetzt werden. Die Erfindung wird nachstehend in Verbindung bevorzugten Ausführungsformen und begleitenden Zeichnungen weiter erörtert.
- Figurenliste
-
-
1 ist eine erste Strukturansicht der Erfindung; -
2 ist eine vergrößerte Ansicht von TeilA1 in1 ; -
3 ist eine zweite Strukturansicht der Erfindung. - Bezugszeichenliste
- 1: Leiterplattensubstrat; 11: Prozesskante; 12: Aussparungsbereich; 13: Schlitz; 14: Leiterplatteneinheit; 151: erster optischer Positionierungspunkt; 152: erstes Leiterplattenpositionierungsloch; 161: zweiter optischer Positionierungspunkt; 162: zweites Leiterplattenpositionierungsloch; 171: dritter optischer Positionierungspunkt; 172: drittes Leiterplattenpositionierungsloch; 181: vierter optischer Positionierungspunkt; 182: viertes Leiterplattenpositionierungsloch; 19: Halbloch; 110: Hilfsloch; 111: Fräsplattenpositionierungsloch; 112: erste Leiterplattenschicht; 113: erste Schirmungsschicht; 114: Zwischenschicht; 115: zweite Schirmungsschicht; 116: zweite Leiterplattenschicht; 117: Einführende; 118: Schlitz
- Ausführliche Beschreibung der Erfindung
- Bevorzugte Ausführungsformen der Erfindung werden nachstehend unter Bezugnahme auf die begleitenden Zeichnungen der Ausführungsformen erläutert, damit der Fachmann ein besseres Verständnis der Vorteile und Merkmale der Erfindung erhält und der Schutzumfang der Erfindung klarer definiert werden kann.
- Ausführungsform: Wie in
1 bis3 gezeigt, umfasst eine Leiterplattenstanzstruktur, die ein Biegen von Kupferblechen verhindern kann, ein Leiterplattensubstrat1 , wobei das Leiterplattensubstrat einen Leiterplattenbereich umfasst, Prozesskanten11 an zwei Seiten des Leiterplattenbereichs angeordnet sind, der Leiterplattenbereich mit einer Vielzahl von horizontalen Aussparungsbereichen12 und einer Vielzahl von vertikalen Schlitzen13 versehen ist und eine Vielzahl von Leiterplatteneinheiten14 durch die Vielzahl von Aussparungsbereichen und die Vielzahl von Schlitzen im Leiterplattenbereich definiert ist und matrixartig im Leiterplattenbereich angeordnet ist. - Vier Positionierungsstrukturen sind jeweils an vier Ecken des Leiterplattensubstrats angeordnet und liegen an den Prozesskanten, wobei eine erste Positionierungsstruktur einen ersten optischen Positionierungspunkt
151 und ein erstes Leiterplattenpositionierungsloch152 umfasst, wobei der erste optische Positionierungspunkt 10-12 mm von einer linken Seite entfernt ist und 15-17 mm von einer oberen Seite entfernt ist, und das erste Leiterplattenpositionierungsloch 18-20 mm von der linken Seite entfernt ist und 31-33 mm von der oberen Seite entfernt ist; wobei eine zweite Positionierungsstruktur einen zweiten optischen Positionierungspunkt161 und ein zweites Leiterplattenpositionierungsloch162 umfasst, wobei der zweite optische Positionierungspunkt 10-12 mm von einer rechten Seite entfernt ist und 15-17 mm von der oberen Seite entfernt ist, und das zweite Leiterplattenpositionierungsloch 18-20 mm von der rechten Seite entfernt ist und 31-33 mm von der oberen Seite entfernt ist; wobei eine dritte Positionierungsstruktur einen dritten optischen Positionierungspunkt171 und ein drittes Leiterplattenpositionierungsloch172 umfasst, wobei der dritte optische Positionierungspunkt 10-12 mm von der rechten Seite entfernt ist und 15-17 mm von einer unteren Seite entfernt ist, und das dritte Leiterplattenpositionierungsloch 18-20 mm von der rechten Seite entfernt ist und 31-33 mm von der unteren Seite entfernt ist; und wobei ein vierter Positionierungsstruktur einen vierten optischen Positionierungspunkt181 und ein viertes Leiterplattenpositionierungsloch182 umfasst, wobei der vierte optische Positionierungspunkt 10-12 mm von der linken Seite entfernt ist und 15-17 mm von der unteren Seite entfernt ist, und das vierte Leiterplattenpositionierungsloch 18-20 mm von der linken Seite entfernt ist und 31-33 mm von der unteren Seite entfernt ist. - Wenigstens eine der Vielzahl von Leiterplatteneinheiten ist mit Halblöchern
19 versehen, wobei jeweils zwei benachbarte Aussparungsbereiche symmetrisch mit Halblöchern versehen sind, wobei die Halblöchern der Leiterplatteneinheiten mit den Halblöchern der Aussparungsbereiche verbunden sind, wobei eine Verbindungsstelle von jeweils zwei Halblöchern mit einem Hilfsloch110 tangential zur Verbindungsstelle versehen ist, wobei die Hilfslöcher in den Aussparungsbereichen liegen, wobei die Halblöcher einen Durchmesser von 2,0-2,5 mm aufweisen und der Durchmesser der Hilfslöcher 0,15 mm kleiner als derjenige der Halblöcher ist. - Wenigstens eine Ecke jeder Leiterplatteneinheit ist mit einem Fräsplattenpositionierungsloch
111 versehen, das einen Durchmesser von 2,8-3,2 mm aufweist. - Das Leiterplattensubstrat weist eine mehrschichtige Struktur auf und umfasst eine erste Leiterplattenschicht
112 , eine erste Schirmungsschicht113 , eine Zwischenschicht114 , eine zweite Schirmungsschicht115 und eine zweite Leiterplattenschicht116 , die nacheinander von oben nach unten angeordnet sind, wobei eine Vielzahl von Einführenden117 und eine Vielzahl von Schlitzen118 alternierend an der unteren Endfläche der ersten Leiterplattenschicht sind und die zweite Leiterplattenschicht mit Schlitzen, die den Einführenden der ersten Leiterplattenschicht entsprechen, und Einführenden versehen ist, die den Schlitzen der ersten Leiterplattenschicht entsprechen; wobei ein oberes Ende und ein unteres Ende der Zwischenschicht nach innen gewölbt sind, um Hohlräume zu bilden, die erste Schirmungsschicht im Hohlraum am oberen Ende der Zwischenschicht angeordnet ist und die zweite Schirmungsschicht im unteren Ende der Zwischenschicht angeordnet ist; wobei die Einführenden der ersten Leiterplattenschicht nacheinander durch die erste Schirmungsschicht, die Zwischenschicht und die zweite Schirmungsschicht verlaufen und in die Schlitze der zweiten Leiterplattenschicht eingeführt sind; und wobei die Einführenden der zweiten Leiterplattenschicht durch die zweite Schirmungsschicht, die Zwischenschicht und die erste Schirmungsschicht verlaufen und in die Schlitze der ersten Leiterplattenschicht eingeführt sind. - Der erste optischen Positionierungspunkt ist 11 mm von der linken Seite entfernt und 16 mm von der oberen Seite entfernt, und das erste Leiterplattenpositionierungsloch ist 19 mm von der linken Seite und 32 mm von der oberen Seite entfernt; der zweite optische Positionierungspunkt ist 11 mm von der rechten Seite entfernt und 16 mm von der oberen Seite entfernt und das zweite Leiterplattenpositionierungsloch ist 19 mm von der rechten Seite entfernt und 32 mm von der oberen Seite entfernt; der dritte optische Positionierungspunkt ist 11 mm von der rechten Seite entfernt und 16 mm von der unteren Seite entfernt und das dritte Leiterplattenpositionierungsloch ist 19 mm von der rechten Seite entfernt und 32 mm von der unteren Seite entfernt; und der vierte optische Positionierungspunkt ist 11 mm von der linken Seite entfernt und 16 mm von der unteren Seite entfernt und das vierte Leiterplattenpositionierungsloch ist 19 mm von der linken Seite entfernt und 32 mm von der unteren Seite entfernt.
- Die Halblöcher weisen einen Durchmesser von 2,2 mm auf.
- Die Fräsplattenpositionierungslöcher weisen einen Durchmesser von 3,0 mm auf.
- Die erste Schirmungsschicht und die zweite Schirmungsschicht sind Metallgitterschichten.
- Die Einführenden sind mittels Presspassung mit den Schlitzen verbunden.
- Die vorstehenden Ausführungsformen sind lediglich bevorzugte Ausführungsformen der Erfindung und sollen den Schutzumfang der Erfindung nicht einschränken. Alle äquivalenten strukturellen Abwandlungen auf Grundlage des Inhalts der Beschreibung und der Zeichnungen der Erfindung, oder direkte/indirekte Anwendungen auf andere relevante technische Gebiete fallen ebenfalls in den Schutzumfang der Erfindung.
Claims (6)
- Leiterplattenstanzstruktur, die ein Biegen von Kupferblechen verhindern kann, umfassend ein Leiterplattensubstrat (1), wobei das Leiterplattensubstrat einen Leiterplattenbereich umfasst, Prozesskanten (11) an zwei Seiten des Leiterplattenbereichs angeordnet sind, der Leiterplattenbereich mit einer Vielzahl von horizontalen Aussparungsbereichen (12) und einer Vielzahl von vertikalen Schlitzen (13) versehen ist und eine Vielzahl von Leiterplatteneinheiten (14) durch die Vielzahl von Aussparungsbereichen und die Vielzahl von Schlitzen im Leiterplattenbereich definiert ist und matrixartig im Leiterplattenbereich angeordnet ist; wobei vier Positionierungsstrukturen jeweils an vier Ecken des Leiterplattensubstrats angeordnet sind und an den Prozesskanten liegen, wobei eine erste Positionierungsstruktur einen ersten optischen Positionierungspunkt (151) und ein erstes Leiterplattenpositionierungsloch (152) umfasst, wobei der erste optische Positionierungspunkt 10-12 mm von einer linken Seite entfernt ist und 15-17 mm von einer oberen Seite entfernt ist, und das erste Leiterplattenpositionierungsloch 18-20 mm von der linken Seite entfernt ist und 31-33 mm von der oberen Seite entfernt ist; wobei eine zweite Positionierungsstruktur einen zweiten optischen Positionierungspunkt (161) und ein zweites Leiterplattenpositionierungsloch (162) umfasst, wobei der zweite optische Positionierungspunkt 10-12 mm von einer rechten Seite entfernt ist und 15-17 mm von der oberen Seite entfernt ist, und das zweite Leiterplattenpositionierungsloch 18-20 mm von der rechten Seite entfernt ist und 31-33 mm von der oberen Seite entfernt ist; wobei eine dritte Positionierungsstruktur einen dritten optischen Positionierungspunkt (171) und ein drittes Leiterplattenpositionierungsloch (172) umfasst, wobei der dritte optische Positionierungspunkt 10-12 mm von der rechten Seite entfernt ist und 15-17 mm von einer unteren Seite entfernt ist, und das dritte Leiterplattenpositionierungsloch 18-20 mm von der rechten Seite entfernt ist und 31-33 mm von der unteren Seite entfernt ist; und wobei ein vierter Positionierungsstruktur einen vierten optischen Positionierungspunkt (181) und ein viertes Leiterplattenpositionierungsloch (182) umfasst, wobei der vierte optische Positionierungspunkt 10-12 mm von der linken Seite entfernt ist und 15-17 mm von der unteren Seite entfernt ist, und das vierte Leiterplattenpositionierungsloch 18-20 mm von der linken Seite entfernt ist und 31-33 mm von der unteren Seite entfernt ist; wobei wenigstens eine der Vielzahl von Leiterplatteneinheiten mit Halblöchern (19) versehen ist, wobei jeweils zwei benachbarte Aussparungsbereiche symmetrisch mit Halblöchern versehen sind, wobei die Halblöchern der Leiterplatteneinheiten mit den Halblöchern der Aussparungsbereiche verbunden sind, wobei eine Verbindungsstelle von jeweils zwei Halblöchern mit einem Hilfsloch (110) tangential zur Verbindungsstelle versehen ist, wobei die Hilfslöcher in den Aussparungsbereichen liegen, wobei die Halblöcher einen Durchmesser von 2,0-2,5 mm aufweisen und ein Durchmesser der Hilfslöcher 0,15 mm kleiner als derjenige der Halblöcher ist; wobei wenigstens eine Ecke jeder Leiterplatteneinheit mit einem Fräsplattenpositionierungsloch (111) versehen ist, das einen Durchmesser von 2,8-3,2 mm aufweist; und wobei das Leiterplattensubstrat eine mehrschichtige Struktur aufweist und eine erste Leiterplattenschicht (112), eine erste Schirmungsschicht (113), eine Zwischenschicht (114), eine zweite Schirmungsschicht (115) und eine zweite Leiterplattenschicht (116) umfasst, die nacheinander von oben nach unten angeordnet sind, wobei eine Vielzahl von Einführenden (117) und eine Vielzahl von Schlitzen (118) alternierend an einer unteren Endfläche der ersten Leiterplattenschicht sind und die zweite Leiterplattenschicht mit Schlitzen, die den Einführenden der ersten Leiterplattenschicht entsprechen, und Einführenden versehen ist, die den Schlitzen der ersten Leiterplattenschicht entsprechen; wobei ein oberes Ende und ein unteres Ende der Zwischenschicht nach innen gewölbt sind, um Hohlräume zu bilden, die erste Schirmungsschicht im Hohlraum am oberen Ende der Zwischenschicht angeordnet ist und die zweite Schirmungsschicht im unteren Ende der Zwischenschicht angeordnet ist; wobei die Einführenden der ersten Leiterplattenschicht nacheinander durch die erste Schirmungsschicht, die Zwischenschicht und die zweite Schirmungsschicht verlaufen und in die Schlitze der zweiten Leiterplattenschicht eingeführt sind; und wobei die Einführenden der zweiten Leiterplattenschicht durch die zweite Schirmungsschicht, die Zwischenschicht und die erste Schirmungsschicht verlaufen und in die Schlitze der ersten Leiterplattenschicht eingeführt sind.
- Leiterplattenstanzstruktur, die ein Biegen von Kupferblechen verhindern kann, nach
Anspruch 1 , wobei die erste optischen Positionierungspunkt 11 mm von der linken Seite entfernt ist und 16 mm von der oberen Seite entfernt ist, und das erste Leiterplattenpositionierungsloch 19 mm von der linken Seite und 32 mm von der oberen Seite entfernt ist; der zweite optische Positionierungspunkt 11 mm von der rechten Seite entfernt ist und 16 mm von der oberen Seite entfernt ist und das zweite Leiterplattenpositionierungsloch 19 mm von der rechten Seite entfernt ist und 32 mm von der oberen Seite entfernt ist; der dritte optische Positionierungspunkt 11 mm von der rechten Seite entfernt ist und 16 mm von der unteren Seite entfernt ist und das dritte Leiterplattenpositionierungsloch 19 mm von der rechten Seite entfernt ist und 32 mm von der unteren Seite entfernt ist; und der vierte optische Positionierungspunkt 11 mm von der linken Seite entfernt ist und 16 mm von der unteren Seite entfernt ist und das vierte Leiterplattenpositionierungsloch 19 mm von der linken Seite entfernt ist und 32 mm von der unteren Seite entfernt ist. - Leiterplattenstanzstruktur, die ein Biegen von Kupferblechen verhindern kann, nach
Anspruch 1 , wobei die Halblöcher einen Durchmesser von 2,2 mm aufweisen. - Leiterplattenstanzstruktur, die ein Biegen von Kupferblechen verhindern kann, nach
Anspruch 1 , wobei die Fräsplattenpositionierungslöcher einen Durchmesser von 3,0 mm aufweisen. - Leiterplattenstanzstruktur, die ein Biegen von Kupferblechen verhindern kann, nach
Anspruch 1 , wobei die erste Schirmungsschicht und die zweite Schirmungsschicht Metallgitterschichten sind. - Leiterplattenstanzstruktur, die ein Biegen von Kupferblechen verhindern kann, nach
Anspruch 1 , wobei die Einführenden mit den Schlitzen mittels Presspassung verbunden sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920967267.6 | 2019-06-26 | ||
CN201920967267.6U CN210120704U (zh) | 2019-06-26 | 2019-06-26 | 防铜皮起翘的线路板冲型结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE202019105231U1 true DE202019105231U1 (de) | 2019-10-10 |
Family
ID=68419514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE202019105231.7U Expired - Lifetime DE202019105231U1 (de) | 2019-06-26 | 2019-08-03 | Leiterplattenstanzstruktur, die ein Biegen von Kupferblechen verhindern kann |
Country Status (3)
Country | Link |
---|---|
CN (1) | CN210120704U (de) |
DE (1) | DE202019105231U1 (de) |
WO (1) | WO2020258446A1 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112020226B (zh) * | 2020-08-25 | 2021-09-10 | 胜宏科技(惠州)股份有限公司 | 一种pcb板半槽孔的制作方法 |
CN112165769A (zh) * | 2020-09-11 | 2021-01-01 | 大连崇达电路有限公司 | 一种提高小pcs板加工效率的方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201860514U (zh) * | 2010-10-22 | 2011-06-08 | 春焱电子科技(苏州)有限公司 | 具有pth半孔的pcb板 |
CN104812158B (zh) * | 2014-01-28 | 2018-03-06 | 北大方正集团有限公司 | 电路板防分层爆板的方法、电路板的制作方法和电路板的基板 |
CN206472372U (zh) * | 2017-02-16 | 2017-09-05 | 中山市朗宁电子科技有限公司 | 一种模组pcb板半孔加工结构 |
CN109152241A (zh) * | 2018-09-07 | 2019-01-04 | 江门市奔力达电路有限公司 | 一种制作板边金属半孔的方法 |
-
2019
- 2019-06-26 CN CN201920967267.6U patent/CN210120704U/zh active Active
- 2019-08-03 DE DE202019105231.7U patent/DE202019105231U1/de not_active Expired - Lifetime
- 2019-08-03 WO PCT/CN2019/099150 patent/WO2020258446A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2020258446A1 (zh) | 2020-12-30 |
CN210120704U (zh) | 2020-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69704185T2 (de) | Verformbarer elektrischer Verbindungsstift | |
DE102017128416A1 (de) | Arraysubstrat und anzeigevorrichtung | |
DE10016064B4 (de) | Substrat,Einzelsubstrat und Verfahren zur Herstellung derselben | |
DE102012212223A1 (de) | Elektrische Verbinderanordnung zum Verbinden eines Elektronikmoduls und einer elektrischen Komponente | |
DE2129132A1 (de) | Elektrische Schaltungsanordnung und Verfahren zu deren Herstellung | |
DE3011068C2 (de) | Verfahren zur Herstellung einer Gegenplatte mit elektrisch voneinander isolierten Potential- und Masseplatten | |
DE2261943A1 (de) | Halterungsanordnung fuer gedruckte schaltungsplatten | |
DE602005001297T2 (de) | Hitzemanagement in Leiterplattenanordnungen | |
DE4134617A1 (de) | Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung | |
DE102016111722B4 (de) | Anzeigetafel und Anzeigevorrichtung | |
DE202019105231U1 (de) | Leiterplattenstanzstruktur, die ein Biegen von Kupferblechen verhindern kann | |
DE69823529T2 (de) | Mehrstufige leitende schwarzmatrix | |
DE202019105232U1 (de) | Gespleißte mehrschichtige Leiterplatte | |
DE10245688A1 (de) | Mehrschichtkeramikelektronikteil, Elektronikteilaggregat und Verfahren zum Herstellen eines Mehrschichtkeramikelektronikteils | |
DE10303072A1 (de) | Verbinder und Meßgerät | |
DE112016001501T5 (de) | Chip-Widerstand | |
DE102019110325A1 (de) | Elektronische vorrichtung | |
EP1973740B1 (de) | Verfahren zur herstellung von druck-schablonen, insbesondere für rakeldruckverfahren | |
DE112019007815T5 (de) | Eine integrierte Miniatur-Schweißplattenstruktur und ihr Herstellungsprozess | |
DE102014116522B4 (de) | Strukturen zum Schutz vor Lötbrücken bei Leiterplatten, Halbleiterpaketen und Halbleiteranordnungen | |
DE69834692T2 (de) | Verfahren zur Herstellung oberflächenmontierte elektronische Bauteile und dessen Produkt | |
DE112005003526T5 (de) | Teststecksockel | |
DE19912605B4 (de) | Leiterplattenverstärkungsglied und elektronische Baugruppe | |
DE112015003410T5 (de) | Verfahren zur Herstellung elektronischer Bauteile | |
DE202020101970U1 (de) | SMD-Verbinder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R207 | Utility model specification | ||
R156 | Lapse of ip right after 3 years |