DE19948906C2 - Verfahren zum Herstellen tiefdiffundierter n-leitender Gebiete in einem p-dotierten Siliziumsubstrat - Google Patents

Verfahren zum Herstellen tiefdiffundierter n-leitender Gebiete in einem p-dotierten Siliziumsubstrat

Info

Publication number
DE19948906C2
DE19948906C2 DE19948906A DE19948906A DE19948906C2 DE 19948906 C2 DE19948906 C2 DE 19948906C2 DE 19948906 A DE19948906 A DE 19948906A DE 19948906 A DE19948906 A DE 19948906A DE 19948906 C2 DE19948906 C2 DE 19948906C2
Authority
DE
Germany
Prior art keywords
silicon
silicon substrate
sulfur
doped silicon
deeply diffused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19948906A
Other languages
English (en)
Other versions
DE19948906A1 (de
Inventor
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19948906A priority Critical patent/DE19948906C2/de
Publication of DE19948906A1 publication Critical patent/DE19948906A1/de
Application granted granted Critical
Publication of DE19948906C2 publication Critical patent/DE19948906C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen tiefdiffundierter n-leitender Gebiete (8, 9) in einem p-dotierten Siliziumsubstrat (1), bei dem für den n-Fremdstoff Schwefel verwendet wird, das in Silizium relativ rasch diffundiert.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Herstel­ len tiefdiffundierter n-leitender Gebiete in einem p-dotier­ ten Siliziumsubstrat, bei dem die Gebiete durch Ionenimplan­ tation eines n-Fremdstoffes und einen nachfolgenden Eintreib­ schritt mit Einwirkung einer Eintreibtemperatur während einer Eintreibzeit eingebracht werden.
Tiefdiffundierte n-leitende Gebiete in einem p-dotierten Si­ liziumsubstrat werden bevorzugt zur Erhöhung der Durchbruch­ spannung eines herzustellenden Halbleiterbauelementes benö­ tigt, um bei diesem Halbleiterbauelement in lateraler Rich­ tung eine alternierende p/n/p/n. . .-Struktur zur Erhöhung der lateralen Sperrfähigkeit beispielsweise bei einem MOSFET zu erzeugen.
Bisher werden derartige tiefdiffundierte n-leitende Gebiete in solchen p/n/p/n. . .-Strukturen durch mehrstufige Epitaxie­ prozesse mit zwischengeschalteten Implantationen von Bor- Atomen realisiert. Mit anderen Worten, auf das p-dotierte Si­ liziumsubstrat werden epitaktisch nacheinander mehrere Sili­ ziumschichten abgeschieden, wobei in die Oberfläche, auf die eine epitaktische Schicht aufgetragen wird, vor diesem Auf­ tragen Bor-Atome implantiert werden, die nach Abscheiden der jeweiligen epitaktischen Schicht durch eine Temperaturbehand­ lung zur Diffusion in das Siliziumsubstrat bzw. die Silizium­ schicht gebracht werden.
Ein derartiges Vorgehen zum Herstellen tiefdiffundierter n- leitender Gebiete ist - bedingt durch die Anwendung mehrerer Epitaxieprozesse und Implantationen - relativ aufwendig, was sowohl die einzelnen Verfahrensschritte als auch die für die­ se benötige Zeit anbelangt.
In der bislang noch nicht veröffentlichten Patentanmeldung DE 199 42 677 ist ein gattungsgemäßes Verfahren beschrieben, bei dem als n-Dotierstoff Schwefel oder Selen verwendet wird.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, dieses Verfahren weiterzubilden. Das Verfahren soll insbeson­ dere auf einfache und rasche Weise ein Herstellen tiefdiffun­ dierter n-leitender Gebiete in einem p-dotierten Siliziumsub­ strat erlauben.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß für den n-Dotierstoff Schwefel oder Selen vorgesehen ist und dass als Siliziumsub­ strat eine Siliziumscheibe vorgesehen ist, in die die Gebiete beidseitig so weit eingebracht werden, daß sie in der halben Scheibentiefe der Siliziumscheibe einander überlappen.
Schwefel und auch Selen weisen in Silizium Donatoreigenschaf­ ten auf und diffundieren darin relativ schnell, so daß mit ihnen eine Tiefdiffusion ohne große Temperatur- bzw. Zeitbe­ lastung des Siliziums realisiert werden kann. Es hat sich da­ bei gezeigt, daß als Grundmaterial, in welches Schwefel oder Selen eingebracht wird, in bevorzugter Weise p-dotierte Sili­ ziumscheiben zu verwenden sind.
Die Schwefelatome lassen sich in das Silizium beispielsweise durch eine maskierte Implantation von Schwefelionen mit einem nachfolgenden Eintreibschritt eindiffundieren. Die Dotle­ rungskonzentration von auf diese Weise hergestellten n-lei­ tenden Gebieten läßt sich ohne weiteres über die Implantati­ onsdosis der Schwefelionen sowie die Eintreibtemperatur und die Eintreibzeit beim nachfolgenden Eintreibschritt steuern.
Besonders vorteilhaft ist es, wenn für das Siliziumsubstrat eine Siliziumscheibe vorgesehen wird und bei dieser Silizium­ scheibe beidseitig eine maskierte Implantation von Schwefelionen so vorgenommen wird, daß die auf diese Weise erzeugten n-leitenden Gebiete sich in der halben Scheibentiefe einander überlappen. Für die Maskierung bei der Implantation der Schwefelionen können beispielsweise Siliziumdioxidschichten oder auch Photolackschichten mit ausreichender Dicke verwen­ det werden. Geeignete Dicken liegen dabei in Bereichen zwi­ schen 0,5 und 2 µm, wobei ein Wert von 1 µm besonders geeig­ net ist.
Selbstverständlich können bei einer Halbleiterscheibe die Schwefelionen auch nur von einer Seite aus maskiert implan­ tiert werden. Dies führt bei entsprechender Eindringtiefe al­ lerdings zu einer erheblichen Steigerung der erforderlichen Diffusionszeit, die im Vergleich zu der beidseitigen Implan­ tation etwa den vierfachen Wert erreichen kann.
Für einen besseren Kontakt zu Metallschichten, die auf das Halbleitersubstrat aufgetragen werden, kann bei dem mit dem erfindungsgemäßen Verfahren hergestellten n-leitenden Gebiet noch eine Randanhebung der n-Dotierung mittels beispielsweise einer Phosphordiffusion mit geringer Eindringtiefe vorgenom­ men werden. Mit anderen Worten, die Dotierungskonzentration des mit Schwefel dotierten n-leitenden Gebietes wird an sei­ ner Oberfläche noch durch Diffusion von beispielsweise Phos­ phor oder einem anderen geeigneten n-leitenden Fremdstoff mit geringer Eindringtiefe angehoben.
Nachfolgend wird die Erfindung anhand der Zeichnung näher er­ läutert, in deren einziger Figur eine Halbleiterscheibe ge­ zeigt ist, an der das erfindungsgemäße Verfahren vorgenommen wird.
Eine Halbleiterscheibe 1 ist beidseitig mit Siliziumdioxid­ schichten 2, 3 maskiert, in die Fenster 4, 5 eingebracht sind. Anstelle der Siliziumdioxidschichten 2, 3 können auch Photolackschichten oder andere geeignete Maskierungsschichten verwendet werden.
Bei einer derartigen Halbleiteranordnung wird sodann eine Io­ nenimplantation mit Schwefelionen vorgenommen, wie dies durch Pfeile 6, 7 angedeutet ist. In dem gezeigten Beispiel erfolgt dabei die Implantation von beiden Seiten der Siliziumscheibe 1, so daß nach einem entsprechenden Eintreibschritt mit Ein­ wirkung einer Eintreibtemperatur während einer Eintreibzeit n-leitende Gebiete 8, 9 in der p-leitenden Siliziumscheibe 1 entstehen.
Anstelle von Schwefelionen können gegebenenfalls auch Selen­ ionen oder andere, relativ rasch in Siliziumscheiben diffun­ dierende Ionen verwendet werden.
Gegebenenfalls können noch Kontaktdiffusionen mit beispiels­ weise Phosphor vorgenommen werden, um höher dotierte n-lei­ tende Bereiche 10 in beispielsweise den Fenstern 4 zu erzeu­ gen. Eine derartige Randanhebung der n-Dotierung führt zu ei­ nem besseren Kontakt zu einer in den Fenstern 4 später aufzu­ bringenden Metallschicht aus beispielsweise Aluminium.
Die Schichtdicke für die Siliziumdioxidschichten 2, 3 beträgt etwa 1 µm, was ausreichend ist, um die Implantation der Schwefelionen (vgl. Pfeile 6) zu maskieren.
Die Gebiete 8, 9 werden soweit soweit in die p- dotierte Siliziumscheibe 1 eingebracht, daß sie einander in der halben Scheibentiefe überlappen. Auf diese Weise können ohne großen Aufwand und rasch in lateraler Richtung der Sili­ ziumscheibe 1 alternierende p/n/p/n. . .-Strukturen erzeugt werden, wie sie für die Erzielung einer hohen lateralen Sperrfähigkeit gewünscht werden.
Bezugszeichenliste
1
Siliziumsubstrat
2
Siliziumdioxidschicht
3
Siliziumdioxidschicht
4
Fenster
5
Fenster
6
Schwefel-Ionenimplantation
7
Schwefel-Ionenimplantation
8
n-leitendes Gebiet
9
n-leitendes Gebiet
10
n-Verstärkung

Claims (4)

1. Verfahren zum Herstellen tiefdiffundierter n-leitender Ge­ biete (8, 9) in einem p-dotierten Siliziumsubstrat (1), bei dem die Gebiete (8, 9) durch Ionenimplantation eines n-Fremdstoffes und durch einen nachfolgenden Eintreib­ schritt unter Einwirkung einer Eintreibtemperatur während einer Eintreibzeit eingebracht werden, dadurch gekennzeichnet, daß für den n-Dotierstoff Schwefel oder Selen vorgesehen ist und dass als Siliziumsubstrat eine Siliziumscheibe (1) vorgesehen ist, in die die Gebiete (8, 9) beidseitig so weit eingebracht werden, daß sie in der halben Scheiben­ tiefe der Siliziumscheibe (1) einander überlappen.
2. Verfahren nach Anspruch 1 dadurch gekennzeichnet, daß die Ionenimplantation mittels einer Siliziumdioxid- oder Photolackschicht (2, 3) maskiert wird.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Gebiete durch Randanhebung (10) verstärkt werden.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Siliziumdioxidschicht (2, 3) mit einer Schichtdicke von 0,5 bis 2 µm, vorzugsweise 1 µm, versehen wird.
DE19948906A 1999-10-11 1999-10-11 Verfahren zum Herstellen tiefdiffundierter n-leitender Gebiete in einem p-dotierten Siliziumsubstrat Expired - Fee Related DE19948906C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19948906A DE19948906C2 (de) 1999-10-11 1999-10-11 Verfahren zum Herstellen tiefdiffundierter n-leitender Gebiete in einem p-dotierten Siliziumsubstrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19948906A DE19948906C2 (de) 1999-10-11 1999-10-11 Verfahren zum Herstellen tiefdiffundierter n-leitender Gebiete in einem p-dotierten Siliziumsubstrat

Publications (2)

Publication Number Publication Date
DE19948906A1 DE19948906A1 (de) 2001-05-03
DE19948906C2 true DE19948906C2 (de) 2001-08-09

Family

ID=7925217

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19948906A Expired - Fee Related DE19948906C2 (de) 1999-10-11 1999-10-11 Verfahren zum Herstellen tiefdiffundierter n-leitender Gebiete in einem p-dotierten Siliziumsubstrat

Country Status (1)

Country Link
DE (1) DE19948906C2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10240107B4 (de) * 2002-08-30 2008-03-06 Infineon Technologies Ag Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19942677A1 (de) * 1999-09-07 2001-03-22 Infineon Technologies Ag Kompensationsbauelement und Verfahren zu dessen Herstellung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19942677A1 (de) * 1999-09-07 2001-03-22 Infineon Technologies Ag Kompensationsbauelement und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
DE19948906A1 (de) 2001-05-03

Similar Documents

Publication Publication Date Title
DE19704996C2 (de) Verfahren zur Herstellung eines IGBT-Bauelementes
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2654482C2 (de)
DE2050497A1 (de) Verfahren zur Steigerung der Diffu sion von Atomen in eine erhitzte Unter lage durch Bombardierung
DE2615754C2 (de)
WO2001018870A2 (de) Ladungskompensationshalbleiteranordnung und verfahren zu deren herstellung
DE2707693A1 (de) Verfahren zum herstellen von dotierten zonen mittels ionenimplantation
DE112019002290T5 (de) Halbleitervorrichtung und verfahren zum herstellen
DE102006055885B4 (de) Verfahren zum Dotieren eines Halbleiterkörpers
WO2020229639A1 (de) Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement
DE2633324C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen hoher Sperrspannungsbelastbarkeit
DE102012211105A1 (de) Verfahren zur herstellung eines rückwärts sperrenden bipolaren transistorsmit isoliertem gate
DE102007033873A1 (de) Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
DE2033419A1 (de) Verfahren zum Herstellen von komplemen taren gitterisoherten Feldeffekttransis toren
DE19948906C2 (de) Verfahren zum Herstellen tiefdiffundierter n-leitender Gebiete in einem p-dotierten Siliziumsubstrat
DE2611559A1 (de) Verfahren zur herstellung von halbleiterstrukturen
DE1229650B (de) Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik
EP0028786B1 (de) Ionenimplantationsverfahren
DE2911726C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
EP0164645A2 (de) Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelementes
EP0370186A1 (de) Verfahren zum axialen Einstellen der Trägerlebensdauer
DE2230749C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1963131A1 (de) Verfahren zur Herstellung von Halbleiterelementen
DE10260286B4 (de) Verwendung eines Defekterzeugnungsverfahrens zum Dotieren eines Halbleiterkörpers
DE2438109A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee