DE19919575C1 - Kammfilteranordnung zur Dezimation einer Folge von digitalen Eingangswerten in eine Folge von digitalen Ausgangswerten um einen nicht ganzzahligen Faktor - Google Patents

Kammfilteranordnung zur Dezimation einer Folge von digitalen Eingangswerten in eine Folge von digitalen Ausgangswerten um einen nicht ganzzahligen Faktor

Info

Publication number
DE19919575C1
DE19919575C1 DE19919575A DE19919575A DE19919575C1 DE 19919575 C1 DE19919575 C1 DE 19919575C1 DE 19919575 A DE19919575 A DE 19919575A DE 19919575 A DE19919575 A DE 19919575A DE 19919575 C1 DE19919575 C1 DE 19919575C1
Authority
DE
Germany
Prior art keywords
comb filter
output
filter arrangement
values
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19919575A
Other languages
English (en)
Inventor
Lajos Gazsi
Peter Caldera
Thomas Magesacher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Germany Holding GmbH
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19919575A priority Critical patent/DE19919575C1/de
Priority to US10/019,366 priority patent/US6829629B1/en
Priority to PCT/DE2000/001349 priority patent/WO2000067375A1/de
Application granted granted Critical
Publication of DE19919575C1 publication Critical patent/DE19919575C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0671—Cascaded integrator-comb [CIC] filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0664—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Die Kammfilteranordnung weist einen eingangsseitigen Integrator (10) n-ter Ordnung auf, dessen Ausgang mindestens drei Signalpfaden (20, 30, 40) zugeführt wird. Jeder Signalpfad (20, 30, 40) ist über eine Steuereinrichtung (100) mit einer einstellbaren Verzögerungsstufe (22, 32, 42), einer nachfolgenden Dezimationsstufe (24, 34, 44) und einer ausgangsseitigen Differentiatorstufe (26, 36, 46) versehen. Die Ausgänge der drei Signalpfade (20, 30, 40) werden einer Interpolationsanordnung (60) zugeführt, an deren Ausgang die dezimierte Folge von digitalen Ausgangswerten (y i ) abgreifbar ist. Die Interpolationsanordnung (60) interpoliert stets zwischen nur zwei Werten (y i , y i + k ; y i + k , y i + 2k ).

Description

Die Erfindung betrifft eine Kammfilteranordnung zur Dezimati­ on einer Folge von digitalen Eingangswerten in eine Folge von digitalen Ausgangswerten um einen nicht ganzzahligen Faktor.
Zur Taktrückgewinnung für konventionelle Modem-Anwendungen oder sogenannte MDSL-Anwendungen ist oft eine Dezimation um einen nicht ganzzahligen Faktor nötig. Bei der Sigma-Delta- Analog-Digitalwandlung kommen meist Kammfilteranordnungen zur Dezimation zum Einsatz, wobei es eine Vielzahl von Implemen­ tierungsmöglichkeiten für solche Kammfilteranordnungen gibt.
Aus der DE 197 41 922 A1 ist ein Kammfilter aus in Reihe ge­ schalteten Integratoren bekannt, denen ein digitaler Daten­ strom hoher Abtastraten zugeführt ist, um einen digitalen Da­ tenstrom niedriger Abstastrate zu liefern.
Die US 5,751,615 beschreibt ein mehrstufiges digitales Dezi­ mationsfilter, mit dem n/2 Additionen durchgeführt werden können, wobei n die Anzahl der Bits in jedem Filterkoeffi­ zienten darstellt. Beiden Filtern ist gemeinsam, dass sie nur eine Dezimation mit einem ganzzahligen Faktor erlauben.
Die EP 0 695 032 A1 beschreibt einen digitalen Abtastraten­ wandler mit einer ersten Abtastrate F und einer zweiten Ab­ tastrate F × L/M, wobei L/M ein nicht ganzzahliger Faktor ist.
Eine bekannte Kammfilteranordnung ist in Fig. 1 dargestellt. Allerdings ist die dort gezeigte Kammfilteranordnung ledig­ lich zur Dezimation einer Folge von digitalen Eingangswerten xi in eine Folge von digitalen Ausgangswerten yj um einen ganzzahligen Faktor M geeignet. Hierfür verfügt die Schal­ tungsanordnung gemäß Fig. 1 über einen eingangsseitigen In­ tegrator 10 n-ter Ordnung, einer nachfolgenden Dezimati­ onsstufe 124 um den ganzzahligen Faktor M und einen ausgangs­ seitigen Differentiator 126, ebenfalls n-ter Ordnung.
Der Integrator 10 n-ter Ordnung weist n hintereinander ge­ schaltete Stufen auf, wobei jede Stufe einen eingangsseitigen Addierer 12 umfasst, dem zwei Eingangssignale zugeführt wer­ den, nämlich ein über eine Leitung 16 zurückgekoppeltes Sig­ nal und ein vom Signalpfad stammendes Signal, das in der ers­ ten Stufe der digitale Eingangswert xi ist. Der Ausgang des Addierers 12 ist mit einer Verzögerungsstufe 14 verbunden. Der Ausgang dieser Verzögerungsstufe 14 bildet bei einer nachfolgenden Stufe einmal das Eingangssignal für den Addie­ rer 12 dieser nachfolgenden Stufe und zum anderen auch das über die Leitung 16 auf den zugeordneten Addierer 12 rückge­ koppelte Signal. Für einen Integrator dritter Ordnung sind beispielsweise drei solche erläuterte Stufen mit jeweils ei­ nem Addierer 12, einem Verzögerungsglied 14 und einer Rück­ kopplungsschleife 16 notwendig.
Das Ausgangssignal eines solchen Integrators 10 n-ter Ordnung wird der Dezimationsstufe 124 zugeführt, die beispielsweise nur jeden eingehenden zehnten Abtastwert herausfiltert. Der Ausgang der Dezimationsstufe 124 ist mit dem bereits erwähn­ ten Differentiator 126 verbunden, der ebenfalls entsprechend der Ordnung des Differentiators eine vorgegebene Anzahl von hintereinandergeschalteten Stufen aufweist. Diese Stufen wei­ sen wiederum jeweils einen Addierer 128, eine Verzögerungs­ stufe 130 und eine Leitung 132 auf, sind jedoch im Gegensatz zu den Stufen des Integrators 10 anders verschaltet. Dem Ad­ dierer 128 werden wiederum zwei Eingangssignale zugeführt, nämlich zum einen das Signal auf der Leitung 132 des Signal­ pfades und das hierzu in der Verzögerungsstufe 130 verzögerte und invertierte Signal. Der Ausgang des Addierers 128 wird dann dem einen Eingang des Addierers 128 einer nachfolgenden Stufe zugeführt und ebenfalls der dortigen Verzögerungsstufe 130. Zur Realisierung eines Differentiators dritter Ordnung sind drei solche hintereinander geschaltete Stufen notwendig.
Eine derartige Kammfilteranordnung ist geeignet, die Folge von digitalen Eingangswerten xi durch einen ganzzahligen Fak­ tor M, zum Beispiel 10, zu dezimieren.
Der Erfindung liegt die Aufgabe zugrunde, die in Fig. 1 be­ schriebene, bekannte Kammfilteranordnung so weiterzubilden, dass eine Dezimation der Folge von digitalen Eingangswerten xi um einen nicht ganzzahligen Faktor möglich ist.
Diese Aufgabe wird durch eine Kammfilteranordnung mit den Merkmalen des Anspruchs 1 gelöst.
Weiterbildungen der Kammfilteranordnung sind Gegenstand der Unteransprüche.
Erfindungsgemäß ist demnach ein eingangsseitiger Integrator n-ter Ordnung vorgesehen, dessen Ausgang mindestens drei Si­ gnalpfaden zugeführt wird. Jeder Signalpfad verfügt über eine Verzögerungsstufe mit unterschiedlich einstellbarer Verzöge­ rung, eine nachfolgende Dezimationsstufe um einen ganzzahli­ gen Faktor M und eine ausgangsseitige Differentiatorstufe zur Erzeugung von Zwischenausgangswerten. An den Ausgang der drei Signalpfade ist eine Interpolationsanordnung geschaltet, an deren Ausgang die um den nicht ganzzahligen Faktor dezimierte Folge von digitalen Ausgangswerten yj abgreifbar ist.
Die Interpolationsanordnung ist so beschaffen, dass sie stets zwischen zwei Zwischenausgangswerten, die an den drei Signal­ pfaden ausgangsseitig anliegen und einen Abstand von k/f auf­ weisen (f = Abtastrate und k = Verzögerungsfaktor) interpo­ liert. Zweckmäßigerweise handelt es sich bei der Interpolati­ on um eine lineare Interpolation.
Erfindungsgemäß arbeiten die Differentiatorstufen der einzel­ nen Signalpfade mit einer um den Faktor M reduzierten Abta­ strate, wodurch der Aufwand an Addierern und Verzögerungs­ gliedern vorteilhafterweise gering ist. Um die nicht ganzzah­ lige Abtastratenänderung zu erreichen, wird erfindungsgemäß die Interpolation zwischen zwei durch jeweils die Signalpfade verzögerten Zwischenausgangswerte durchgeführt.
In einer Ausführungsform der Erfindung verfügt die Interpola­ tionsanordnung über zwei Umschalteinrichtungen, deren drei Eingänge jeweils mit einem Ausgang der drei Differentiator­ stufen verbunden wird und deren Ausgänge mit jeweils einem Verstärker verbunden wird. Darüber hinaus ist eine Additions­ stufe vorgesehen zur Addition der Ausgangssignale der beiden Verstärker.
Eine weitere Ausbildung der Erfindung sieht eine Steuerein­ richtung zum Umschalten der Umschalteinrichtungen jeweils nach Maßgabe der beiden zu interpolierenden Zwischenausgangs­ signalwerten vor.
Eine andere Ausbildung der Erfindung sieht vor, dass die In­ terpolationsanordnung eine lineare Interpolierung gemäß
yj = α . yi+1 + (1 - α) . yi
bzw.
yj = α . yi+k + (1 - α) . yi+2k
durchgeführt wird. Dazu werden nur zwei Multiplikationen und eine Addition innerhalb der Interpolationsanordnung auf der niedrigen Abtastrate benötigt. Nach einer vorgegebenen Anzahl solcher Interpolationsvorgänge wird, wie in den obigen For­ meln angegeben, zwischen den beiden Wertepaaren (yi, yi+k) und dem Wertepaar (yi+k, yi+2k) zur Interpolation umgeschaltet.
Sehr wesentlich bei der Kammfilteranordnung vorliegender Er­ findung ist die Tatsache, dass lediglich zwei Wertepaare be­ nötigt werden, um zu interpolieren.
Da bei der erfindungsgemäßen Kammfilteranordnung nach der De­ zimationsstufe in den jeweiligen Signalpfaden n Differenzia­ toren vorgesehen sind, benötigt die Kammfilteranordnung n Schritte zum Einschwingen, so dass erst der n + 1-te Ausgangs­ wert nach der Umschaltung in den Umschalteinrichtungen von der Eingangsfolge verwendet werden kann. Daher muss jede Dif­ ferentiatorkette in den Signalpfaden bereits n Schritte bevor sie an den Ausgang geschaltet wird, eingephast werden.
Von wesentlicher Bedeutung bei der erfindungsgemäßen Kammfil­ teranordnung ist die Tatsache, dass die Interpolation stets zwischen zwei Werten, die einen Abstand von k . T (T = 1/f, f = hohe Abtastrate) haben, erfolgt. Dadurch kann in jedem Fall k mal zwischen den Wertepaaren (yi, yi+k) interpoliert werden, ohne eine neue Stützstelle zu benötigen. Dies sind genau jene k Schritte, die eine Kette von k Differentiatoren benötigt, um einzuschwingen bzw. die man benötigt, um die Werte der k Register der Differenziatoren zu berechnen. Im nächsten Schritt kann dann der Ausgangswert der Differentiatorkette bereits verwendet werden.
Die Realisierung einer Kammfilteranordnung nach der Erfindung kann auf unterschiedlichste Art und Weise erfolgen. Der drit­ te Signalpfad kann beispielsweise durch eine separat aufge­ baute Differentiatorkette entsprechender Logik zur Einphasung und Umschaltung realisiert werden. Es ist jedoch auch mög­ lich, nur eine softwaremäßige Berechnung zu realisieren und die Register der Differentiatorkette entsprechend zu laden.
Die Kammfilteranordnung nach der Erfindung wird nachfolgend in Zusammenhang mit einem Ausführungsbeispiel anhand weiterer Figuren näher erläutert. Es zeigen:
Fig. 1 eine Kammfilteranordnung nach dem Stand der Tech­ nik,
Fig. 2 eine Kammfilteranordnung gemäß vorliegender Erfin­ dung im Blockschaltbild und
Fig. 3 skizzenhaft Folgen von Eingangswerten, Zwischenaus­ gangswerten und Ausgangswerten in der Schaltungsan­ ordnung von Fig. 2 sowie die zugehörenden Interpo­ lationswerte.
In den nachfolgenden Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.
In Fig. 2 ist eine Kammfilteranordnung zur Dezimation einer Folge von digitalen Eingangswerten xi in eine Folge von digi­ talen Ausgangswerten yj um einen nicht ganzzahligen Faktor M + α, wobei M eine positive ganze Zahl ist, also M = 1, 2, 3, . . . usw., und 0 < α < 1. Die Anordnung weist einen eingangs­ seitigen Integrator 10 n-ter Ordnung auf, wie dieser bei­ spielsweise in Zusammenhang mit Fig. 1 erläutert worden ist. Der Ausgang des Integrators 10 wird in drei Signalpfaden 20, 30, 40 aufgespalten. Der erste Signalpfad 20 weist eine Ver­ zögerungsstufe 22 mit nachgeschalteter Dezimationsstufe 24 und einem nachgeschalteten Differentiator 26 auf. Die Dezima­ tionsstufe 24 dezimiert die in der Verzögerungsstufe 22 ver­ zögerte Folgen von Daten. Der Differentiator 26 ist von n-ter Ordnung. Am Ausgang des Differenziators 26 ist eine Folge von Zwischenausgangswerten yi abgreifbar. Der Ausgang des Diffe­ renziators 26 ist mit zwei Eingangsklemmen e1 jeweils einer Umschalteinrichtung 62, 64 in Verbindung.
Der zweite Signalpfad 30 und der dritte Signalpfad 40 sind sehr ähnlich zum ersten Signalpfad 20 aufgebaut und weisen jeweils eine Verzögerungsstufe 32, 42 mit nachgeschalteter Dezimationsstufe 34, 44 und weiter nachgeschalteten Differen­ tiatoren 36 bzw. 46 auf. Am Ausgang des zweiten Differenzia­ tors ist eine Folge von Zwischenausgangswerten yi+k und am Ausgang des dritten Differenziators eine Folge von Zwischen­ ausgangswerten yi+2k abgreifbar. Der Ausgang des zweiten Dif­ ferenziators 36 ist mit zweiten Eingangsklemmen e2 der ersten Umschalteinrichtung 62 und der zweiten Umschalteinrichtung 64 verbunden. Der Ausgang des dritten Differenziators 46, der wie der erste Differentiator 26 und der zweite Differentiator 36 von n-ter Ordnung ist, ist mit einer dritten Eingangsklem­ me e3 der ersten Umschalteinrichtung 62 und einer dritten Eingangsklemme e3 der zweiten Umschalteinrichtung 64 in Ver­ bindung. Die Verzögerungsstufen 22, 32 und 42 sind in ihrer Verzögerungszeit durch eine Steuereinrichtung 100 über ein Steuersignal S einstellbar.
In der Kammfilteranordnung von Fig. 2 verzögert die Verzöge­ rungsstufe 22 um k . T, die Verzögerungsstufe 32 um 2k . T und die Verzögerungsstufe 42 um 3k . T (wobei T = 1/f, f = Abtast­ rate und k = Grundverzögerungsfaktor).
Die beiden Umschalteinrichtungen 62, 64 sind so gestaltet, dass sie die an den Eingangsklemmen e1, e2 oder e3 anstehen­ den Signale an eine Ausgangsklemme a der jeweiligen Umschalt­ einrichtung 62, 64 schalten. Die Ausgangsklemme a der Um­ schalteinrichtung 62 ist mit einem ersten Verstärker 70 in Verbindung, welcher ausgangsseitig an eine Eingangsklemme ei­ nes Addierers 80 geschaltet ist. Die Ausgangsklemme a der Um­ schalteinrichtung 64 ist mit der Eingangsklemme eines zweiten Verstärkers 72 in Verbindung, dessen Ausgangsklemme mit einer zweiten Eingangklemme des Addierers 80 verbunden ist. Am Aus­ gang des Addierers 80 ist eine Folge von Ausgangswerten yj abgreifbar, die um einen nicht ganzzahligen Faktor gegenüber der Folge von Eingangsdaten xy dezimiert ist. Die beiden Um­ schalteinrichtungen 62, 64, die beiden Verstärker 70, 72 und der Addierer 80 bilden eine Interpolationsanordnung 60.
Der nicht ganzzahlige Faktor ist beispielsweise M + α, wobei M eine positive ganze Zahl ist, also 1, 2, 3 usw. und α = Verstärkungsfaktor des ersten Verstärkers 70. Der Verstär­ kungsfaktor des zweiten Verstärkers 72 ist dann 1 - α ge­ wählt.
Wie aus Fig. 2 weiter erkennbar ist durch die Steuereinrich­ tung 100 die Umschaltung der beiden Umschalteinrichtungen 62 und 64 sowie der Verstärkungsfaktor der beiden Verstärker 70 und 72 steuerbar.
Die Funktionsweise der in Fig. 2 dargestellten Schaltungsan­ ordnung wird im Zusammenhang mit den in Fig. 3 dargestellten Folgen von Eingangs- und Ausgangswerten erläutert.
In Fig. 3 ist oben eine Folge von digitalen Eingangswerten xi beispielhaft dargestellt. Die einzelnen Eingangswerte xi ha­ ben einen Abstand von T zueinander.
Im darunter befindlichen Diagramm von Fig. 3 ist eine Folge von digitalen Werten dargestellt. Es ist angenommen, dass der ganzzahlige Faktor M = 6 ist. Die zugehörenden, aus der Folge von Eingangswerten xi dezimierten Werte sind durch den Ab­ stand M . T bestimmt. Zwischen diesen Werten befinden sich weitere Signalwerte, die durch die Verzögerung k . T bzw. 2k . T vorgegeben sind.
Die sich hieraus ergebenden einzelnen Signalwerte werden ver­ einbarungsgemäß als Zwischenausgangswerte yi, yi+k und yi+2k entsprechend ihrer Verzögerung bzw. Nichtverzögerung bezeich­ net. Die zu interpolierenden Interpolationszeitpunkte sind in Fig. 3 durch Pfeile angegeben. Wie ersichtlich, befinden sich die Interpolationszeitpunkte stets zwischen zwei Zwischenaus­ gangswerten, nämlich zwischen yi und yi+k einerseits bzw. zwi­ schen yi+k und yi+2k andererseits.
Die in Fig. 2 dargestellte Interpolationsanordnung 60 umfasst die beiden Umschalteinrichtungen 62 und 64, die beiden Ver­ stärker 70 und 72 sowie den Addierer 80. Die Steuereinrich­ tung 100 schaltet die beiden Umschalteinrichtungen 62 und 64 so um und wählt die Verstärkungsfaktoren der Verstärker 70 und 72 so, dass eine lineare Interpolation realisiert ist.
Die Steuereinrichtung 100 sorgt dafür, dass prinzipiell zwi­ schen den Werten yi und yi+k linear interpoliert wird gemäß der Formel
yj = α . yi+1 + (1 - α) . yi.
Hierzu werden lediglich zwei Multiplikationen und eine Addi­ tion auf der niedrigen Abtastrate benötigt. Nach k solcher Interpolationsvorgänge wird jedoch statt dem Wertepaar yi, yi+k das Wertepaar yi+k, yi+2k zur Interpolation benötigt.
Da der zweite Teil der in Fig. 2 dargestellten Kammfil­ teranordnung bestehend aus den jeweils n hintereinanderge­ schalteten Differentiatorstufen 26, 36 bzw. 46 jedoch n Schritte zum Einschwingen benötigt, muss die Steuereinrich­ tung 100 dafür Sorge tragen, dass erst der (n + 1)-te Ausgangs­ wert nach der Umschaltung der Eingangsfolge verwendet wird. Daher muss jede Differentiatorkette 13 n Schritte bevor sie an den Ausgang geschaltet wird, eingephast werden.
Bezugszeichenliste
10
Integrator
12
Addierer
14
Verzögerungsstufe
16
Leitung
20
Signalpfad
22
Verzögerungsstufe
24
Dezimationsstufe
26
Differenziator
30
Signalpfad
32
Verzögerungsstufe
34
Dezimationsstufe
36
Differenziator
40
Signalpfad
42
Verzögerungsstufe
44
Dezimationsstufe
46
Differenziator
60
Interpolationsanordnung
62
Umschalteinrichtung
64
Umschalteinrichtung
70
Verstärker
72
Verstärker
80
Additionsstufe
100
Steuereinrichtung
124
Dezimationsstufe
126
Differenziator
128
Addierer
130
Verzögerungsstufe
132
Leitung
xi
Eingangsdaten
yi
Zwischenausgangssignalwerte
yj
Ausgangswerte
e1, e2, e3 Eingangsklemmen
a Ausgangsklemme

Claims (10)

1. Kammfilteranordnung zur Dezimation einer Folge von digita­ len Eingangswerten (xi) in eine Folge von digitalen Ausgangs­ werten (yj) um einen nicht ganzzahligen Faktor (M + α), wobei M eine positive ganze Zahl (M = 1, 2, 3, . . .) und 0 < α < 1 ist, mit einem eingangsseitigen Integrator (10) n-ter Ord­ nung, dessen Ausgang mindestens drei Signalpfaden (20, 30, 40) zugeführt wird, wobei jeder Signalpfad (20, 30, 40) eine einstellbare Verzögerungsstufe (22, 32, 42) mit unterschied­ lich einstellbarer Verzögerung m . k (mit m = 1, 2, 3 und k = Verzögerungsfaktor), eine nachfolgende Dezimationsstufe (24, 34, 44) um den Faktor M und eine ausgangsseitige Differentia­ torstufe (26, 36, 46) zur Erzeugung von Zwischenausgangswer­ ten (yi, yi+k, yi+2k) aufweist, welche mit einem Eingang einer Interpolationsanordnung (60), an deren Ausgang die dezimierte Folge von digitalen Ausgangswerten (yj) abgreifbar ist, ver­ bunden sind.
2. Kammfilteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass durch die Interpolationsanordnung (60) stets zwischen zwei Zwischenaus­ gangssignalwerten (yi, yi+k; yi+k, yi+2k), die einen Abstand von k/f aufweisen (mit f = Abtastrate), interpoliert wird.
3. Kammfilteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass durch die Interpolationsanordnung (60) eine lineare Interpolation durchführbar ist.
4. Kammfilteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Inter­ polationsanordnung (60) zwei Umschalteinrichtungen (62, 64) aufweist, deren Eingänge (e1, e2, e3) jeweils mit einem Aus­ gang der Differentiatorstufen (26, 36, 46) verbunden sind und deren Ausgänge (a) mit jeweils einem Verstärker (70, 72) ver­ bunden sind, dass eine Additionsstufe (80) vorgesehen ist zur Addition der Ausgangssignale der beiden Verstärker (70, 72), und dass am Ausgang der Additionsstufe (80) die Folge der de­ zimierten digitalen Ausgangswerte (yj) abgreifbar ist.
5. Kammfilteranordnung nach Anspruch 4, dadurch gekennzeichnet, dass eine Steu­ ereinrichtung (100) vorgesehen ist zum Umschalten der Um­ schalteinrichtungen (62, 64) nach Maßgabe der zu interpolie­ renden zwei Zwischenausgangswerte (yi, yi+k; yi+k, yi+2k).
6. Kammfilteranordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass der erste Verstärker (70) einen Verstärkungsfaktor (α) und der zweite Verstärker (72) einen Verstärkungsfaktor (1 - α) aufweist.
7. Kammfilteranordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass eine Steu­ ereinrichtung (100) vorgesehen ist, durch welche die Verzöge­ rungen m . k der Verzögerungsstufen (22, 32, 42) einstellbar sind.
8. Kammfilteranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Verzö­ gerungen k . m der einzelnen Verzögerungsstufen (22, 32, 42) zueinander um ein ganzzahliges Vielfaches unterschiedlich zu­ einander gewählt sind.
9. Kammfilteranordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass m = n ist.
10. Kammfilteranordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Kamm­ filteranordnung durch einen Mikroprozessor realisiert ist, welchem die digitalen Eingangswerte (xi) als Eingangsdaten zuführbar sind und an dessen Ausgang die digitalen Ausgangs­ werte (yj) abgreifbar sind.
DE19919575A 1999-04-29 1999-04-29 Kammfilteranordnung zur Dezimation einer Folge von digitalen Eingangswerten in eine Folge von digitalen Ausgangswerten um einen nicht ganzzahligen Faktor Expired - Fee Related DE19919575C1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19919575A DE19919575C1 (de) 1999-04-29 1999-04-29 Kammfilteranordnung zur Dezimation einer Folge von digitalen Eingangswerten in eine Folge von digitalen Ausgangswerten um einen nicht ganzzahligen Faktor
US10/019,366 US6829629B1 (en) 1999-04-29 2000-04-28 Comb filter system for decimating a sequence of digital input values to a sequence of digital output values by a non-integer factor
PCT/DE2000/001349 WO2000067375A1 (de) 1999-04-29 2000-04-28 Kammfilteranordnung zur dezimation einer folge von digitalen eingangswerten in eine folge von digitalen ausgangswerten um einen nicht ganzzahligen faktor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19919575A DE19919575C1 (de) 1999-04-29 1999-04-29 Kammfilteranordnung zur Dezimation einer Folge von digitalen Eingangswerten in eine Folge von digitalen Ausgangswerten um einen nicht ganzzahligen Faktor

Publications (1)

Publication Number Publication Date
DE19919575C1 true DE19919575C1 (de) 2001-01-11

Family

ID=7906328

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19919575A Expired - Fee Related DE19919575C1 (de) 1999-04-29 1999-04-29 Kammfilteranordnung zur Dezimation einer Folge von digitalen Eingangswerten in eine Folge von digitalen Ausgangswerten um einen nicht ganzzahligen Faktor

Country Status (3)

Country Link
US (1) US6829629B1 (de)
DE (1) DE19919575C1 (de)
WO (1) WO2000067375A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10112275A1 (de) * 2001-03-14 2002-10-02 Rohde & Schwarz Interpolator
EP1513254A1 (de) * 2003-08-26 2005-03-09 Mitsubishi Electric Information Technology Centre Europe B.V. Filter zur Dezimierung digitaler Signale um einen rationalen Faktor
DE102005005022A1 (de) * 2005-02-03 2006-08-17 Infineon Technologies Ag Verfahren zum digitalen Filtern und digitales Filter mit einer Integratorstufe und einer Differenziatorstufe
DE102005018858A1 (de) * 2005-04-22 2006-11-02 Infineon Technologies Ag Digitales Filter und Verfahren zur Bestimmung seiner Koeffizienten

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7613760B1 (en) * 2004-03-18 2009-11-03 Altera Corporation Efficient implementation of multi-channel integrators and differentiators in a programmable device
US7685217B2 (en) * 2005-07-26 2010-03-23 Broadcom Corporation Channel-select decimation filter with programmable bandwidth
US20070061390A1 (en) * 2005-09-09 2007-03-15 Leo Bredehoft Interpolator using splines generated from an integrator stack seeded at input sample points
EP1775833A1 (de) * 2005-10-12 2007-04-18 Infineon Technologies AG Digitales Filter und Verfahren zum Entwurf digitaler Filter mittels Integrations- und Löschfilter
US10115386B2 (en) * 2009-11-18 2018-10-30 Qualcomm Incorporated Delay techniques in active noise cancellation circuits or other circuits that perform filtering of decimated coefficients
GB2489002A (en) * 2011-03-14 2012-09-19 Nujira Ltd Delay adjustment to reduce distortion in an envelope tracking transmitter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0695032A1 (de) * 1994-07-25 1996-01-31 Matsushita Electric Industrial Co., Ltd. Digital/Digital-Abtastratenumsetzer
US5751615A (en) * 1995-11-14 1998-05-12 Advanced Micro Devices, Inc. Implementation of a digital decimation filter and method
DE19741922A1 (de) * 1997-09-23 1999-03-25 Siemens Ag Kammfilter

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2731151B2 (ja) 1987-09-18 1998-03-25 株式会社東芝 位相情報検出回路
US4999798A (en) * 1990-03-01 1991-03-12 Motorola, Inc. Transient free interpolating decimator
US5187482A (en) * 1992-03-02 1993-02-16 General Electric Company Delta sigma analog-to-digital converter with increased dynamic range
FI96255C (fi) 1993-04-05 1996-05-27 Tapio Antero Saramaeki Desimointisuodatin
US6014682A (en) * 1997-05-30 2000-01-11 International Business Machines Corporation Methods and apparatus for variable-rate down-sampling filters for discrete-time sampled systems using a fixed sampling rate
DE59712488D1 (de) * 1997-07-02 2005-12-22 Micronas Semiconductor Holding Einrichtung zur Reduktion der Datenrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0695032A1 (de) * 1994-07-25 1996-01-31 Matsushita Electric Industrial Co., Ltd. Digital/Digital-Abtastratenumsetzer
US5751615A (en) * 1995-11-14 1998-05-12 Advanced Micro Devices, Inc. Implementation of a digital decimation filter and method
DE19741922A1 (de) * 1997-09-23 1999-03-25 Siemens Ag Kammfilter

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10112275A1 (de) * 2001-03-14 2002-10-02 Rohde & Schwarz Interpolator
DE10112275B4 (de) * 2001-03-14 2005-01-20 Rohde & Schwarz Gmbh & Co. Kg Interpolator
US6968353B2 (en) 2001-03-14 2005-11-22 Rohde & Schwarz Gmbh & Co. Kg Interpolator and interpolation method when interpolating a digital input signal sequence at interpolation instants prescribed by a control signal
EP1513254A1 (de) * 2003-08-26 2005-03-09 Mitsubishi Electric Information Technology Centre Europe B.V. Filter zur Dezimierung digitaler Signale um einen rationalen Faktor
DE102005005022A1 (de) * 2005-02-03 2006-08-17 Infineon Technologies Ag Verfahren zum digitalen Filtern und digitales Filter mit einer Integratorstufe und einer Differenziatorstufe
DE102005005022B4 (de) * 2005-02-03 2009-01-08 Infineon Technologies Ag Verfahren zum digitalen Filtern und ein digitales Filter mit einer Integratorstufe und einer Differenziatorstufe
DE102005018858A1 (de) * 2005-04-22 2006-11-02 Infineon Technologies Ag Digitales Filter und Verfahren zur Bestimmung seiner Koeffizienten
DE102005018858B4 (de) * 2005-04-22 2009-09-10 Infineon Technologies Ag Digitales Filter und Verfahren zur Bestimmung seiner Koeffizienten
US8775492B2 (en) 2005-04-22 2014-07-08 Intel Mobile Communications GmbH Digital filter and method of determining its coefficients

Also Published As

Publication number Publication date
US6829629B1 (en) 2004-12-07
WO2000067375A1 (de) 2000-11-09

Similar Documents

Publication Publication Date Title
DE3785002T2 (de) Zweidimensionale filtereinrichtungen mit endlicher impulsantwort.
EP0320517B1 (de) Digitales Dezimationsfilter
EP0080014B1 (de) Digitaler Demodulator frequenzmodulierter Signale
DE102009039428B4 (de) Digitalfilter
AT397895B (de) Digitales verzögerungsfilter
DE2642139A1 (de) Interpolier-dezimierschaltung zur erhoehung oder erniedrigung einer digitalen abtastfrequenz
DE19919575C1 (de) Kammfilteranordnung zur Dezimation einer Folge von digitalen Eingangswerten in eine Folge von digitalen Ausgangswerten um einen nicht ganzzahligen Faktor
EP0137323A2 (de) Verfahren und Vorrichtung zur Umsetzung einer Eingangsabtastfolge in eine Ausgangsabtastfolge
DE102007046181A1 (de) CIC-Filter mit fraktionaler Integration
DE3650348T2 (de) Zweidimensionalfiltereinrichtungen mit begrenzter Impulsantwort.
EP0696848B1 (de) Verfahren zur digitalen Interpolation von Signalen
DE2707936C3 (de) Einseitenband-FrequenzmultiplexÜbertragungssystem
DE19521609B4 (de) Dezimationsfilter mit wählbarem Dezimationsverhältnis und Verfahren zur Dezimationsfilterung
EP0234452B1 (de) Digitale Schaltungsanordung zur Abtastratenänderung und Signalfilterung und Verfahren zu ihrem Entwurf
DE69727790T2 (de) Dezimationsverfahren und dezimationsfilter
DE102005018858B4 (de) Digitales Filter und Verfahren zur Bestimmung seiner Koeffizienten
WO1986005594A1 (en) Circuit for obtaining an average value
DE68910349T2 (de) Digitales Filter mit integrierter Dezimierung.
DE2315347C3 (de) Verfahren und Vorrichtung zur fortlaufenden Korrelations-Decodierung unter Einbeziehung von Amplitudengewichtung von Gruppen bildenden Signalen
DE2718087A1 (de) Digitaldemodulator fuer linear amplitudenmodulierte datensignale
DE19510655B4 (de) Schaltungsanordnung zum Filtern eines Stroms quantisierter elektrischer Signale und Verfahren zum Filtern eines Stoms quantisierter elektrischer Signale
DE10102166B4 (de) Vorrichtung und Verfahren zur Abtastratenumsetzung
DE19510656B4 (de) Schaltungsanordnung und Verfahren zum Filtern quantisierter elektrischer Signale
DE3922469C2 (de)
DE69722719T2 (de) Interpolationsfilter

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

8327 Change in the person/name/address of the patent owner

Owner name: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R081 Change of applicant/patentee

Owner name: LANTIQ DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20110325

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee