DE19882290B4

DE19882290B4 - Optischer Treiber und diesen verwendendes IC-Testgerät

Info

Publication number: DE19882290B4
Application number: DE19882290T
Authority: DE
Inventors: Toshiyuki Okayasu
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1998-02-05
Filing date: 1998-02-05
Publication date: 2005-12-22
Anticipated expiration: 2018-02-06
Also published as: CN1129798C; CN1252131A; GB9922292D0; US6586953B1; DE19861240B4; KR20020084840A; WO1999040449A1; KR100401347B1; KR20010006009A; KR100420726B1; GB2339918A; TW360793B; DE19882290T1; GB2339918B; JP3403739B2

Abstract

Optischer Treiber, mit
einer Mehrzahl von optischen Wellenleitern (22A-22C);
einer Mehrzahl von fotoleitenden Elementen (23A-23C), von denen jedes optisch mit einem Ende eines jeweiligen der Mehrzahl optischer Wellenleiter gekoppelt ist;
einer Mehrzahl von Gleichspannungsquellen (31A-31C), die mit Eingangselektroden (25A-25C) verbunden sind, welche mit Eingangsenden der fotoleitenden Elemente (23A-23C) verbunden sind,
einer Ausgangselektrode (24), die gemeinsam mit Ausgangsenden aller fotoleitenden Elemente (23A-23C) verbunden ist, und
einem Abschlußwiderstand (TMR), der zwischen der Ausgangselektrode (24) und einer Elektrode (26) für externen Anschluß ausgebildet ist.

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung bezieht sich auf einen optischen Treiber, der durch ein optisches Signal zum Erzeugen eines Spannungssignals für das Anlegen eines Testmustersignals an einen im Test befindlichen IC (integrierten Schaltkreis, Chip) angesteuert wird. Weiterhin bezieht sich die Erfindung auf ein den Treiber verwendendes IC-Testgerät.

15 zeigt den allgemeinen Aufbau eines herkömmlichen IC-Testgeräts. Das im allgemeinen Einsatz befindliche IC-Testgerät weist gemäß der Darstellung in 15 einen Testkopf THD, einen Hauptrechner bzw. Mainframe MIN, in dem die eigentliche Testeinrichtung untergebracht ist, ein diese verbindendes Kabel KBL und eine automatische Handhabungseinrichtung HND zum Zuführen eines im Test befindlichen ICs 10 zu dem Testkopf THD in vollständig automatisierter Weise auf.

Bei dem dargestellten Ausführungsbeispiel des Standes der Technik wird. eine Systemausgestaltung eingesetzt, bei der ein IC-Sockel SK an dem Testkopf THD angebracht ist; der im Test befindliche IC 10 mit dem IC-Sockel SK für eine elektrische Verbindung mit dem Hauptrechner MIN über das Kabel KBL in Kontakt gehalten wird; ein Testmustersignal von dem Hauptrechner MIN an den IC 10 über das Kabel KBL angelegt wird; ein Antwortsignal des ICs 10 über das Kabel KBL zu dem Hauptrechner MIN geleitet wird; und das Antwortsignal einem logischen Vergleich mit einem erwarteten Signal in dem Hauptrechner MIN unterzogen wird, um zu erkennen, ob der IC 10 einen normalen Betrieb aufweist, so daß eine Bewertung der Qualität des ICs ausgeführt wird.

In Zuordnung zu dem Testkopf THD ist die automatisierte Handhabungseinrichtung HND angeordnet, die den zu testenden IC 10 automatisch transportiert. Die automatische Handhabungseinrichtung HND führt die Arbeitsvorgänge des Ineingriffbringens des zu testenden ICs 10 mit dem IC-Sockel SK; des Abnehmens des getesteten ICs von dem IC-Sockel SK nach dem Abschluß des Tests; des nachfolgenden Klassifizierens bzw. Sortierens des getesteten ICs 10 als fehlerfrei oder fehlerhaft in Abhängigkeit von den Testergebnissen; und des Einbringens des ICs in den zugehörigen Speicherbehälter in vollständig automatisierter Weise aus.

Aufgrund der Notwendigkeit, den im Test befindlichen IC 10 durch die automatische Handhabungseinrichtung HND in der vorstehend beschriebenen Weise automatisch zu dem Testkopf THD zu transportieren, ist es bei dem IC-Testgerät zwangsweise erforderlich, einen Systemaufbau zu benutzen, bei dem der Testkopf THD entfernt von dem Hauptrechner MIN angeordnet und mit diesem über das Kabel KBL elektrisch verbunden ist.

16 zeigt einen allgemeinen Aufbau eines elektrischen Systems in dem IC-Testgerät. In dem Hauptrechner MIN sind ein Mustergenerator PG, ein Zeitsteuerungsgenerator TG, ein Wellenformgenerator FOM, ein logischer Vergleicher LOG und weitere Komponenten untergebracht. Der Mustergenerator PG gibt Testmusterdaten PGDAT an den Wellenformgenerator FOM ab. Der Wellenformgenerator FOM erzeugt ein Testmustersignal PGSIG mit einer Wellenform, deren logische Werte H und L durch die von dem Mustergenerator PG zugeführten Testmusterdaten PGDT definiert sind und deren Anstiegs- und Abfallzeitpunkte der logischen Werte H und L in Abhängigkeit von Zeitsteuerungsdaten festgelegt sind, die von dem Zeitsteuerungsgenerator TG bereitgestellt werden. Das Testmustersignal PGSIG wird für jeden Eingangsanschluß T_IN des im Test befindlichen ICs 10 erzeugt und wird über das Kabel KBL und einen Treiber 12 an alle jeweiligen Eingangsanschlüsse T_IN des im Test befindlichen ICs 10 angelegt.

Wenn der im Test befindliche IC 10 beispielsweise ein Speicher ist, werden Daten einmal in jede Adresse des im Test befindlichen ICs 10 unter Benutzung des Testmustersignals PGSIG eingeschrieben, und es werden dann die Daten aus jeder Adresse an einem Ausgangsanschluß T_OUT ausgelesen. Das in dieser Weise an dem Ausgangsanschluß T_OUT erhaltene Antwortsignal wird mit Hilfe von Vergleichern 13A und 13B eines Spannungsvergleichers 13 dahingehend überprüft und eingestuft, ob es einen vorbestimmten logischen Pegel H (hoher Pegel) oder einen vorbestimmten logischen Pegel L (niedriger Pegel) aufweist. Die bei der Einstufung erhaltenen Ergebnisse werden als CP1 und CP2 über das Kabel KBL zu dem Hauptrechner MIN geleitet.

Unter Bezugnahme auf 17 wird nachfolgend die Arbeitsweise der Vergleicher 13A und 13B kurz beschrieben. 17A zeigt die Wellenform eines Antwortsignals V_OUT des im Test befindlichen ICs 10, das an dem Ausgangsanschluß T_OUT ausgelesen wird. Die Vergleicher 13A und 13B werden von dem Hauptrechner MIN mit einem Abtast- bzw. Abfrageimpuls STB gespeist, der von dem Zeitsteuerungsgenerator TG erzeugt wird, und geben die Spannungsvergleichsergebnisse CP1 und CP2 synchron mit dem Abtastimpuls STR aus.

Hierbei wird der Abtastimpuls STR nach dem Abschluß eines Zeitintervalls TDRY, das ab dem Beginn der Ausgabe des Antwortsignals V_OUT bis zu dem stabilen Erreichen seiner Wellenform verstreicht, an die Vergleicher 13A und 13B angelegt, wodurch diese dazu veranlaßt werden, die Vergleichsergebnisse CP1 und CP2 auszugeben. Der Vergleicher 13A wird mit einer Vergleichsspannung V_OH gespeist, die den normalen hohen logischen Pegel H festlegt. Der Vergleicher 13B wird mit einer Vergleichsspannung V_OL gespeist, die den normalen niedrigen logischen Pegel L definiert. Wenn der hohe logische Pegel H des Antwortsignals V_OUT Positiver ist als die Vergleichsspannung V_OH, gibt der Vergleicher 13A als Ergebnis des Tests das logische Vergleichsergebnis CP1 mit hohem logischen Pegel H aus, das die Fehlerfreiheit repräsentiert. Wenn der niedrige logische Pegel L des Antwortsignals V_OUT negativer ist als die Spannung V_OL, die den normalen niedrigen Pegel L definiert, gibt der Spannungsvergleicher 13B das Vergleichsergebnis CP2 mit hohem logischen Pegel H aus, das die Fehlerfreiheit repräsentiert.

Die von den Vergleichern 13A und 13B erzeugten Vergleichsergebnisse CP1 und CP2 werden über das Kabel KBL zu dem Hauptrechner MIN geleitet und werden dort mit Hilfe eines in dem Hauptrechner MIN angeordneten logischen Vergleichers LOG einem logischen Vergleich mit einem erwarteten Muster NPG unterzogen. Die Qualität des im Test befindlichen ICs 10 wird abhängig davon beurteilt, ob in dem logischen Vergleicher LOG eine fehlende Übereinstimmung ermittelt wird.

Mit dem Ausgangsanschluß T_OUT des im Test befindlichen ICs 10 sind hierbei ein Abschlußwiderstand TMR für die Verwendung zur Impedanzanpassung sowie eine Gleichspannungsquelle 14 verbunden, die einen Abschlußspannungswert VT aufweist, der in Abhängigkeit von den Spezifikationen des im Test befindlichen ICs 10 festgelegt ist. 16 zeigt einen Fall, bei dem der im Test befindliche IC 10 ein IC eines Typs ist, bei dem seine Eingangsanschlüsse T_IN und sein Ausgangsanschluß T_OUT unabhängig voneinander vorgesehen sind. Es liegen jedoch auch häufig Gestaltungen vor, bei denen ein Anschluß gemeinsam als Eingangsanschluß und als Ausgangsanschluß benutzt wird. In diesem Fall sind, wie in 18 dargestellt ist, der Ausgang jedes Treibers TR des Treibers 12 sowie die Eingangsanschlüsse der Vergleicher 13A und 13B des Spannungsvergleichers 13 gemeinsam mit jedem Eingangs/Ausgangsanschluß T_IO des im Test befindlichen ICs 10 verbunden. In diesem Fall ist ein Abschlußwiderstand TMR in Reihe zwischen den Ausgangsanschluß jedes Treibers und dessen gemeinsamen Verbindungspunkt zwischen den Vergleichern 13A und 13B geschaltet. In einer Betriebsart, bei der das in den IC 10 eingeschriebene Testmustersignal (Daten) aus diesem IC auszulesen ist, wird der Treiber dazu veranlaßt, eine Abschlußspannung VT zu erzeugen, wobei danach der Potentialpegel des Spannungssignals V_OUT das aus dem im Test befindlichen IC 10 in einem Zustand ausgelesen wird, bei dem die Abschlußbedingungen des im Test befindlichen ICs 10 erfüllt sind, durch die Vergleicher 13A und 13B einem Vergleich unterzogen wird. Die hierbei erhaltenen Vergleichsergebnisse CP1 und CP2 werden in den Hauptrechner MIN eingespeist.

Aus den vorstehenden Erläuterungen ist ersichtlich, daß das IC-Testgerät einen Aufbau aufweist, bei dem der Testkopf THD und der Hauptrechner MIN voneinander getrennt sind und elektrisch über das Kabel KBL miteinander verbunden sind.

Benutzer von IC-Testgeräten stellen oftmals die Forderung nach einem Test von größeren Mengen von ICs innerhalb kurzer Zeitdauer auf. Zur Erfüllung dieser Forderung ist es notwendig, daß die automatische Handhabungseinrichtung HND und der Testkopf THD große Abmessungen annehmen und sperrig werden. Demgemäß vergrößert sich auch die Länge des Kabels KBL.

Bei einer Zunahme der Länge des Kabels KBL nimmt die Wahrscheinlichkeit zu, daß sich elektromagnetisch induzierte Störungen mit dem Signal mischen können, das über das Kabel übertragen wird. Weiterhin wird das Signal auch gegenüber parasitären Streukapazitäten und einer parasitären Induktivität des Kabels KBL anfälliger. Dies legt Beschränkungen im Hinblick auf die Übertragungsrate (Frequenz) der Signale auf, die zwischen dem Hauptrechner MIN und dem Testkopf THD übertragen werden können. Die Verlängerung des Kabels führt daher zu dem Nachteil, daß Grenzen für den Test von ICs mit hoher Geschwindigkeit aufgebaut werden. Dies ist ein sehr ernst zu nehmendes Hindernis, das mit dem Einsatz der Gestaltung verknüpft ist, gemäß der der Testkopf THD und der Hauptrechner MIN durch eine elektrische Übertragungsleitung miteinander verbunden sind.

Ein weiteres Problem ergibt sich aus der Konstruktion dahingehend, daß große Mengen an elektronischen Schaltungselementen wie etwa die Treiber 12 und die Spannungsvergleicher 13 in dem begrenzten Raum des Testkopfes THD untergebracht sind. Ferner besteht ein jüngerer Trend darin, daß die Anzahl von jeweils gleichzeitig testbaren ICs auf 16, 32 und 64 erhöht wird. Wenn sich die Anzahl von ICs, die gleichzeitig getestet werden können, vergrößert, erhöht sich der Wärmeerzeugungswert je Raumeinheit in dem Testkopf THD und es erhöht sich demgemäß die Temperatur erheblich. Dies erfordert es, ein Verfahren zum Abführen der Wärme zu entwickeln, wodurch zusätzliche Kosten hierfür hervorgerufen werden.

Aus der DE 197 14 941 A1 ist eine Meßkarte für ein IC-Testgerät bekannt, auf der optisch betätigte I/O-Schalter angeordnet sind. Bei diesen I/O-Schaltern handelt es sich um Umschalter, durch die ein Pin eines zu testenden ICs wahlweise mit einem Treiber zum Anlegen eines Eingangssignal oder einer Auswerteschaltung zum Abnehmen eines Ausgangssignals verbunden werden kann. Zu diesem Zweck sind sowohl der Treiber als auch die Auswerteschaltung über einen jeweiligen fotoleitenden Schalter mit dem entsprechenden Pin des ICs verbunden, und entweder der eine oder der andere fotoleitende Schalter wird mittels eines Halbleiterlasers in den leitenden Zustand gebracht. Ber diesem Stand der Technik handelt es sich um einen einfachen optisch betätigten Umschalter für elektrische Signale. Mit diesem Umschalter wird ein jeweiliger Pin eines getesteten ICs wahlweise mit einem oder einem anderen von zwei Anschlüssen elektrisch verbunden.

Aufgabe der vorliegenden Erfindung ist es einen optischen Treiber und ein diesen verwendendes IC-Testgerät zu schaffen, die eine deutliche Verbesserung der Testgeschwindigkeit des Testgeräts und eine Verminderung der Wärmeentwicklung erlauben.

OFFENBARUNG DER ERFINDUNG

Diese Aufgabe wird mit einen optischem Treiber gemäß Patentanspruch 1 bzw. einem IC-Testgerät gemäß Patentanspruch 3 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Die Erfindung gestattet, einen Testkopf und einen Hauptrechner über einen optischen Wellenleiter miteinander zu verbinden. Bei dem optischen Wellenleiter besteht keine Möglichkeit, daß sich elektromagnetisch induzierte Störungen oder ähnliche elektrische Störungen einmischen können. Da weiterhin keine Einflüsse seitens einer elektrostatischen Kapazität oder einer parasitären Induktivität selbst dann, wenn der optische Wellenleiter lang ist, auftreten können, kann die Frequenz des Signals, das über den optischen Wellenleiter übertragen wird, sehr stark erhöht werden, verglichen mit der Frequenz der Signale in einem IC-Testgerät, das mit einer elektrischen Übertragungsleitung arbeitet. Es ist demzufolge möglich, ein IC-Testgerät zu schaffen, das Testvorgänge mit hoher Geschwindigkeit ausführen kann.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

1 zeigt ein Verbindungsschaltbild zur Erläuterung eines Ausführungsbeispiels eines IC-Testgeräts, das mit einem optischen Treiber gemäß der vorliegenden Erfindung ausgestattet ist.

2 zeigt ein Schaltbild zur Erläuterung eines Ausführungsbeispiels eines IC-Testgeräts, bei dem der ein optisches Ausgangssignal erzeugende Spannungssensor zum Einsatz kommt.

3 zeigt eine Draufsicht zur Erläuterung des Aufbaus und der Arbeitsweise eines optischen Modulators, der bei dem Ausführungsbeispiel gemäß 2 zum Einsatz kommt.

4 zeigt eine Wellenformdarstellung zur Erläuterung der Arbeitsweise des in 3 dargestellten optischen Modulators.

5 zeigt eine Draufsicht, die ein Beispiel eines konkreten Aufbaus des ein optisches Ausgangssignal erzeugenden, bei dem Ausführungsbeispiel gemäß 2 benutzten Spannungssensors veranschaulicht.

6 zeigt ein Verdrahtungsschaltbild zur Erläuterung einer Modifikation des ein optisches Ausgangssignal erzeugenden Spannungssensors, der bei einem IC-Testgerät zum Einsatz kommt.

7 zeigt ein Verdrahtungsschaltbild zur Erläuterung einer weiteren Modifikation des ein optisches Ausgangssignal erzeugenden Spannungssensors bei seinem Einsatz bei einem IC-Testgerät.

8 zeigt ein Verdrahtungsschaltbild zur Erläuterung einer abgeänderten Form des in 2 dargestellten IC-Testgeräts.

9 zeigt eine Wellenformdarstellung zur Erläuterung der Arbeitsweise der in 8 gezeigten Modifikation.

10 zeigt eine der 9 ähnliche Wellenformdarstellung.

11 zeigt ein Verbindungsschaltbild, das ein Ausführungsbeispiel eines IC-Testgeräts veranschaulicht, bei dem sowohl der erfindungsgemäße optische Treiber als auch der mit optischer Ausgabe arbeitende Spannungssensor zum Einsatz kommen.

12 zeigt ein Verdrahtungsschaltbild, das eine abgeänderte Ausführungsform des Ausführungsbeispiels gemäß 11 veranschaulicht.

13 zeigt ein Verdrahtungsschaltbild, das eine weitere Abänderung des Ausführungsbeispiels gemäß 11 veranschaulicht.

14 zeigt eine perspektivische Ansicht, die eine andere Modifikation des Ausführungsbeispiels gemäß 11 veranschaulicht.

15 zeigt eine Darstellung zur Erläuterung des allgemeinen Aufbaus eines herkömmlichen IC-Testgeräts.

16 zeigt ein Blockschaltbild zur Erläuterung des allgemeinen elektrischen Systems des herkömmlichen IC-Testgeräts.

17 zeigt eine Wellenformdarstellung zur Erläuterung der Arbeitsweise des Geräts gemäß 16.

18 zeigt ein Blockschaltbild zur Erläuterung einer weiteren Ausführungsform des herkömmlichen, in 16 dargestellten IC-Testgeräts.

BESTE AUSFÜHRUNGSFORMEN ZUR AUSFÜHRUNG DER ERFINDUNG
1 veranschaulicht ein Ausführungsbeispiel des in Übereinstimmung mit der vorliegenden Erfindung stehenden optischen Treibers. Das in 1 gezeigte Ausführungsbeispiel ist ein zur Erzeugung von drei Werten ausgelegter Treiber, der zum Ausgeben der Abschluß- bzw. Anschlußspannung V_T ausgelegt ist, die durch die Spannungen V_IH und V_IL sowie durch die Spezifikationen des im Test befindlichen ICs 10 bestimmt ist. Das Bezugszeichen 20 bezeichnet den in Übereinstimmung mit der vorliegenden Erfindung stehenden optischen Treiber. Der optische Treiber 20 kann aus folgenden Komponenten bestehen: einem dielektrischen Substrat 21, beispielsweise aus Lithiumniobat (LiNbO₃), in dem interne optische Wellenleiter 22A, 22B und 22C ausgebildet sein können; den internen optischen Wellenleitern 22A, 22B und 22C, die in dem dielektrischen Substrat 21 ausgebildet sind; fotoleitenden Elementen 23A, 23B und 23C, die mit den internen optischen Wellenleitern 22A, 22B und 22C jeweils an ihrem einen Ende optisch gekoppelt sind; und Eingangselektroden 25A, 25B und 25C, die jeweils über die fotoleitenden Elemente 23A, 23B bzw. 23C mit einer Ausgangselektrode 24 elektrisch verbunden sind.
Gemäß der Darstellung ist hierbei das dielektrische Substrat 21 mit einer Elektrode 26 zur Benutzung für die externe Verbindung zusätzlich zu der Ausgangselektrode 24 und den Eingangselektroden 25A, 25B und 25C, und einem Abschlußwiderstand TMR versehen, der zwischen der externen Anschlußelektrode 26 und der Ausgangselektrode 24 ausgebildet ist.
Mit den internen optischen Wellenleitern 22A, 22B und 22C, die in dem dielektrischen Substrat 21 ausgebildet sind, sind externe optische Wellenleiter 32A, 32B und 32C, die beispielsweise durch optische Fasern gebildet sind, optisch gekoppelt. Die anderen Enden der externen optischen Wellenleiter 32A, 32B und 32C, die sich auf der Seite des Hauptrechners MIN befinden bzw. diesem zugeordnet sind, sind mit einem optischen Signalwandler 33 verbunden, durch den das von dem Wellenformgenerator FOM stammende Testmustersignal PGSIG in ein optisches Signal umgewandelt wird. Der optische Signalwandler 33 umfaßt drei Lichtquellen 33A, 33B und 33C, die für jeden bzw. jeweils einen Eingangsanschluß des im Test befindlichen ICs 10 vorgesehen sind, wobei der optische Signalwandler die Lichtquellen 33A, 33B und 33C in Abhängigkeit von den Testmustersignalen zum Aufleuchten bringt. Hierdurch werden die fotoleitenden Elemente 23A, 23B und 23C durch das von den Lichtquellen 33A, 33B und 33C ausgesandte Licht selektiv aktiviert. Durch die selektive Leitung der fotoleitenden Elemente 23A, 23B und 23C kann eine beliebige aus den Spannungen V_IH, V_IL und V_T, die an die Eingangselektroden 25A, 25B und 25C angelegt sind, zu der externen Anschlußelektrode 26 gespeist werden. Damit kann ein drei Pegel aufweisendes Treibersignal DRV ausgegeben werden.
Bei diesem Aufbau des optischen Treibers 20 gemäß der vorliegenden Erfindung sind der optische Treiber 20 und die Spannungsquellen 31A, 31B und 31C in dem Testkopf THD angebracht, während die Lichtquellen 33A, 33B und 33C in dem Hauptrechner MIN montiert sind. Durch die Übertragung der Testmustersignale von dem Hauptrechner MIN zu dem Testkopf THD über die externen optischen Wellenleiter 32A, 32B und 32C in Form von optischen Signalen kann das drei Werte aufweisende Treibersignal DRV an die externe Anschlußelektrode 26 angelegt werden. Durch Zuführen des drei Pegel aufweisenden Treibersignals DRV zu dem im Test befindlichen IC 10 über einen lediglich für die Eingabe vorgesehenen Anschluß T_IN (bei dem Beispiel gemäß 1) können die Testmustersignale in den im Test befindlichen IC 10 eingespeist werden.
Bei der vorstehend beschriebenen Ausgestaltung können die fotoleitenden Elemente 23A, 23B und 23C jeweils durch ein Element bzw. ein Material aus Si, Ga, As, In, As oder ein ähnliches Halbleitermaterial gebildet sein, das bei einer Bestrahlung mit Licht eine Fotoleitung aufgrund von Trägern zeigt, die durch die optische Eingabe bzw. Beaufschlagung erzeugt werden. Auch wenn die internen optischen Wellenleiter 22A, 22B und 22C gemäß der vorstehenden Erläuterungen auf dem dielektrischen Substrat 21 ausgebildet sind, können sie statt dessen auch durch optische Fasern in gleichartiger Weise wie die externen optischen Wellenleiter 32A, 32B und 32C gebildet sein. In diesem Fall ist es erforderlich, daß die optischen Fasern, die die internen optischen Wellenleiter 22A, 22B und 22C bilden, und die optischen Fasern, die die externen optischen Wellenleiter 32A, 32B und 32C bilden, so ausgelegt sind, daß sie mit Hilfe von optischen Verbindern miteinander verbunden und voneinander getrennt werden können.
2 zeigt ein Ausführungsbeispiel des IC-Testgeräts, bei dem der ein optisches Ausgangssignal erzeugende Spannungssensor zum Einsatz kommt. Bei diesem in 2 dargestellten Ausführungsbeispiel wird ein Spannungssignal V_OUT, das an einem lediglich für die Ausgabe vorgesehenen Anschluß T_OUT bereitgestellt wird, in ein optisches Signal umgewandelt und zu dem Hauptrechner MIN übertragen. In 2 bezeichnet das Bezugszeichen 50 den für optische Ausgabe vorgesehenen Spannungssensor. Der das optische Ausgangssignal erzeugende Spannungssensor kann aus folgenden Komponenten bestehen: einem Abschlußwiderstand TMR, der das Spannungssignal V_OUT von dem im Test befindlichen IC 10 mit einer geeigneten Impedanz aufnimmt; einem optischen Modulator 52, der die Spannung V₀ des von dem Abschlußwiderstand TMR aufgenommenen Spannungssignals V_OUT in eine entsprechend modulierte bzw. festgelegte Lichtmenge umwandelt und Interferenzlicht auf der Basis der modulierten Lichtmenge ausgibt; und einem Substrat 51, das diese Komponenten trägt.
Der optische Modulator 52 weist gemäß der Darstellung in 3 einen optischen Verzweigungsabschnitt 52-1 zum Verzweigen des optischen, in dem dielektrischen Substrat 52-7 ausgebildeten Wellenleiters, einen optischen Koppelabschnitt 52-2, zwei optische Wellenleiter 52-3A und 52-3B, die zwischen dem optischen Verzweigungsabschnitt 52-1 und dem optischen Koppelabschnitt 52-2 ausgebildet sind, sowie elektrische Feldanlegeelektroden 52-4, 52-5 und 52-6 auf, die zum Anlegen eines elektrischen Felds dienen und entlang der beiden Seiten der beiden optischen Wellenleiter 52-3A und 52-3B ausgebildet sind.
Der optische Verzweigungsabschnitt 52-1, der optische Koppelabschnitt 52-2 und die optischen Wellenleiter 52-3A und 52-3B können beispielsweise durch Eindiffundieren von Titan oder ähnlichem Material in das dielektrische Substrat 52-7 ausgebildet werden, das aus Lithiumniobat (LiNbO₃) hergestellt ist. Optische Fasern oder ähnliche optische Wellenleiter 54 und 55 sind mit einem lichtaufnehmenden Ende 52-8A und einem lichtaussendenden Ende 52-8B optisch gekoppelt, die an den entgegengesetzten Stirnflächen des dielektrischen Substrats 52-7 freiliegen. Eine Laserdiode oder eine ähnliche Lichtquelle 61 ist mit dem anderen Ende des optischen Wellenleiters gekoppelt, der mit dem Licht empfangenden Ende 52-8A gekoppelt ist. Mit dem anderen Ende des zur Ausgabe dienenden optischen Wellenleiters 55, der mit dem Licht aussendenden Ende 52-8B gekoppelt ist, ist ein Fotodetektor 63 wie etwa eine Fotodiode gekoppelt.
Die Lichtquelle 61 wird zum Leuchten gebracht, indem sie durch eine Lichtquellentreiberschaltung 62 angesteuert wird. Bei diesem Beispiel wird die Lichtquelle gemäß der Darstellung durch eine Gleichspannungsquelle angesteuert. Demzufolge speist die Lichtquelle 61 eine festgelegte Menge an Laserlicht in den eingangsseitigen optischen Wellenleiter 54 ein. Der Fotodetektor 63 ist mit einer Detektorschaltung 64 verbunden, von der die Intensität des von dem ausgangsseitigen optischen Wellenleiter 55 ausgesandten Lichts in Form eines Spannungssignals VOUT-1 gewonnen wird. Eine Spannung V0, die an dem Abschlußwiderstand TRM auftritt, wird an eines der Paare von elektrischen Feldanlegungselektroden 52-4, 52-5 und 52-6 angelegt. Bei dem in 3 gezeigten Beispiel ist ein Fall veranschaulicht, bei dem die an dem Abschlußwiderstand TMR auftretende Spannung V0 an die zum Anlegen eines elektrischen Felds dienenden Elektroden 52-4 und 52-5 angelegt wird, jedoch kein elektrisches Feld an die zum Anlegen des elektrischen Felds dienenden Elektroden 52-4 und 52-6 des anderen Paars, die miteinander verbunden sind, angelegt wird. Durch Anlegen eines elektrischen Felds an den einen optischen Wellenleiter 52-3A, aber fehlendem Anlegen eines elektrischen Felds an den anderen optischen Wellenleiter 52-3B wird das Licht in dem optischen Wellenleiter 52-3A, an dem das elektrische Feld anliegt, einer Phasenmodulation unterzogen. Demgegenüber findet keine optische Modulation in dem optischen Wellenleiter 52-3B statt, an dem kein elektrisches Feld anliegt. Aufgrund der Phasenmodulation des Lichts in dem optischen Wellenleiter 52-3A tritt eine Interferenz des Lichts in dem optischen Koppelabschnitt 52-2 auf, wodurch Änderungen der Intensität des Lichts, das zu dem optischen ausgangsseitigen Wellenleiter 55 ausgesandt wird, hervorgerufen werden.
Dies wird nachstehend unter Bezugnahme auf die 3 und 4 näher beschrieben. Hierbei soll die Intensität des Lichts, das auf den eingangsseitigen optischen Wellenleiter 54 auftrifft, mit P_IN bezeichnet sein, während die Intensität des Lichts zum Aussenden zu dem ausgangsseitigen optischen Wellenleiter 55 mit P_OUT bezeichnet sei. Die an die elektrischen Feldanlegungselektroden 52-4 und 52-5 anzulegende Spannung sei mit V₀ bezeichnet. Bei einer Änderung der angelegten Spannung V₀ ändert sich die Intensität P_OUT des Lichts, das zu dem optischen Wellenleiter 55 ausgesendet wird, entlang einer Cosinuskurve, wie dies in 4A dargestellt ist. Wenn die angelegte Spannung V₀ gleich Null ist, ist folglich P_OUT gleich groß wie P_in. Wenn sich die angelegte Spannung V₀ allmählich in der +Richtung oder in der –Richtung ändert, verringert sich die Menge des ausgesandten Lichts allmählich entlang der Cosinuskurve, wobei die ausgesandte Lichtmenge bei einer bestimmten angelegten Spannung bis auf Null absinkt. Bei einer weiteren Erhöhung der angelegten Spannung V₀ erhöht sich die ausgesandte Lichtmenge P_OUT allmählich entlang der Cosinuskurve. Wenn eine bestimmte Spannung erreicht wird, nimmt die ausgesandte Lichtmenge P_OUT wieder den Wert 1 an, so daß P_OUT wieder gleich P_in ist. Bei der nachfolgenden Änderung der angelegten Spannung V₀ zeigt die Intensität P_OUT des ausgesandten Lichts ein optisches Modulationsverhalten dahingehend, daß sie sich zwischen 1 und 0 nach oben und unten bewegt.
Das in 4A gezeigte optische Modulationsverhalten betrifft den Fall, daß die optischen Wellenleiter 52-3A und 52-3B die gleiche optische Pfadlänge aufweisen. Wenn sich die optischen Pfadlängen um ein Viertel der Wellenlänge des Lichts, das sich durch die beiden Wellenleiter fortpflanzt, unterscheiden oder wenn eine Vorspannung V_BAS an die zum Anlegen des elektrischen Felds dienenden Feldanlegeelektroden angelegt wird, die in der in den 3 und 5 gezeigten Weise verschaltet sind, wird die optische Modulationscharakteristik zu der in 4B als Beispiel gezeigten Charakteristik, bei der sich die Intensität des ausgesandten Lichts in Abhängigkeit von einer Änderung der angelegten Spannung V₀ entlang einer Sinuskurve ändert. In diesem Fall verändert sich die Intensität des ausgesandten Lichts um die angelegte Spannung V₀ = 0 herum stark. Die nachfolgende Beschreibung der 6 und der folgenden Figuren wird unter Zugrundelegung der Annahme gegeben, daß der optische Modulator auf einen Zustand anfänglich eingestellt (initialisiert) ist, wie er in 4B dargestellt ist. Dies wird dadurch erreicht, daß sich die optischen Pfadlängen der optischen Wellenleiter 52-3A und 52-3B um eine Viertelwellenlänge unterscheiden.
Aus der vorstehenden Erläuterung des Modulationsverhaltens des optischen Modulators 52 ist ersichtlich, daß der optische Modulator 52 das einfallende Licht zu einem optischen Signal derart moduliert, daß die Intensität P_OUT des ausgesandten Lichts einen Wert zwischen P_OUT = P_IN und P_OUT = 0, d.h. zwischen P_OUT/P_IN = 1 und P_OUT/P_IN = 0, in Abhängigkeit von dem angelegten Feld innerhalb eines gewissen Bereichs annimmt, durch den die Phasenmodulation des Lichts innerhalb eines Bereichs von 360° gehalten wird. Folglich gibt die in 2 dargestellte Erfassungsschaltung 64 das Spannungssignal V_OUT-1 (siehe 2) aus, das hinsichtlich seiner Wellenform äquivalent bzw. gleich ist wie die Wellenform des Spannungssignals V_OUT, das von dem im Test befindlichen IC 10 abgegeben wird.
Die Verarbeitung nach der Bildung des Spannungssignals V_OUT-1, ist die gleiche wie im Fall des herkömmlichen IC-Testgeräts. Dies bedeutet, daß das Spannungssignal V_OUT-1, durch einen Spannungsvergleicher 13 mit dem hohen logischen Pegel V_OH und dem niedrigen logischen Pegel V_OL verglichen wird, um hierdurch zu erkennen, ob das Spannungssignal einen vorbestimmten logischen Pegel aufweist. Wenn das Beurteilungsergebnis gut bzw. klar ist, werden das Ergebnis dieses Spannungsvergleichs und ein Erwartungswert einem logischen Vergleich unterzogen, um hierdurch zu erkennen, ob die Arbeitsweise des im Test befindlichen ICs 10 normal ist oder nicht. In 2 ist die Struktur unter Einschluß des Spannungsvergleichers 13 dargestellt, wobei jedoch der logische Vergleicher, der zum Vergleichen des Spannungssignals V_OUT-1, und des Erwartungswerts für die Überprüfung ihrer Übereinstimmung vorgesehen ist, der Mustergenerator zum Erzeugen des Erwartungswerts, und weitere Komponenten nicht gezeigt sind.
Es ist darauf hinzuweisen, daß die Empfindlichkeit des in 3 gezeigten optischen Modulators 52, der zum Erfassen des Spannungssignals V_OUT dient, proportional ist zu der Länge L der Elektroden (siehe 3), und umgekehrt proportional ist zu dem Abstand der Elektroden. Demzufolge kann die Erfassungsempfindlichkeit für das Spannungssignal V_OUT dadurch vergrößert werden, daß die Elektrodenlänge L erhöht und der Elektrodenabstand verringert werden.
Die Empfindlichkeit des optischen Modulators 52 läßt sich dadurch verdoppeln, daß das von dem im Test befindlichen IC 10 stammende Spannungssignal V_OUT in differentieller Weise an die beiden Paare von elektrischen Feldanlegeelektroden 52-4, 52-5, und 52-4, 52-6 angelegt wird, wie dies in 5 dargestellt ist. Eine weitere mögliche Methode zum Erhöhen der Empfindlichkeit besteht darin, die Intensität des Lichts zu vergrößern, das von der Lichtquelle 61 ausgesendet wird.
Durch die Umwandlung des Antwortsignals V_OUT das von dem im Test befindlichen IC 10 ausgegeben wird, in ein optisches Signal und durch Senden des von dem im Test befindlichen IC 10 ausgegebenen Spannungssignals V_OUT von dem Testkopf THD zu dem Hauptrechner MIN in Form des optischen Signals verschlechtert sich die Qualität des optischen Signals in keinem Fall, und zwar selbst dann nicht, wenn die Strecke der Übertragung etwas länger ist und beispielsweise ungefähr mehrere 10 bis 100 Meter beträgt. Ferner mischen sich keine elektrisch induzierten Störungen in das optische Signal von der Außenseite her ein, und es wird das optische Signal auch nicht durch eine parasitäre Kapazität, eine parasitäre Induktivität usw. beeinträchtigt, ganz im Gegensatz zu dem Fall einer elektrischen Übertragungsleitung. Hierdurch wird ebenfalls eine mit hoher Qualität erfolgende Übertragung des optischen Signals gewährleistet. Da ferner die Anzahl von Komponenten, die sich mit den elektrischen Signalen in dem Testkopf THD befassen, klein ist, läßt sich die Erzeugung von Wärme in dem Testkopf THD verringern. Hierdurch wird die insgesamt in dem Testkopf THD generierte Wärmemenge unterdrückt bzw. begrenzt und damit ein Anstieg der Temperatur in dem Testkopf THD verhindert. Dies führt zu dem Vorteil, daß eine kostenintensive Vorrichtung wie etwa ein Kühlsystem entfallen kann.
6 zeigt eine abgeänderte Ausführungsform des das optische Ausgangssignal erzeugenden Spannungssensors 50. In diesem Ausführungsbeispiel weist die elektrische Feldanlegeelektrode, die den optischen Modulator 52 bildet, einen Signalübertragungsleitungsaufbau auf, der durch eine Streifenleitung gebildet ist, die an eine vorbestimmte Nennimpedanz angepaßt ist. Die elektrische Feldanlegeelektrode des Signalübertragungsleitungsaufbaus wird dazu veranlaßt, das Spannungssignal V_OUT, das von dem im Test befindlichen IC 10 ausgegeben wird, durch sie hindurch zu leiten. Der Abschlußwiderstand TMR und die Spannungsquelle 14, die die Abschluß- bzw. Anschlußspannung VT ausgibt, sind in Reihe mit dem Abschlußende 52-6 der elektrischen Feldanlegeelektrode geschaltet und sind mit einem gemeinsamen Potentialpunkt verbunden.
Der optische Wellenleiter 52-3B, der den optischen Modulator 52 bildet bzw. einen Bestandteil desselben darstellt, überträgt Licht in der gleichen Richtung wie die Richtung der Fortpflanzung des Spannungssignals V_OUT, wobei das Licht, das durch den optischen Wellenleiter 52-3B fließt, der Spannung V₀ des zwischen den elektrischen Feldanlegeelektroden 52-6 und 52-4 anliegenden Spannungssignals V_OUT ausgesetzt wird. Die Elektroden 52-4 und 52-5 des anderen Elektrodenpaars werden auf gleichem Potential gehalten, und es wird somit kein elektrisches Feld an den optischen Wellenleiter 52-3B angelegt. Bei diesem Beispiel wird die Lichtquelle 61 gemäß der Darstellung kontinuierlich bzw. mittels Gleichspannung mit Hilfe einer Gleichspannungs-Lichtquellentreiberschaltung zum Leuchten gebracht.
Dadurch, daß das Spannungssignal V_OUT und das Licht wie bei diesem Ausführungsbeispiel dazu gebracht werden, mit der gleichen Geschwindigkeit zu wandern, indem sie dazu gebracht werden, in der gleichen Richtung zu wandern, arbeitet der optische Modulator als ein optischer Modulator des Wanderwellentyps. Als Ergebnis ist die Modulationskennlinie des optischen Modulators 52 breitbandig ausgelegt, und es wird die Wellenform des an der Sendeseite vorhandenen Spannungssignals V_OUT durch das Impulssignal V_OUT-1 das in dem Hauptrechner MIN durch das Interferenzlicht reproduziert wird, in getreuer Weise reproduziert. Da ferner das Spannungssignal V_OUT und das Licht mit der gleichen Geschwindigkeit wandern, zeigt auch die Spannungserfassungsempfindlichkeit einen hohen Verstärkungsfaktor bzw. hohe Empfindlichkeit.
7 zeigt eine Modifikation des in 6 dargestellten Ausführungsbeispiels. Bei diesem Ausführungsbeispiel ist ein Aufbau gezeigt, bei dem die zum Anlegen des elektrischen Felds dienenden Feldanlegeelektroden 52-5 und 52-6 miteinander verbunden sind und jeweils einen Signalübertragungsleitungsaufbau im Hinblick auf bzw. zur Erzielung eines differentiellen Anlegens eines elektrischen Felds an die optischen Wellenleiter 52-3A und 52-3B aufweisen. In diesem Fall sind die Impedanzen der Signalübertragungsleitungen, die durch die elektrischen Feldanlegeelektroden 52-5 und 52-6 gebildet sind, auf einen Wert eingestellt, der ungefähr um das Zweifache höher oder doppelt so groß ist wie im Fall gemäß 6. Der Widerstandswert des Abschlußwiderstands TMR ist ebenfalls um das Zweifache höher oder doppelt so groß wie in dem Fall gemäß 6. Bei dem Aufbau gemäß 7 ist es möglich, den Vorteil zu erzielen, daß die Spannungserfassungsempfindlichkeit ungefähr das Zweifache höher oder doppelt so groß sein kann wie bei dem Ausführungsbeispiel gemäß 6.
8 zeigt eine abgeänderte Ausführungsform des in 2 dargestellten Ausführungsbeispiels. Bei dem in 8 gezeigten Ausführungsbeispiel ist ein optischer Schalter 65 auf der Seite bzw. im Bereich der Lichtquelle 61 angeschlossen. Das von der Lichtquelle 61 ausgesandte Licht wird durch den optischen Schalter 65 in einen schmale Breite aufweisenden optischen Impuls PPS (siehe 9B) umgewandelt, und es wird der optische Impuls PPS über den eingangsseitigen optischen Wellenleiter 54 zu dem optischen Modulator 52 gespeist. Die zeitliche Lage zum Anlegen eines Schaltersteuersignals SWP an den optischen Schalter 65 ist derart gewählt, daß der optische Impuls PPS zu einem Zeitpunkt generiert wird, an dem das von dem im Test befindlichen IC 10 abgegebene Spannungssignal V_OUT einen stabilen Wert erreicht. Durch das Anlegen des optischen Impulses PPS zu dem vorbestimmten Zeitpunkt des Spannungssignals V_OUT weist das impulsförmige Interferenzlicht, das von dem optischen Modulator 52 erzeugt wird, Lichtinterferenzpegel auf, die den hohen und niedrigen logischen Werten des Spannungssignals V_OUT entsprechen. Demgemäß erzeugt die Erfassungsschaltung 64 ein Spannungssignal V_OUT-1, wie es in 9C als Beispiel dargestellt ist. Auf der Ausgangsseite der Erfassungsschaltung 64 ist eine Integrierschaltung 66 angeordnet, die das von der Erfassungsschaltung 64 ausgegebene Spannungssignal V_OUT-1, integriert.
Die Integrationszeitkonstante der Integrationsschaltung 66 ist so gewählt, daß sie ausreichend groß ist, damit die integrierte Spannung INV einen Sollwert während der Dauer des optischen Impulses PPS erreichen kann. Bei einer solchen Wahl der Zeitkonstante der Integrierschaltung 66 ist es möglich, den Spitzenwert des Spannungssignals V_OUT-1, das von der Erfassungsschaltung 64 ausgegeben wird, in zufriedenstellender Weise zu erfassen. Die durch die Integrierschaltung 66 bewirkte Integrierung der Spannung bis zu dem Sollwert stellt eine ausreichende Zeit für die Ausführung der nachfolgenden Verarbeitung bereit. Daher ist möglich, den Vorteil zu erzielen, daß keine schnell arbeitenden Schaltungen in den der Integrierschaltung 66 nachfolgenden Stufen benötigt werden.
Sobald die Integrierschaltung 66 den Spitzenwert V_OUT-1, integriert hat, behält sie nämlich die integrierte Spannung im Anschluß hieran bei, so daß die Spannungsvergleicher 13A und 13B den Vergleich der von der Integrierschaltung 66 erzeugten integrierten Spannung INTV mit Hilfe eines Abtast- bzw. Abfrageimpulses STB (siehe 9E) lediglich zu einem Zeitpunkt ausführen müssen, der um ein Zeitintervall τ bis zur Stabilisierung der integrierten Spannung INTV verzögert ist.
Die von den Vergleichern 13A gebildeten Vergleichsergebnisse CP1 und CP2 sind in 9G und 9H gezeigt. Nach dem Spannungsvergleich wird die von der Integrierschaltung 66 erzeugte integrierte Spannung INTV wieder durch einen Rücksetzimpuls RSP rückgesetzt, der in 9F dargestellt ist.
Durch das Abtasten des Spannungssignals V_OUT, das von dem im Test befindlichen IC 10 stammt, mittels des optischen Impulses PPS wie bei dem in 8 gezeigten Ausführungsbeispiel ist es möglich, das Spannungssignal V_OUT mit einer feinen Auflösung in der Zeitbasisrichtung abzutasten. Dies bedeutet, daß der Wert des Spannungssignals V_OUT in dem Bereich der Impulsbreite des optischen Impulses PPS mit guter Genauigkeit gemessen werden kann. Selbst wenn beispielsweise die Wellenform des Spannungssignals V_OUT an den führenden und nachlaufenden Flanken verschliffen bzw. abgeschrägt verläuft, wie dies in 10 gezeigt ist, können die abschließenden logischen Spannungswerte V_L des Spannungssignals V_OUT-1, abgetastet werden, indem der optische Impuls PPS zu einem Zeitpunkt angelegt wird, an dem das Spannungssignal V_OUT die endgültigen logischen Spannungswerte V_H und V_L erreicht hat. Wenn das Spannungssignal V_OUT einen festen Wiederholungszyklus aufweist, kann dessen Wellenform selbst durch das Abtasten des Spannungssignals V_OUT beobachtet werden, während die zeitliche Lage des Anlegens des optischen Impulses jeweils geringfügig Schritt für Schritt verschoben wird. Auch wenn vorstehend angegeben ist, daß die unter Verwendung des optischen Schalters 65 bei dem Ausführungsbeispiel gemäß 8 ausgeführte Spannungsmeßmethode bei dem Ausführungsbeispiel gemäß 2 zum Einsatz kommt, versteht es sich selbstverständlich, daß diese auch bei den Ausführungsbeispielen gemäß den 6 und 7 einsetzbar ist.
11 veranschaulicht den Fall der Anwendung der vorliegenden Erfindung bei einem Eingangs/Ausgangsanschluß T_IO, der sowohl als ein Eingangsanschluß als auch als ein Ausgangsanschluß des im Test befindlichen ICs 10 dient. In diesem Fall wird das Testmustersignal in den im Test befindlichen IC 10 unter Einsatz sowohl des optischen Treibers 20 als auch des das optische Ausgangssignal erzeugenden Spannungssensors 50 eingespeist, die vorstehend unter Bezugnahme auf die 1 bzw. 6 beschrieben worden sind. Das von dem im Test befindlichen IC 10 abgegebene Spannungssignal V_OUT wird durch den das optische Ausgangssignal erzeugenden Spannungssensor 50 in ein optisches Signal umgewandelt, das über den ausgangsseitigen optischen Wellenleiter 55 zu dem Hauptrechner MIN geleitet wird.
Die elektrische Feldanlegeelektrode 52-6, die den das optische Ausgangssignal erzeugenden Spannungssensor 50 bildet bzw. einen Bestandteil desselben darstellt, weist einen Signalübertragungsleitungsaufbau, beispielsweise in Form einer Streifenleitung, auf. Diese elektrische Feldanlegeelektrode 52-6 ist mit einem Ende mit dem Eingangs-/Ausgangsanschluß T_IO des im Test befindlichen ICs 10 elektrisch verbunden und mit dem anderen Ende an die extern angeschlossene Elektrode 26 des optischen Treibers 20 angeschlossen.
Im Fall des Anlegens des Testmustersignals an den im Test befindlichen IC 10 steuert der Wellenformgenerator FOM die Lichtquellen 33A, 33B und 33C des optischen Signalwandlers 33 derart, daß diese in Abhängigkeit von den Testmusterdaten aufleuchten. Das Licht wird über die optischen Wellenleiter 32A, 32B und 32C zu den fotoleitenden Elementen 23A, 23B und 23C geleitet, die in dem Testkopf THD angeordnet sind, wodurch der optische Treiber 20 betrieben wird.
Während das Testmustersignal an den im Test befindlichen IC 10 angelegt wird, werden die Lichtquellen 33A und 33B so gesteuert, daß sie blinkend aufleuchten. Andererseits wird im Fall der Ausgabe des Spannungssignals V_OUT von dem im Test befindlichen IC 10 die Lichtquelle 33C zum Aufleuchten gebracht, um hierdurch das fotoleitende Element 23C in den leitenden Zustand zu bringen, und es wird ein Ende des Abschlußwiderstands TMR mit dem gemeinsamen Potentialpunkt über die Gleichspannungsquelle 31C verbunden, die die Abschluß- bzw. Anschlußspannung V_T ausgibt. Hierdurch wird der Eingangs-/Ausgangsanschluß T_IO des im Test befindlichen ICs 10 mit einem derartigen Zustand abgeschlossen, daß er an einen vorbestimmten Impedanzwert angepaßt ist.
Wenn der im Test befindliche IC 10 das Spannungssignal V_OUT-1 in dem abgeschlossenen bzw. angepaßten Zustand ausgibt, wird die Phase des Lichts, das durch den optischen Modulator 52 läuft, durch das Spannungssignal V_OUT moduliert, wodurch dann aufgrund der Phasenmodulation des Lichts Interferenzlicht in dem Koppelabschnitt generiert wird. Das Interferenzlicht wird über den ausgangsseitigen optischen Wellenleiter 55 zu dem Hauptrechner MIN geleitet, in dem es durch den Fotodetektor 63 in ein elektrisches Signal umgewandelt wird. Die Erfassungsschaltung 64 gibt das Spannungssignal V_OUT-1, aus. Dieses Spannungssignal V_OUT-1, wird von den Vergleichern 13A und 13B überprüft, um zu erkennen, ob es die Spannungswerte gemäß den hohen und niedrigen logischen Pegeln H und L aufweist. Die beim Vergleich erhaltenen Ausgangssignale PC1 und PC2 werden in den logischen Vergleicher LOG (siehe 16) eingespeist, um zu erkennen, ob der im Test befindliche IC 10 fehlerfrei oder fehlerhaft ist.
Während bei dem in 11 dargestellten Ausführungsbeispiel die Lichtquelle 61, wie gezeigt, gleichspannungsmäßig bzw. kontinuierlich zum Aufleuchten gebracht wird, ist es auch möglich, einen Aufbau zu benutzen, wie er in 8 dargestellt ist und bei dem der optische Schalter 65 in den optischen Wellenleiter 54 eingefügt ist, das Licht, das an den optischen Modulator abzugeben ist, durch den optischen Schalter 65 in Impulsform gebracht wird, und das von dem im Test befindlichen IC 10 abgegebene Spannungssignal V_OUT in dem optischen Modulator 52 durch den optischen Impuls abgetastet wird.
Ferner kann bei dem in 11 gezeigten Ausführungsbeispiel auch eine Spannungssensoranordnung eingesetzt werden, wie sie in 12 dargestellt ist. Bei dieser Anordnung weisen die beiden elektrischen Feldanlegeelektroden 52-5 und 52-6 jeweils einen Streifenleitungsaufbau auf, und es wird das Spannungssignal V_OUT an diese jeweiligen Elektroden so angelegt, daß das elektrische Feld an die optischen Wellenleiter 52-3A und 52-3B in differentieller Weise angelegt wird. Hierdurch wird eine verdoppelte Empfindlichkeit für die Spannungserfassung erreicht.
13 zeigt eine abgeänderte Ausführungsform des erfindungsgemäßen, in 12 dargestellten IC-Testgeräts. Bei dem in 13 gezeigten Ausführungsbeispiel ist ein korrigierender optischer Wellenleiter 52-9 in dem dielektrischen Substrat 52-7 ausgebildet. Der korrigierende optische Wellenleiter 52-9 leitet einen Teil des Lichts, das an den optischen Modulator 52 anzulegen ist, und es wird das von diesem Wellenleiter geleitete optische Licht über den optischen Wellenleiter 56 in den Hauptrechner MIN eingespeist, wobei ein Referenzsignal REF durch einen Fotodetektor 63B und eine Detektorschaltung 64B generiert wird, die in dem Hauptrechner MIN angeordnet sind. Das Referenzsignal REF wird von dem Spannungssignal V_OUT-1 subtrahiert, das von der Detektorschaltung 64A abgegeben wird, und es wird zur gleichen Zeit das Referenzsignal REF an die Lichtquellentreiberschaltung 62 angelegt, um hierdurch die Lichtquelle 61 so zu steuern, daß die Intensität des von ihr ausgesendeten Lichts stabilisiert ist.
Bei dem Ausführungsbeispiel gemäß 13 wird die Intensität des von der Lichtquelle 61 ausgesendeten Lichts so geregelt, daß sie stabilisiert ist. Demzufolge ist auch die Intensität des Lichts, das auf den optischen Modulator 52 einfällt, stabilisiert, wodurch sich erhöhte Zuverlässigkeit des optischen Modulators 52 ergibt. Weiterhin ist der korrigierende optische Wellenleiter 52-9 bei diesem Ausführungsbeispiel benachbart zu dem optischen Modulator 52 ausgebildet, und es wird das durch den korrigierenden optischen Wellenleiter 52-9 laufende Licht dazu benutzt, das Referenzsignal REF zu erzeugen. Selbst wenn sich die Stärken des Lichts, das durch die optischen Wellenleiter 52-3A und 52-3B, die den optischen Modulator 52 bilden, ändern sollten, beispielsweise aufgrund einer Änderung der Temperatur, kann diese Änderung aufgrund einer Änderung des Referenzsignals detektiert werden. Daher kann eine Änderung des Spannungssignals V_OUT-1 korrigiert werden, indem die Änderung des Referenzsignals REF erfaßt wird.
Weiterhin kann eine Offsetkomponente aus dem Spannungssignal V_OUT-1 entfernt werden, indem das Referenzsignal REF von dem Spannungssignal V_OUT-1 subtrahiert wird.
14 zeigt ein weiteres Ausführungsbeispiel. Das in 14 dargestellte Ausführungsbeispiel veranschaulicht den Einsatz des optischen Treibers 20 und des ein optisches Ausgangssignal erzeugenden Spannungssensors 50 in einem Fall, bei dem Sonden 73 in direktem Kontakt mit IC-Chips 71, die auf der gesamten Oberfläche eines Halbleiterwafers 71 ausgebildet sind, gehalten werden, um hierdurch die auf den IC-Chips 71 befindlichen ICs hinsichtlich ihres normalen Betriebs zu testen. Eine Sondenkarte 72 ist üblicherweise in der Form eines Rings ausgebildet, und es stehen die Sonden 73 an einem Ende über eine Randkante ihres Mittellochs nach innen vor. Die Sonden 73 werden an ihrem anderen Ende von der Sondenkarte 72 gehalten. Die Spitzen der Sonden 73 werden jeweils in Kontakt mit einem auf dem IC-Chip 71 ausgebildeten Elektrodenabschnitt gehalten, und es wird die an dem IC-Chip 71 ausgebildete integrierte Schaltung für einen Test betätigt.
Bei einem solchen IC-Testgerät wird ein Substrat 80 vorbereitet, auf dem der optische Treiber 20 und der das optische Ausgangssignal erzeugende Spannungssensor 50 gemeinsam angebracht sind. Der optische Treiber 20 und der das optische Ausgangssignal erzeugende Spannungssensor 50 können gemeinsam auf einem Substrat mit einer quadratischen Fläche mit einer Kantenlänge von ungefähr 10 bis 15 mm montiert werden. Das Substrat 80 wird auf jeder Sonde 73 angeordnet. Das Testmustersignal wird von dem optischen Treiber 20 über die Sonde 73 an den IC-Chip 71 angelegt, und es wird das von dem IC-Chip 71 erhaltene Ausgangssignal V_OUT zur gleichen Zeit über die Sonde 73 abgegriffen. Das Spannungssignal V_OUT wird durch den das optische Ausgangssignal erzeugende Spannungssensor 50 in Interferenzlicht umgewandelt, das über den optischen ausgangsseitigen Wellenleiter 55 an den Hauptrechner anzulegen ist.
INDUSTRIELLE ANWENDBARKEIT
Wie vorstehend erläutert, ist es aufgrund des Einsatzes des erfindungsgemäßen optischen Treibers und des das optische Ausgangssignal erzeugenden Spannungssensors möglich, das Treibersignal in Form eines optischen Signals zu übertragen und auch das gemessene Signal in Form eines optischen Signals zu übertragen. Die optischen Wellenleiter, über die die optischen Signale zu übertragen sind, sind völlig frei von der Gefahr, daß elektromagnetisch induzierte Störungen oder ähnliche elektrische Störungen sich in sie einmischen können, wie dies im Fall einer elektrischen Signalübertragungsleitung möglich ist. Weiterhin haben die optischen Wellenleiter keine Komponenten wie etwa parasitäre Kapazitäten oder parasitäre Induktivitäten. Demzufolge treten keine Probleme auf, selbst dann nicht, wenn die Signalübertragungsleitungen lang ausgebildet sind.
Bei einem Einsatz des erfindungsgemäßen optischen Treibers und des das optische Ausgangssignal erzeugenden Spannungssensors bei dem IC-Testgerät kann demzufolge das Testmustersignal an den im Test befindlichen IC 10 angelegt werden, ohne daß es elektrischen Störungen unterliegt, und zwar auch dann, wenn der Abstand zwischen dem Testkopf THD und dem Hauptrechner MIN groß ist. Dies liegt daran, daß die zwischen diesen Komponenten übertragenen Signale in Form optischer Signale vorliegen. Weiterhin kann das von dem im Test befindlichen IC 10 abgegebene Spannungssignal V_OUT zu dem Hauptrechner MIN ohne eine Verschlechterung seiner Wellenform geleitet werden.
Da ferner in der Signalübertragungsleitung keine Komponenten wie etwa eine parasitäre Kapazität oder eine parasitäre Induktivität vorhanden sind, kann die Frequenz des optischen Signals, das durch den optischen Wellenleiter übertragen wird, auf hohen Wert festgelegt werden. Als Ergebnis dessen kann auch die Frequenz des Testmustersignals, das an den im Test befindlichen IC 10 anzulegen ist, auf eine Frequenz eingestellt werden, die ausreichend bzw. deutlich höher ist als diejenige im Fall eines elektrischen Signals. Hierdurch wird das Testen des im Test befindlichen ICs 10 beschleunigt, was den Vorteil der drastischen Erhöhung der Testgeschwindigkeit des IC-Testgeräts bietet.
Ferner ist die Wärmeerzeugung nahezu gleich Null, da in dem optischen Treiber 20 und dem das optische Ausgangssignal erzeugenden Spannungssensor 50 keinerlei elektronische aktive Elemente benutzt werden, die große Leistung verbrauchen. Selbst wenn eine große Anzahl von optischen Treibern 20 und von optische Ausgangssignale erzeugenden Spannungssensoren 50 in dem Testkopf THD angebracht sind, ist demzufolge die Wärmeerzeugung so geringfügig, daß keine besondere Notwendigkeit hinsichtlich des Einsatzes einer Kühleinrichtung vorhanden ist. Hierdurch läßt sich eine Verringerung der Herstellungskosten des IC-Testgeräts erwarten.

Claims

Optischer Treiber, mit einer Mehrzahl von optischen Wellenleitern (22A-22C); einer Mehrzahl von fotoleitenden Elementen (23A-23C), von denen jedes optisch mit einem Ende eines jeweiligen der Mehrzahl optischer Wellenleiter gekoppelt ist; einer Mehrzahl von Gleichspannungsquellen (31A-31C), die mit Eingangselektroden (25A-25C) verbunden sind, welche mit Eingangsenden der fotoleitenden Elemente (23A-23C) verbunden sind, einer Ausgangselektrode (24), die gemeinsam mit Ausgangsenden aller fotoleitenden Elemente (23A-23C) verbunden ist, und einem Abschlußwiderstand (TMR), der zwischen der Ausgangselektrode (24) und einer Elektrode (26) für externen Anschluß ausgebildet ist.
Optischer Treiber nach Anspruch 1, dadurch gekennzeichnet, daß die Mehrzahl von Gleichspannungsquellen umfassen: zwei Gleichspannungsquellen (31A, 31B), die zwei Spannungen (V_IH, V_IL) erzeugen, welche H- und L-Logikspannungen eines elektrischen Treibersignals (DRV) zum Anlegen an einen zu testenden IC (10) erzeugen, und eine Spannungsquelle (31C) zum Erzeugen einer Abschlußspannung (V_T), die von den Spezifikationen des im Test befindlichen ICs bestimmt ist.
IC-Testgerät, umfassend: einen Hauptrechner (MIN), der Testmustersignale (PGSIG) zum Anlegen an einen zu testenden IC erzeugt und einen Logikvergleich zwischen einem Antwortsignal von dem zu testenden IC (10) und einem erwarteten Mustersignal (NPG) zur Feststellung durchführt, ob der zu testende IC fehlerfrei oder fehlerbehaftet ist, und einen Testkopf (THD), der beabstandet von dem Hauptgerät angeordnet ist und an dem der zu testende IC montiert ist, dadurch gekennzeichnet, daß der Testkopf (THD) den optischen Treiber (20) gemäß Anspruch 1 oder 2 enthält, der Hauptrechner (MIN) über die optischen Wellenleiter (22A–22C) an die fotoleitenden Elemente (23A–23C) des optischen Treibers optische Testmustersignale ausgibt, die durch Umsetzung der Testmustersignals (PGSIG) gebildet werden, und ein elektrisches Testmustersignal (DRV) durch Speisung des optischen Treibers mit den optischen Testmustersignalen erzeugt und an den zu testenden IC (10) angelegbar ist.
Testgerät nach Anspruch 3, dadurch gekennzeichnet, daß der Hauptrechner (MIN) ferner eine Lichtquelle (61) und einen Fotodetektor (63) enthält, und der Testkopf (THD) ferner einen Spannungssensor (50) mit optischer Ausgabe mit einem interferometrischen optischen Modulator (52) aufweist, welcher umfaßt: – einen optischen Verzweigungsabschnitt (52-1), dem Eingangslicht von der Lichtquelle (61) geliefert wird und welcher dieses Eingangslicht in zwei Teile aufteilt, – einen optischen Koppelabschnitt (52-2), – zwei optische Wellenleiter (52-3A, 52-3B), die zwischen dem optischen Verzweigungsabschnitt und dem optischen Koppelabschnitt ausgebildet sind, und – zwei Elektrodenpaare (52-5, 52-4; 52-4, 52-6), die längs entgegengesetzter Seiten eines jeweiligen der beiden optischen Wellenleiter (52-3A, 52-3B) angeordnet sind, wobei einander benachbarte Elektroden (52-4, 52-4) der beiden Paare zur Bildung einer gemeinsamen Elektrode zu einem Stück verbunden sind, während die anderen Elektroden der beiden Paare zur Bildung parallel geschalteter Elektroden miteinander verbunden sind, und wobei das Antwortsignal (V_OUT) von dem zu testenden IC (10) zwischen den parallel geschalteten Elektroden (52-5, 52-6) und der gemeinsamen Elektrode (52-4, 52-4) angelegt ist, und wobei von dem Koppelabschnitt ausgegebenes Ausgangslicht zu Interferenzlicht entsprechend dem Antwortsignal (V_OUT) gemacht und zu dem Fotodetektor (63) gesendet und von ihm in ein elektrisches Ausgangssignal (V_OUT-1) umgesetzt wird, welches dem Logikvergleich mit dem erwarteten Mustersignal unterzogen wird.
Testgerät nach Anspruch 3, dadurch gekennzeichnet, daß der Hauptrechner (MIN) ferner eine Lichtquelle (61) und einen Fotodetektor (63) enthält, und der Testkopf (THD) ferner einen Spannungssensor (50) mit optischer Ausgabe mit einem interferometrischen optischen Modulator (52) aufweist, welcher umfaßt – einen optischen Verzweigungsabschnitt (52-1 ), dem Eingangslicht von der Lichtquelle (61) geliefert wird und welcher dieses Eingangslicht in zwei Teile aufteilt, – einen optischen Koppelabschnitt (52-2), – zwei optische Wellenleiter (52-3A, 52-3B), die zwischen dem optischen Verzweigungsabschnitt und dem optischen Koppelabschnitt ausgebildet sind, und – zwei Elektrodenpaaren (52-5, 52-4; 52-6) die längs entgegengesetzter Seiten eines jeweiligen der beiden optischen Wellenleiter (52-3A, 52-3B) angeordnet sind, wobei eine erste Elektrode des einen Paares mit einer ersten Elektrode des anderen Paares zusammengeschaltet und ist und beide einstückig als eine gemeinsame Elektrode ausgebildet sind, und die beiden Elektroden (52-4, 52-6) des einen Paars miteinander verbunden und mit einem gemeinsamen Potential beaufschlagt sind, wobei das Antwortsignal (V_OUT) von dem zu testenden IC zwischen der zweiten Elektrode (52-5) des anderen Paares und der gemeinsamen Elektrode (52-4) angelegt wird, und wobei von dem Koppelabschnitt ausgegebenes Ausgangslicht zu Interferenzlicht entsprechend dem Antwortsignal (V_OUT) gemacht und zu dem Fotodetektor (63) gesendet und von ihm in ein elektrisches Ausgangssignal (V_OUT) umgesetzt wird, welches dem Logikvergleich mit dem erwarteten Mustersignal unterzogen wird.
IC-Testgerät nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß in dem Testkopf (THD) eine Sondenkarte (72) mit einer Vielzahl von Sonden (73) zur Kontaktierung der Pins eines ICs (10) und eine Vielzahl der optischen Treiber (20) und Spannungssensoren (50) angeordnet sind, wobei jeder Sonde einer der optischen Treiber (20) und einer der Spannungssensoren (50) zugeordnet ist.
IC-Testgerät nach Anspruch 4, 5 oder 6, dadurch gekennzeichnet, daß der Spannungssensor (50) in der Nähe des optischen Modulators (52) einen weiteren optischen Wellenleiter (52-9) aufweist, durch den ein Teil des Lichts der Lichtquelle (61) geleitet wird, welcher zu dem Hauptrechner (MIN) zurückgeführt und dort in ein Referenzsignal umgewandelt wird, mit welchem das elektrische Ausgangssignal (V_OUT-1) zu einem korrigierten Ausgangssignal kombiniert wird, und daß das korrigierten Ausgangssignal dem Logikvergleich zugrunde gelegt wird.
IC-Testgerät nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß der Spannungssensor (50) in der Nähe eines optischen Modulators (52) einen weiteren optischen Wellenleiter (52-9) aufweist, durch den ein Teil des Lichts der Lichtquelle (61) geleitet wird, welcher zu dem Hauptrechner (MIN) zurückgeleitet und dort in ein Referenzsignal umgewandelt wird, und daß das Referenzsignal zu einer Treiberschaltung (62) für die Lichtquelle (61) zurückgekoppelt wird, um die Ausgangsintensität der Lichtquelle zu regeln.