DE19854911A1 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung

Info

Publication number
DE19854911A1
DE19854911A1 DE19854911A DE19854911A DE19854911A1 DE 19854911 A1 DE19854911 A1 DE 19854911A1 DE 19854911 A DE19854911 A DE 19854911A DE 19854911 A DE19854911 A DE 19854911A DE 19854911 A1 DE19854911 A1 DE 19854911A1
Authority
DE
Germany
Prior art keywords
layer
protective layer
gate insulating
gate electrode
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19854911A
Other languages
English (en)
Inventor
Hajime Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19854911A1 publication Critical patent/DE19854911A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine erste Gateoxidschicht (1a) wird auf einer Oberfläche eines Siliziumsubstrats (3) gebildet. Eine erste polykristalline Siliziumschicht (4a) wird auf der ersten Gateoxidschicht (1a) gebildet und derart bemustert, daß ihre Seitenoberfläche verjüngt ist. Die Siliziumoxidschicht (1a), welche durch die erste polykristalline Siliziumschicht (4a) freigelegt ist, wird entfernt, und eine zweite Siliziumoxidschicht (1b) mit einer Schichtdicke, welche von derjenigen der ersten Siliziumoxidschicht (1a) verschieden ist, wird durch thermische Oxidation gebildet. Auf diese Weise wird ein Doppelgateoxid hergestellt. Demgemäß ist ein Verfahren zum Herstellen einer Halbleitervorrichtung angegeben, welches die Zuverlässigkeit des Transistors verbessern kann und die Produktionsausbeuten verbessern kann durch Unterdrücken der Erzeugung von Fremdmaterial.

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung und insbesondere auf ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Mehrzahl von Gateisolierschichten verschiedener Schichtdicke (bzw. Filmdicke) in einer Vorrichtung.
Unter den letzten Halbleitervorrichtungen wurde die Anzahl der­ jenigen mit Gateoxidschichten zweier oder mehrerer Schicht­ dicken (Doppelgateoxid) in einer Vorrichtung erhöht. Ein Ver­ fahren zum Herstellen einer der Anmelderin bekannten Halb­ leitervorrichtung mit dem Doppelgateoxid wird im folgenden be­ schrieben.
Fig. 14 bis 17 sind schematische Querschnitte, welche der Reihenfolge nach die Schritte des Herstellens der der Anmelde­ rin bekannten Halbleitervorrichtung mit einem Doppelgateoxid zeigen. Es wird auf Fig. 14 Bezug genommen; eine Feldoxid­ schicht 2 wird auf einer Oberfläche eines Siliziumsubstrates 3 gebildet und danach wird eine erste Gateoxidschicht 1a auf dem Siliziumsubstrat 3 durch thermische Oxidation gebildet.
Es wird auf Fig. 15 Bezug genommen; ein Photoresist (Photolack) 105a wird aufgebracht, um in direkten Kontakt mit der ersten Gateoxidschicht 1a und der Feldoxidschicht 2 zu sein, und durch geläufige Photolithographie bemustert. Die Gateoxidschicht 1a, welche durch das Resistmuster 105a freigelegt ist, wird ent­ fernt beispielsweise durch Naßätzen. Danach wird das Muster 105 entfernt.
Es wird auf Fig. 16 Bezug genommen; in Abschnitten, in denen die Siliziumoxidschicht entfernt wurde durch das Naßätzen, wird die Oberfläche des Siliziumsubstrates 3 freigelegt. Danach wird wieder eine thermische Oxidation ausgeführt.
Es wird auf Fig. 17 Bezug genommen; durch die thermische Oxi­ dation wird die zweite Gateoxidschicht 1a an der freigelegten Oberfläche des Siliziumsubstrates 3 gebildet und die Dicke der ersten Gateoxidschicht 1a wird vergrößert. In dieser Weise wird die Dicke Ta der ersten Gateoxidschicht 1a dicker gemacht als die Dicke Tb der zweiten Gateoxidschicht 1b und daher wird das Doppelgateoxid vervollständigt.
In dem in Fig. 14 bis 17 gezeigten Prozeß wird jedoch der Photoresist 105a so gebildet, daß er in direktem Kontakt mit der ersten Gateoxidschicht 1a wie in Fig. 15 gezeigt ist. Im allgemeinen enthält der Photoresist als eine Verunreinigung (bzw. als ein Dotierstoff) Na (Natrium) oder dergleichen. Des­ halb dringt, falls der Photoresist 105a derart gebildet ist, daß er in direktem Kontakt mit der Gateoxidschicht 1a steht, Na in dem Photoresist 105a in die Gateoxidschicht 1a ein. Auf diese Weise eingeführtes Na sieht unerwünschter Weise eine Leitfähigkeit in der Gateoxidschicht 1a vor oder verursacht, daß die Schwellenspannung des MOS(Metal Oxide Semiconductor, Metalloxidhalbleiter)-Transistors von dem erwünschten Wert abweicht, wodurch die Zuverlässigkeit des Transistors auf wesentliche Weise verschlechtert wird.
Zum Setzen des Wafers in einen Gateoxidationsofen zum Bilden einer zweiten Gateoxidschicht 1b wird ein Vorbearbeiten wie beispielsweise ein Bearbeiten mit verdünnter Fluorwasser­ stoffsäure ausgeführt. In dem Schritt des Vorbearbeitens wird jedoch ein Teil der ersten Gateoxidschicht 1a geätzt, und die Dicke der ersten Gateoxidschicht 1a schwankt (bzw. verändert sich). Demzufolge weicht die Schwellenspannung des MOS-Tran­ sistors von dem erwünschten Wert ab, wodurch auf wesentliche Weise die Zuverlässigkeit des Transistors verschlechtert wird.
Das folgende Verfahren wurde als eine Gegenmaßnahme vorgeschla­ gen.
Fig. 18 bis 23 sind schematische Querschnitte, welche in der Reihenfolge die Schritte einer Herstellung einer der Anmelderin bekannten Halbleitervorrichtung mit dem Doppelgateoxid, welches das oben beschriebene Problem lösen kann, zeigt. Es wird auf Fig. 18 Bezug genommen; die Feldoxidschicht 2 wird auf dem Siliziumsubstrat 3 gebildet, und danach wird eine erste Gateoxidschicht 1a durch thermische Oxidation gebildet. Danach wird eine erste polykristalline Siliziumschicht 204a, welche mit einem Dotierstoff dotiert ist, auf der gesamten Oberfläche gebildet, als eine Schutzschicht für die erste Gateoxidschicht 1a.
Es wird auf Fig. 19 Bezug genommen; auf der ersten poly­ kristallinen Siliziumschicht 204a wird ein Photoresist 205a aufgebracht und durch geläufige Photolithographie bemustert. Die erste polykristalline Siliziumschicht 204a, welche von dem Resistmuster 205a freigelegt ist, wird durch anisotropes Ätzen entfernt. Danach wird das Resistmuster 205a entfernt.
Es wird auf Fig. 20 Bezug genommen; in Abschnitten, in denen die erste polykristalline Siliziumschicht 204a entfernt wurde, wird die erste Siliziumoxidschicht 1a freigelegt. In diesem Zu­ stand wird die freigelegte erste Siliziumoxidschicht 1a durch Naßätzen entfernt und in diesem Abschnitt wird die Oberfläche des Siliziumsubstrats 3 freigelegt. Danach wird wieder eine thermische Oxidation ausgeführt.
Es wird auf Fig. 21 Bezug genommen; durch thermische Oxidation wird eine zweite Siliziumoxidschicht 1b mit einer Schichtdicke, die verschieden von derjenigen der ersten Siliziumoxidschicht 1a ist, auf dem Siliziumsubstrat 3 gebildet. Ferner wird durch die thermische Oxidation die Oberfläche der ersten poly­ kristallinen Siliziumschicht 204a ebenfalls oxidiert, und eine Oxidbedeckung 6 aus Siliziumoxid wird gebildet. Auf diese Weise wird das Doppelgateoxid mit der ersten und der zweiten Sili­ ziumoxidschicht 1a und 1b gegenseitig verschiedener Schicht­ dicken gebildet.
Es wird auf Fig. 22 Bezug genommen; danach wird eine zweite polykristalline Siliziumschicht 204b, welche mit einem Dotier­ stoff dotiert ist, auf der gesamten Oberfläche gebildet. Ein Photoresist 205b wird auf der zweiten polykristallinen Sili­ ziumschicht 204b aufgebracht und durch geläufige Photolithogra­ phie bemustert. Unter Verwenden des Resistmusters 205b als eine Maske wird die zweite polykristalline Siliziumschicht 204b anisotrop geätzt. Danach wird das Resistmuster 205b entfernt.
Es wird auf Fig. 23 Bezug genommen; durch das anisotrope Ätzen wird die zweite polykristalline Siliziumschicht 204 derart be­ mustert, daß sie von der ersten polykristallinen Silizium­ schicht 204a durch einen Abstand getrennt ist. Danach wird die Oxidbedeckung 6 entfernt, die erste und die zweite poly­ kristalline Siliziumschicht 204a und 204b wird jeweils bemu­ stert und eine Gateelektrodenschicht wird gebildet. Durch Ein­ führen eines Dotierstoffes unter Verwenden der Gateelektroden­ schicht, der Feldoxidschicht 2 usw. als eine Maske wird ein Paar von Source/Drainbereichen (nicht gezeigt) auf der Ober­ fläche des Siliziumsubstrates 3 gebildet, auf beiden Seiten eines unteren Bereiches der Gateelektrodenschicht. Auf diese Weise wird ein MOS-Transistor vervollständigt.
In dem in Fig. 18 bis 22 gezeigten Prozeß wird ein Photoresist 205a auf der ersten polykristallinen Siliziumschicht 204a wie in Fig. 19 gezeigt gebildet, und nicht direkt auf der ersten Gateoxidschicht 1a. Deshalb wird das Eintreten von Na aus dem Photoresist 205a in die erste Gateoxidschicht 1a verhindert. Deshalb wird verhindert, daß die erste Gateoxidschicht 1a leitend gemacht wird und die Veränderung der Schwellenspannung des MOS-Transistors wird verhindert.
Für den Zeitpunkt des Bearbeitens mit verdünnter Fluorwasser­ stoffsäure, welches zum Setzen der Wafer in den Gateoxida­ tionsofen zum Bilden der zweiten Gateoxidschicht 1b ausgeführt wird, gibt es die polykristalline Siliziumschicht 204a auf der ersten Gateoxidschicht 1a. Deshalb wird die erste Gateoxid­ schicht 1a nicht in dem Prozeß mit der verdünnten Fluorwasser­ stoffsäure geätzt.
In dem in Fig. 18 bis 23 gezeigten Prozeß wird jedoch die zweite polykristalline Siliziumschicht 204b anisotrop wie in Fig. 22 und 23 gezeigt geätzt. Das anisotrope Ätzen läßt Rück­ stände 204b1 der zweiten polykristallinen Siliziumschicht 204b auf einer Seitenwand der ersten polykristallinen Silizium­ schicht 204a in der Form eines Seitenabstandhalters zurück. Der Rückstand 204b1 in der Form eines Seitenwandabstandhalters ist so dünn, daß er auf einfache Weise getrennt oder abgelöst wird in dem Naßätzprozeß zum Entfernen der Oxidbedeckung 6, was bei­ spielsweise möglicherweise einen Kurzschluß zwischen anderen leitenden Schichten verursacht und daher eine geringere Aus­ beute verursacht.
Eine Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Herstellen einer Halbleitervorrichtung anzugeben, welches die Zuverlässigkeit von Transistoren verbessert und die Aus­ beute verbessert durch Verhindern des Erzeugens von Fremdmate­ rial.
Diese Aufgabe wird gelöst durch ein Verfahren nach Anspruch 1 oder Anspruch 8.
Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.
Das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß eines ersten Aspektes der vorliegenden Erfindung betrifft die Herstellung eines Halbleiters mit Gateisolierschichten ver­ schiedener Schichtdicken und weist folgende Schritte auf.
Erstens wird eine erste Gateisolierschicht auf einer Hauptober­ fläche eines Halbleitersubstrates gebildet. Eine Schutzschicht wird auf der ersten Gateisolierschicht gebildet. Die Schutz­ schicht wird derart bemustert, daß ein Teil der Oberfläche der ersten Gateisolierschicht freigelegt wird, und eine Seitenober­ fläche der bemusterten Schutzschicht wird eine geneigte Ober­ fläche, welche sich seitwärts zu einem unteren Abschnitt er­ streckt. Die erste Gateisolierschicht, welche von der Schutz­ schicht freigelegt ist, wird die zweite Gateisolierschicht mit einer Schichtdicke, welche von derjenigen der ersten Gateiso­ lierschicht verschieden ist.
In dem Verfahren zum Herstellen einer Halbleitervorrichtung ge­ mäß dieses Aspektes wird die Seitenoberfläche der Schutzschicht eine geneigte Oberfläche, welche sich seitwärts zu einem unte­ ren Abschnitt erstreckt. Deshalb wird in Vergleich zu dem Bei­ spiel aus der Beschreibungseinleitung, in welchem die Sei­ tenoberfläche der Schutzschicht senkrecht ist, der Rückstand weniger wahrscheinlich auf der Seite der Oberfläche belassen. Dies unterdrückt die Erzeugung von Fremdmaterialien und die Produktionsausbeute kann verbessert werden.
Ferner wird die Schutzschicht auf der ersten Gateisolierschicht gebildet, und deshalb wird der Photoresist nicht direkt auf der ersten Gateisolierschicht gebildet. Deshalb wird das Eintreten von Dotierstoffen bzw. Verunreinigungen von dem Photoresist in die erste Gateisolierschicht verhindert, und daher wird die Zu­ verlässigkeit des Transistors dadurch nicht verschlechtert.
In dem oben beschriebenen Aspekt wird die Seitenoberfläche der Schutzschicht um mindestens 70° und höchstens 80° in Bezug auf die Hauptoberfläche des Halbleitersubstrats geneigt.
Da die Seitenoberfläche der Schutzschicht in deinem derartigen Winkel geneigt ist, kann ein Rückstand, welcher auf der Sei­ tenoberfläche der Schutzschicht belassen wird, auf effektive Weise verhindert werden.
In dem oben beschriebenen Aspekt wird vorzugsweise die zweite Gateisolierschicht gebildet und danach wird eine zweite Schutz­ schicht auf der zweiten Gateisolierschicht und auf der Schutz­ schicht gebildet. Die zweite Schutzschicht wird derart bemu­ stert, um mindestens die zweite Schutzschicht auf der Schutz­ schicht zu entfernen, und eine Seitenoberfläche der bemusterten zweiten Schutzschicht liegt der Seitenoberfläche der Schutz­ schicht mit einem Abstand dazwischen gegenüber. Die zweite Schutzschicht wird auf der zweiten Gateisolierschicht gebildet und deshalb wird der Photoresist nicht direkt auf der zweiten Gateisolierschicht gebildet. Deshalb wird das Eintreten von Verunreinigung bzw. Dotierstoffen von dem Photoresist in die zweite Gateisolierschicht verhindert, und daher kann die Ver­ schlechterung der Zuverlässigkeit des Transistors aufgrund der Verunreinigung bzw. der Dotierstoffe verhindert werden.
In dem oben beschriebenen Aspekt wird die Seitenoberfläche der zweiten Schutzschicht eine geneigte Oberfläche, welche sich seitwärts nach oben erstreckt.
Da die Seitenoberfläche der zweiten Schutzschicht derart geätzt wird, daß sie eine derartige geneigte Oberfläche ist, kann der Rückstand, falls vorhanden, auf der Seitenoberfläche der Schutzschicht auf effektive Weise durch dieses Ätzen entfernt werden.
In dem oben beschriebenen Aspekt wird die Seitenoberfläche der zweiten Schutzschicht vorzugsweise um mindestens 100° und höch­ stens 110° in Bezug auf die Hauptoberfläche des Halbleiter­ substrates geneigt.
Da die zweite Schutzschicht derart geätzt wird, daß die Sei­ tenoberfläche der zweiten Schutzschicht um einen derartigen Winkel geneigt ist, kann der Rückstand auf der Seitenoberfläche der Schutzschicht auf effektive Weise entfernt werden.
In dem oben beschriebenen Aspekt wird die Schutzschicht vor­ zugsweise aus einer Schicht gebildet, welche polykristallines Silizium enthält, während die zweite Schutzschicht aus einer Schicht gebildet wird, welche amorphes Silizium enthält.
Dies vereinfacht das derartige Bemustern, daß die Seitenober­ fläche der Schutzschicht geneigt ist und sich seitwärts nach unten erstreckt, und das derartige Bemustern, daß die Sei­ tenoberfläche der zweiten Schutzschicht geneigt ist und sich seitwärts nach oben erstreckt.
In dem oben beschriebenen Aspekt sind die Schutzschicht und die zweite Schutzschicht vorzugsweise leitende Schichten für die Gateelektrode.
Demgemäß kann die Gateelektrodenschicht durch die Schutzschicht und die zweite Schicht gebildet werden.
Das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß eines anderen Aspektes betrifft die Herstellung einer Halb­ leitervorrichtung mit Gateisolierschichten verschiedener Schichtdicke, und das Verfahren weist folgende Schritte auf.
Eine erste Gateisolierschicht wird auf einer Hauptoberfläche eines ersten Bereiches eines Halbleitersubstrats gebildet, wo­ bei das Substrat einen ersten und einen zweiten Bereich benach­ bart zueinander mit einer Elementtrennisolierschicht dazwischen angeordnet aufweist. Eine erste Gateelektrodenleitungsschicht wird gebildet, daß sie die erste Gateisolierschicht bedeckt und einen Endabschnitt aufweist, welcher sich auf der Element­ trennisolierschicht befindet. Eine zweite Gateisolierschicht mit einer Schichtdicke, welche von derjenigen der ersten Gate­ isolierschicht verschieden ist, wird auf der Hauptoberfläche des zweiten Bereiches des Halbleitersubstrats gebildet. Eine zweite Gateelektrodenleitungsschicht wird gebildet, daß sie die zweite Gateisolierschicht bedeckt und einen Endabschnitt auf­ weist, welcher auf dem Endabschnitt der ersten Gateelektroden­ leitungsschicht liegt. Eine Silizidschicht wird in Kontakt mit den oberen Oberflächen der ersten und zweiten Gateelektroden­ leitungsschicht gebildet.
In dem Verfahren zum Herstellen einer Halbleitervorrichtung ge­ mäß dieses Aspektes werden Endabschnitte der ersten und zweiten Gateelektrodenleitungsschicht auf der Elementtrennisolier­ schicht überlappt. Deshalb ist die Silizidschicht, welche auf der ersten und zweiten Gateelektrodenleitungsschicht gebildet wird, nicht in direktem Kontakt mit der Elementrennisolier­ schicht. Deshalb kann an dem Abschnitt, in dem die Silizid­ schicht nicht direkt in Kontakt mit der Elementrennisolier­ schicht ist, ein Trennen oder Ablösen, welches möglicherweise Fremdmaterial zur Folge hat, verhindert werden. Deshalb wird die produktionsausbeute verbessert.
In diesem Aspekt weist die Elementtrennisolierschicht vorzugs­ weise eine Siliziumoxidschicht auf, und die erste und die zweite Gateelektrodenleitungsschicht werden vorzugsweise aus Schichten gebildet, welche polykristallines Silizium aufweisen.
Demgemäß kann das Trennen der Silizidschicht, welches Fremd­ material zur Folge hat, verhindert werden. In dem oben be­ schriebenen Aspekt werden die erste und die zweite Gateelektro­ denleitungsschicht und die Silizidschicht vorzugsweise derart bemustert, daß sie eine erste Gateelektrodenschicht mit einer
Demgemäß wird eine Gateelektrodenschicht mit einer Polyzid­ struktur gebildet.
Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der fol­ genden Beschreibung von Ausführungsformen der vorliegenden Er­ findung anhand der beiliegenden Figuren. Von diesen zeigen:
Fig. 1 bis 9 schematische Querschnitte, welche in ihrer Reihen­ folge Schritte des Verfahrens zum Herstellen einer Halb­ leitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigen;
Fig. 10 einen Querschnitt, der ein Problem darstellt, welches in einem Prozeß auftritt, in dem die Gateelektrodenschicht angepaßt wird, um eine Polyzidschichtstruktur zu haben;
Fig. 11 bis 13 Querschnitte, welche in ihrer Reihenfolge die Schritte des Verfahrens zum Herstellen einer Halbleiter­ vorrichtung gemäß einer zweiten Ausführungsform der vor­ liegenden Erfindung zeigen;
Fig. 14 bis 23 schematische Querschnitte, welche in ihrer Reihenfolge die Schritte des der Anmelderin bekannten Verfahrens zum Herstellen einer Halbleitervorrichtung zeigen.
Erste Ausführungsform
Es wird auf Fig. 1 Bezug genommen; eine Feldoxidschicht (Elementtrennisolierschicht) 2 wird gebildet beispielsweise durch ein LOCOS-Verfahren auf einer Oberfläche eines Silizium­ substrates 3. Danach wird eine erste Gateoxidschicht 1a auf der Oberfläche des Siliziumsubstrates 3 durch thermische Oxidation gebildet.
Es wird auf Fig. 2 Bezug genommen; eine erste polykristalline Siliziumschicht 4a, welche mit einem Dotierstoff dotiert ist, wird als eine erste Schutzschicht auf der gesamten Oberfläche gebildet. Die erste polykristalline Siliziumschicht 4a kann eine amorphe Siliziumschicht sein, welche mit einem Dotierstoff dotiert ist.
Es wird auf Fig. 3 Bezug genommen; ein Photoresist (bzw. Photo­ lack) 5a wird auf der Oberfläche der ersten polykristallinen Siliziumschicht 4a aufgebracht und durch eine geläufige Photo­ lithographie bemustert. Unter Verwenden des Resistmusters 5a als eine Maske wird die erste polykristalline Siliziumschicht 4a geätzt. Danach wird das Resistmuster 5a entfernt.
Es wird auf Fig. 4 Bezug genommen; durch das Ätzen wird die erste polykristalline Siliziumschicht 4a bemustert. Eine Seitenoberfläche der bemusterten ersten polykristallinen Sili­ ziumschicht 4a ist geneigt und erstreckt sich seitwärts zu dem Siliziumsubstrat (untere Seite in der Figur), d. h. die Seitenoberfläche hat eine sogenannte verjüngte Form. Der Winkel θ1 der Neigung der geneigten Oberfläche wird so gesteuert, daß er 70° bis 80° in Bezug auf die Oberfläche des Silizium­ substrats 3 beträgt.
Um die verjüngte Form zu erhalten, ist es notwendig, Prozeßbe­ dingungen derart zu setzen, daß eine hohe Selektivität der un­ terhalb liegenden Siliziumoxidschicht 1a und 2 gesichert wird und die Erzeugung von Siliziumrückständen verhindert wird. Die oben genannte verjüngte Form und die hohe Selektivität können durch einen Ätzprozeß unter Verwenden von Cl2/O2, welches in einem Elektronenzyklotron-Ätzapparat benutzt wird, erhalten werden, wenn die O2-Konzentration so hoch wie ungefähr 15 bis ungefähr 25% und die RF-Leistung (Radio-Frequency-Leistung, Radio- bzw. Hochfrequenzleistung) so niedrig wie ungefähr 30 W gesetzt ist.
Danach wird die erste Siliziumoxidschicht 1a, welche von der ersten polykristallinen Siliziumschicht 4a freigelegt ist, durch Naßätzen entfernt, und die Oberfläche des Silizium­ substrates 3 wird in diesem Abschnitt freigelegt.
Es wird auf Fig. 5 Bezug genommen; durch thermische Oxidation wird eine zweite Gateoxidschicht 1b auf der freigelegten Ober­ fläche des Siliziumsubstrates 3 gebildet und zusätzlich wird die Oberfläche der polykristallinen Siliziumschicht 4a derart oxi­ diert, daß sie eine Oxidbedeckung 6 aus Siliziumoxid ist. Die Bedingung der thermischen Oxidation wird derart gesetzt, daß die Schichtdicke der zweiten Gateoxidschicht 1b von der Schichtdicke der ersten Gateoxidschicht 1a verschieden ist. Auf diese Weise wird ein Doppelgateoxid gebildet.
Es wird auf Fig. 6 Bezug genommen; eine zweite polykristalline Siliziumschicht 4b, welche mit einem Dotierstoff dotiert ist, wird als eine zweite Schutzschicht auf der gesamten Oberfläche gebildet. Ein Photoresist 5b wird auf der zweiten poly­ kristallinen Siliziumschicht 4b aufgebracht und durch eine ge­ läufige Photolithographie bemustert. Hier muß ein Endabschnitt 5b1 des Resistmusters 5b etwas entfernt von der verjüngten Seitenoberfläche der polykristallinen Schicht 4a angeordnet sein, so daß sie nicht die Seitenoberfläche überlappt. Wünschenswerter Weise muß der Abstand L1 ungefähr 0,5 µm bis un­ gefähr 1,0 µm betragen, so daß eine Stufe (Höhendifferenz), wel­ che den nachfolgenden Prozeßschritt beeinflußt, ausgeglichen bzw. abgeschwächt wird, obwohl er von der Größe der Feldoxid­ schicht 2 abhängt.
Unter Verwenden des Resistmusters 5b als eine Maske wird die zweite polykristalline Siliziumschicht 4b geätzt und danach wird das Resistmuster 5b entfernt.
Es wird auf Fig. 7 Bezug genommen; durch das Ätzen wird die zweite polykristalline Siliziumschicht 4b bemustert. Die Sei­ tenoberfläche der zweiten bemusterten polykristallinen Sili­ ziumschicht 4b ist geneigt und erstreckt sich seitwärts zu dem oberen Abschnitt des Siliziumsubstrates 3, d. h. die Seitenober­ fläche hat eine sogenannte invers verjüngte Form. Der Winkel θ2 der Neigung der Oberfläche wird gesteuert, so daß er 100° bis 110° in Bezug auf die Oberfläche des Siliziumsubstrates 3 be­ trägt.
Um die invers verjüngte Form zu erhalten, muß die Prozeßbedin­ gung so gesetzt werden, daß sie eine ausreichende Selektivität in Bezug auf die Oxidbedeckung 6 sichert. Beispielsweise können sowohl die oben genannte invers verjüngte Form als auch die ausreichende Selektivität durch den Ätzprozeß unter Verwenden von Cl2/O2 erhalten werden, welches in dem Elektronenzyklotron- Ätzapparat benutzt wird, wenn die O2-Konzentration so niedrig wie 5% oder niedriger und die RF-Leistung so niedrig wie ungefähr 20 bis ungefähr 25 W gesetzt wird.
Das Ätzen der Seitenoberfläche der zweiten polykristallinen Siliziumschicht 4b derart, daß sie die invers verjüngte Form aufweist, sieht den Effekt des Entfernens eines Rückstandes 204b in der Form eines Seitenwandabstandshalters, welcher in Fig. 23 gezeigt ist, vor.
Danach wird die Oxidbedeckung 6, welche die Oberfläche der ersten polykristallinen Siliziumschicht 4a bedeckt, entfernt.
Es wird auf Fig. 8 Bezug genommen; ein Photoresist wird auf der ersten und der zweiten polykristallinen Siliziumschicht 4a und 4b aufgebracht und durch eine geläufige Photolithographie be­ mustert. Unter Verwenden des Resistmusters 5c als eine Maske werden die erste und die zweite polykristalline Siliziumschicht 4a und 4b beide anisotrop geätzt und auf diese Weise wird eine Gateelektrodenschicht gebildet. Danach werden durch Einführen von Dotierstoffen und unter Verwenden der Gateelektroden­ schicht, der Feldoxidschicht 3 usw. als eine Maske, ein Paar von Source/Drainbereichen 8 auf der Oberfläche des Silizium­ substrats 3 auf beiden Seiten eines unteren Bereiches der Gateelektrodenschicht gebildet, und auf diese Weise wird ein MOS-Transistor vervollständigt.
Gemäß des Herstellungsverfahrens der vorliegenden Erfindung wird die Seitenoberfläche der ersten polykristallinen Silizium­ schicht 4a wie in Fig. 4 gezeigt verjüngt. Deshalb wird, sogar wenn die zweite polykristalline Siliziumschicht 4b in den Pro­ zeßschritten der Fig. 6 und 7 bemustert wird, der Rückstand der zweiten polykristallinen Siliziumschicht 4b nicht auf der Seitenoberfläche der ersten polykristallinen Siliziumschicht 4a belassen. Deshalb kann ein Problem eines Kurzschlusses, welcher durch den Rückstand der polykristallinen Siliziumschicht 4b verursacht ist, zwischen anderen leitenden Schichten verhindert werden, und die Produktionsausbeute wird verbessert.
Die Ätzbedingung zum inversen Verjüngen der Seitenoberfläche der zweiten polykristallinen Siliziumschicht 4b hat den Effekt des Entfernens des Rückstandes auf der Seitenwand der ersten polykristallinen Siliziumschicht 4a, wie in Fig. 7 gezeigt ist. Deshalb verhindert sie ferner, daß ein Rückstand auf der Seitenwand der ersten polykristallinen Siliziumschicht 4a belas­ sen wird, und daher kann die Produktionsausbeute weiter verbes­ sert werden.
In der vorliegenden Ausführungsform werden die Photoresiste 5a und 5b niemals direkt in Kontakt mit der ersten und der zweiten Gateoxidschicht 1a und 1b in den in Fig. 3 und 6 gezeigten Pro­ zeßschritten gebildet. Deshalb kann das Eintreten von Verunrei­ nigungen bzw. Dotierstoffen wie beispielsweise Na von den Pho­ toresisten 5a und 5b in die erste und die zweite Gateoxid­ schicht 1a und 1b verhindert werden, und die Zuverlässigkeit des Transistors wird verbessert.
Ferner wird die Seitenoberfläche der ersten polykristallinen Siliziumschicht 4a um den Winkel θ1 zwischen 70° bis 80° in Be­ zug auf die Oberfläche des Siliziumsubstrats 3 wie in Fig. 4 gezeigt geneigt. Der Grund, warum dieser Winkel ausgewählt wird, ist folgender. Wenn der Winkel der Neigung kleiner ist als 70°, ist es schwierig, die verjüngte Form einfach durch den Schritt des Ätzens zu bilden. Wenn der Winkel 80° überschrei­ tet, ist der Effekt des Verhinderns von auf der Seitenrand der ersten polykristallinen Siliziumschicht 4a belassenem Rückstand nicht ausreichend.
Die Seitenoberfläche der zweiten polykristallinen Silizium­ schicht 4b wird um den Winkel θ2 zwischen 100° bis 110° in Be­ zug auf die Oberfläche des Siliziumsubstrates 3 wie in Fig. 7 ge­ zeigt geneigt. Der Grund, warum dieser Winkel ausgewählt wird, ist folgender. Wenn der Winkel der Neigung θ2 kleiner ist als 100°, ist der Effekt des Entfernens des auf der Seitenwand der polykristallinen Siliziumschicht 4a belassenen Rückstandes nicht ausreichend, und falls der Winkel 110° überschreitet, ist es schwierig, die invers verjüngte Form einfach durch den Schritt des Ätzens zu bilden.
Zweite Ausführungsform
In der zweiten Ausführungsform ist vorzugsweise in dem Prozeß der ersten Ausführungsform die erste Schutzschicht 4a eine polykristalline Siliziumschicht, welche mit einem Dotierstoff dotiert ist, und die zweite Schutzschicht 4b ist eine amorphe Siliziumschicht, welche mit einem Dotierstoff dotiert ist. Der Grund für dies besteht darin, daß die polykristalline Silizium­ schicht auf einfache Weise durch Ätzen verjüngt wird und daß die amorphe Siliziumschicht auf einfache Weise invers verjüngt wird durch Ätzen.
Mit Ausnahme dieses Punktes ist die zweite Ausführungsform ähn­ lich der ersten Ausführungsform und deshalb wird die zugehörige Beschreibung nicht wiederholt.
Dritte Ausführungsform
In der oben beschriebenen ersten Ausführungsform ist der Prozeß beschrieben, in dem eine einzelne Schicht einer polykristalli­ nen Siliziumschicht für die Gateelektrode benutzt wird. Die Gateelektrodenschicht kann eine gestapelte Schicht (Polyzidstruktur) sein, welche eine polykristalline Silizium­ schicht und eine Silizidschicht, welche typischer Weise durch WSix vertreten ist, aufweist.
Wenn die Gateelektrodenschicht die Polyzidstruktur aufweist, wird die Oxidbedeckung 6 von dem Zustand der Fig. 7 entfernt, und danach wird eine Silizidschicht 7 auf der gesamten Ober­ fläche zum Erhalten des in Fig. 10 gezeigten Zustandes gebil­ det. Hier neigt jedoch die Silizidschicht 7 dazu, sich von der Feldoxidschicht 2 zu trennen oder zu lösen, wie in Fig. 10 ge­ zeigt ist, und ein getrennter Abschnitt 7a wird zu einem Fremd­ material. Deshalb wird die Produktionsausbeute der Vorrichtun­ gen beeinflußt.
Angesichts des oben genannten wird ein Verfahren zum Herstellen einer Halbleitervorrichtung, welches das Erzeugen von Fremd­ material unterdrückt und die Produktionsausbeute verbessert, sogar wenn die Gateelektrode angepaßt wird, um die Polyzid­ struktur zu haben, als eine dritte Ausführungsform beschrieben.
Das Verfahren zum Herstellen gemäß der vorliegenden Ausfüh­ rungsform schreitet durch dieselben Schritte wie die in Fig. 1 bis 5 gezeigte Ausführungsform voran. Es wird auf Fig. 11 Bezug genommen; danach wird die zweite polykristalline Silizium­ schicht 4c, welche mit einem Dotierstoff dotiert ist, auf der gesamten Oberfläche gebildet, und die zweite polykristalline Siliziumschicht 4c wird durch eine geläufige Photolithographie und ein Ätzen bemustert. Zu dem Zeitpunkt des Bemusterns wird ein Endabschnitt der zweiten polykristallinen Siliziumschicht 4c derart bemustert, daß sie auf einen Endabschnitt der ersten polykristallinen Siliziumschicht 4a liegt.
Die Länge L2 des Überlapps zwischen der ersten und der zweiten polykristallinen Siliziumschicht 4a und 4c beträgt wünschens­ werter Weise ungefähr 0,5 µm bis ungefähr 1,0 µm. Durch Setzen der Länge L2 des überlappenden Abschnittes in dieser Weise wird es möglich, das Freilegen der Feldoxidschicht 2 von der ersten und zweiten polykristallinen Siliziumschicht 4a und 4c zu ver­ hindern.
Es wird auf Fig. 12 Bezug genommen; eine Silizidschicht 7 aus WSix, TiSix oder dergleichen wird derart gebildet, daß die in Kontakt mit der ersten und der zweiten polykristallinen Sili­ ziumschicht 4a und 4c ist und diese bedeckt. Der Photoresist 5c wird auf der Silizidschicht 7 aufgebracht und durch geläufige Photolithographie bemustert. Unter Verwenden des Resistmusters 5c als eine Maske werden die Silizidschicht 7 und die erste und die zweite polykristalline Siliziumschicht 4a und 4c anisotrop geätzt, und danach wird das Resistmuster 5c entfernt.
Es wird auf Fig. 13 Bezug genommen; durch das Ätzen werden eine Gateelektrodenschicht mit einer Polyzidstruktur, welche die erste polykristalline Siliziumschicht 4a und die Silizidschicht 7 aufweist, wie auch eine Gateelektrodenschicht mit einer Poly­ zidstruktur, welche die zweite polykristalline Siliziumschicht 4c und die Silizidschicht 7 aufweist, gebildet. Unter Verwenden der Gateelektrodenschichten, der Feldoxidschicht 2 usw. als eine Maske wird ein Dotierstoff eingeführt und auf diese Weise wird ein Paar von Source/Drainbereichen 8 auf der Oberfläche des Siliziumsubstrats 3 auf beiden Seiten eines hinteren Be­ reiches der Gateelektrodenschicht gebildet, und ein MOS-Tran­ sistor wird vervollständigt.
In der vorliegenden Ausführungsform wird ein Endabschnitt der zweiten polykristallinen Siliziumschicht 4c oberhalb eines En­ dabschnittes der ersten polykristallinen Siliziumschicht 4a wie in Fig. 11 gezeigt angeordnet. Deshalb wird die Oberfläche der Feldoxidschicht 2 vollständig durch die erste und die zweite polykristalline Siliziumschicht 4a und 4c bedeckt. Deshalb wird, wenn die Silizidschicht 7 nachfolgend auf der gesamten Ober­ fläche wie in Fig. 12 gezeigt gebildet wird, ein direkter Kon­ takt zwischen der Silizidschicht 7 und der Feldoxidschicht 2 verhindert. Deshalb kann die Erzeugung von Fremdmaterial an dem Abschnitt des direkten Kontaktes zwischen der Silizidschicht 7 und der Feldoxidschicht 2 verhindert werden, und daher kann die Produktionsausbeute (bzw. Herstellungsausbeute) verbessert wer­ den.
Ferner wird in dieser Ausführungsform außerdem der Photoresist nicht direkt auf der Gateoxidschicht 1a und 1b gebildet, und deshalb kann die Zuverlässigkeit des Transistors verbessert werden.
Obwohl die erste Gateoxidschicht 1a dicker ist als die zweite Gateoxidschicht 1b in der oben beschriebenen ersten bis dritten Ausführungsform, kann die zweite Gateoxidschicht 1b dicker als die erste Gateoxidschicht 1a sein. Vorzugsweise kann jedoch die erste Gateoxidschicht 1a dicker als die zweite Gateoxidschicht 1b sein, unter Berücksichtigung der Selektivität der unterhalb liegenden Schicht, wenn die erste polykristalline Silizium­ schicht 4a geätzt wird, wie in Fig. 3 und 4 gezeigt ist.
Obwohl eine Siliziumoxidschicht als die Gateisolierschicht in der oben beschriebenen ersten bis dritten Ausführungsform be­ nutzt wird, ist das Material der Gateisolierschichten nicht darauf beschränkt, und ein beliebiges Material kann benutzt werden, solange es isolierend ist.

Claims (10)

1. Verfahren zum Herstellen einer Halbleitervorrichtung mit Gateisolierschichten verschiedener Schichtdicke mit den Schrit­ ten:
Bilden einer ersten Gateisolierschicht (1a) auf einer Haupt­ oberfläche eines Halbleitersubstrats (3),
Bilden einer Schutzschicht (4a) auf der ersten Gateisolier­ schicht (1a),
Bemustern der Schutzschicht (4a) derart, daß ein Teil einer Oberfläche der ersten Gateisolierschicht (1a) freigelegt wird und eine Seitenoberfläche der bemusterten Schutzschicht (4a) als eine geneigte Oberfläche gebildet wird, welche sich seit­ wärts zu einem unteren Abschnitt erstreckt, und
Anpassen der ersten Gateisolierschicht (1a) an den Abschnitt, welcher durch die Schutzschicht (4a) freigelegt ist, derart, daß sie eine zweite Gateisolierschicht (1b) mit einer Schicht­ dicke wird, welche von derjenigen der ersten Gateisolierschicht (1a) verschieden ist.
2. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei dem die Seitenoberfläche der Schutzschicht (4a) so gebildet wird, daß sie mindestens 70° und höchstens 80° in Bezug auf die Hauptoberfläche des Halbleitersubstrats (3) ge­ neigt ist.
3. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1 oder 2 mit den Schritten:
Bilden einer zweiten Schutzschicht (4b) auf der zweiten Gate­ isolierschicht (1b) und auf der Schutzschicht (4a) nach dem Bilden der zweiten Gateisolierschicht (1b), und
Bemustern der zweiten Schutzschicht (4b) zum Entfernen minde­ stens der zweiten Schutzschicht (4b) auf der Schutzschicht (4a) derart, daß eine Seitenoberfläche der bemusterten zweiten Schutzschicht (4b) der Seitenoberfläche der Schutzschicht (4a) mit einem Abstand dazwischen gegenüberliegt.
4. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 3, bei dem die Seitenoberfläche der zweiten Schutz­ schicht (4b) als eine geneigte Oberfläche, welche sich seit­ wärts zu einem oberen Abschnitt erstreckt, gebildet wird.
5. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 3 oder 4, bei dem die Seitenoberfläche der zweiten Schutzschicht (4b) so gebildet wird, daß sie um mindestens 100° und höchstens 110° in Bezug auf die Hauptoberfläche des Halb­ leitersubstrats (3) geneigt ist.
6. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei dem die Schutzschicht (4a) aus einer Schicht, welche polykristallines Silizium enthält, gebil­ det wird, und die zweite Schutzschicht (4b) aus einer Schicht, welche amorphes Silizium enthält, gebildet wird.
7. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei dem die Schutzschicht (4a) und die zweite Schutzschicht (4b) derart gebildet werden, daß sie leitende Schichten für eine Gateelektrode sind.
8. Verfahren zum Herstellen einer Halbleitervorrichtung mit Gateisolierschichten verschiedener Schichtdicke mit den Schrit­ ten:
Bilden einer ersten Gateisolierschicht (1a) auf einer Haupt­ oberfläche eines ersten Bereiches eines Halbleitersubstrats (3), wobei das Halbleitersubstrat (3) den ersten Bereich und einen zweiten Bereich auf beiden Seiten einer Elementtrenniso­ lierschicht (2) aufweist,
Bilden einer ersten Gateelektrodenleitungsschicht (4a), welche die erste Gateisolierschicht (1a) bedeckt und einen Endab­ schnitt aufweist, welcher sich auf der Elementtrennisolier­ schicht (2) befindet,
Bilden einer zweiten Gateisolierschicht (1b) mit einer Schicht­ dicke, welche von derjenigen der ersten Gateisolierschicht (1a) auf der Hauptoberfläche des zweiten Bereiches des Halbleiter­ substrats (3) verschieden ist,
Bilden einer zweiten Gateelektrodenleitungsschicht (4c), welche die zweite Gateisolierschicht (1b) bedeckt und einen Endab­ schnitt aufweist, welcher auf dem Endabschnitt der ersten Gateelektrodenleitungsschicht (4a) liegt, und
Bilden einer Silizidschicht (7) derart, daß sie in Kontakt mit entsprechenden oberen Oberflächen der ersten und der zweiten Gateelektrodenleitungsschicht (4a, 4c) ist.
9. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 8, bei dem die Elementtrennisolierschicht (2) aus einer Schicht gebildet wird, welche eine Siliziumoxidschicht aufweist, und die erste und die zweite Gateelektrodenleitungs­ schicht (4a, 4c) aus einer Schicht gebildet werden, welche polykristallines Silizium aufweisen.
10. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 8 oder 9 mit dem Schritt Bemustern der ersten und der zweiten Gateelektrodenleitungs­ schicht (4a, 4c) und der Silizidschicht (7) zum Bilden einer ersten Gateelektrodenschicht mit einer gestapelten Struktur, welche die erste Gateelektrodenleitungsschicht (4a) und die Silizidschicht (7) aufweist, und einer zweiten Gateelektroden­ schicht mit einer gestapelten Struktur, welche die zweite Gateelektrodenleitungsschicht (4c) und die Silizidschicht (7) aufweist.
DE19854911A 1998-05-15 1998-11-27 Verfahren zum Herstellen einer Halbleitervorrichtung Ceased DE19854911A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10133389A JPH11330262A (ja) 1998-05-15 1998-05-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE19854911A1 true DE19854911A1 (de) 1999-11-25

Family

ID=15103609

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19854911A Ceased DE19854911A1 (de) 1998-05-15 1998-11-27 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US6140185A (de)
JP (1) JPH11330262A (de)
KR (1) KR100308515B1 (de)
DE (1) DE19854911A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332125A (ja) * 1999-05-18 2000-11-30 Nec Corp 半導体装置及びその製造方法
KR100339420B1 (ko) * 1999-11-03 2002-05-31 박종섭 반도체 메모리 소자의 제조 방법
US6583011B1 (en) * 2000-01-11 2003-06-24 Chartered Semiconductor Manufacturing Ltd. Method for forming damascene dual gate for improved oxide uniformity and control
TW466606B (en) * 2000-04-20 2001-12-01 United Microelectronics Corp Manufacturing method for dual metal gate electrode
KR100367740B1 (ko) * 2000-08-16 2003-01-10 주식회사 하이닉스반도체 반도체 소자의 게이트 산화막 제조방법
KR20020015875A (ko) * 2000-08-23 2002-03-02 박종섭 반도체장치의 제조방법
JP2003069024A (ja) * 2001-08-22 2003-03-07 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US7160771B2 (en) * 2003-11-28 2007-01-09 International Business Machines Corporation Forming gate oxides having multiple thicknesses

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130036A (ja) * 1984-07-23 1986-02-12 Fujitsu Ltd マイクロ波プラズマ処理装置
US4734157A (en) * 1985-08-27 1988-03-29 International Business Machines Corporation Selective and anisotropic dry etching
KR900007687B1 (ko) * 1986-10-17 1990-10-18 가부시기가이샤 히다찌세이사꾸쇼 플라즈마처리방법 및 장치
JPS63205944A (ja) * 1987-02-23 1988-08-25 Matsushita Electronics Corp Ｍｏｓ集積回路の製造方法
JPH0336723A (ja) * 1989-07-04 1991-02-18 Fujitsu Ltd 半導体装置の製造方法及び電子サイクロトロン共鳴エッチング装置
JP2973464B2 (ja) * 1990-04-27 1999-11-08 日本電気株式会社 半導体集積回路装置の製造方法
JPH06342891A (ja) * 1990-09-20 1994-12-13 Samsung Electron Co Ltd 揮発性半導体記憶装置及びその製造方法
JP3189284B2 (ja) * 1991-02-14 2001-07-16 ソニー株式会社 半導体装置の製造方法
JP3179872B2 (ja) * 1991-12-19 2001-06-25 東京エレクトロン株式会社 エッチング方法
JP2574094B2 (ja) * 1992-02-27 1997-01-22 株式会社日本製鋼所 エッチング方法
JPH0621374A (ja) * 1992-07-02 1994-01-28 Nec Corp 相補型半導体装置
KR0136935B1 (ko) * 1994-04-21 1998-04-24 문정환 메모리 소자의 제조방법
JPH0878533A (ja) * 1994-08-31 1996-03-22 Nec Corp 半導体装置及びその製造方法
JPH08204028A (ja) * 1995-01-30 1996-08-09 Ricoh Co Ltd ポリサイドゲート電極を有する半導体装置とその製造方法
JPH0992729A (ja) * 1995-09-22 1997-04-04 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
US5972722A (en) * 1998-04-14 1999-10-26 Texas Instruments Incorporated Adhesion promoting sacrificial etch stop layer in advanced capacitor structures

Also Published As

Publication number Publication date
KR19990087022A (ko) 1999-12-15
JPH11330262A (ja) 1999-11-30
KR100308515B1 (ko) 2001-11-02
US6140185A (en) 2000-10-31

Similar Documents

Publication Publication Date Title
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4413815A1 (de) Herstellungsverfahren für eine Halbleitervorrichtung
DE2809233A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
DE19541496B4 (de) Verfahren zur Herstellung der Gateelektrode einer CMOS-Einrichtung
DE10101568A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE3834241A1 (de) Halbleitereinrichtung
DE4127967A1 (de) Mos-transistor mit gate-drain-elektrodenueberlapp und verfahren zu seiner herstellung
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19703971A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2922016A1 (de) Vlsi-schaltungen
DE2454705A1 (de) Ladungskopplungsanordnung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE19603450B4 (de) Halbleitervorrichtung mit einer Polyzidstruktur und Verfahren zur Herstellung derselben
DE19825524B4 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE19708031A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE19839079A1 (de) Verfahren zum Formen einer Isolierschicht und Struktur einer Isolierschicht für eine Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection