DE19844997A1 - Vertikaler Feldeffekttransistor mit innenliegendem Gate und Herstellverfahren - Google Patents

Vertikaler Feldeffekttransistor mit innenliegendem Gate und Herstellverfahren

Info

Publication number
DE19844997A1
DE19844997A1 DE19844997A DE19844997A DE19844997A1 DE 19844997 A1 DE19844997 A1 DE 19844997A1 DE 19844997 A DE19844997 A DE 19844997A DE 19844997 A DE19844997 A DE 19844997A DE 19844997 A1 DE19844997 A1 DE 19844997A1
Authority
DE
Germany
Prior art keywords
trench
transistor
wall
layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19844997A
Other languages
English (en)
Inventor
Le Thoai Thai
Juergen Lindolf
Eckhard Brass
Helmut Schneider
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19844997A priority Critical patent/DE19844997A1/de
Priority to PCT/DE1999/003139 priority patent/WO2000019530A1/de
Publication of DE19844997A1 publication Critical patent/DE19844997A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Der erfindungsgemäße vertikale MOS-Transistor ist gekennzeichnet durch ein in einem Graben angeordnetes Gate, das vom Kanal sowie vom Source und Drain ringförmig umschlossen wird. Der Transistor ist besonders geeignet als Auswahltransistor einer DRAM-Zelle, bei der der Kondensatorgraben direkt unterhalb des Transistorgrabens angeordnet ist.

Description

Die Forderung nach hoher Integrationsdichte bei integrierten Schaltungen bedeutet für Feldeffekttransistoren insbesondere eine Reduktion der Gatelänge. Bei Gatelängen von beispiels­ weise 0,5 bis 0,2 µm und darunter hat dies eine starke Zunah­ me der Kurzkanaleffekte zur Folge, beispielsweise:
  • 1) Short Channel Effect: der stärkerer Einfluß der Raumla­ dungszonen von Source- sowie Draingebiet bewirkt eine Abnahme der Schwellenspannung Uth.
  • 2) Schmalkanaleffekt (Narrow Width Effect): der im Verhältnis zur Kanalbreite steigende Anteil der Kanalrandbereiche mit radialer Raumladungszone führt zu einer Zunahme von Uth.
  • 3) Punch Through Effect: der für kleinere Gatelängen auftre­ tende Überlapp, der von den Drain- und Sourcegebieten in dem Kanal auslaufenden Raumladungszonen bewirkt einen zunehmenden Abbau der Potentialbarriere im Kanal. Somit ergibt sich ein drastischer Anstieg der Leckströme unterhalb der Schwellspan­ nung sowie ein schlechteres On/Offstromverhalten. Um die Leckstromdichte gering zu halten, muß die Gateoxyddicke ver­ ringert werden. Dies beeinflußt wiederum die Spannungsfestig­ keit, die Lebensdauer sowie die Stromtragfähigkeit des Tran­ sistors negativ.
Um nachteilige Kurzkanaleffekte trotz hoher Integrationsdich­ te zu vermeiden, sind vertikale Feldeffekttransistoren be­ kannt, d. h. der Kanal ist relativ zur Substratoberfläche ver­ tikal angeordnet. Damit sind größere Gatelängen möglich, ohne den horizontalen Platzbedarf zu erhöhen. Ein Beispiel für ei­ nen derartigen vertikalen Transistor ist der sogenannte Sur­ rounding Gate Transistor, bei dem ein vertikaler Kanal all­ seits von einem Gate umgeben ist. Ein solcher SGT-Transistor ist in dem Artikel von K. Sunoushi et al. in IEDM 98-23, 2.1.1. beschrieben. Das Gate kontrolliert dabei alle vier Seiten des Kanals. Nachteilig bei diesem Konzept ist die ge­ ringe Ladungsträgerbeweglichkeit im Kanal, die die elektri­ schen Eigenschaften des Transistors verschlechtert.
Ein wichtiges Einsatzgebiet für Feldeffekttransistoren ist die Verwendung als Auswahltransistor in einer Speicherzelle, speziell einer DRAM-Speicherzelle. Da hier die Integrations­ dichte ein sehr wesentliches Kriterium ist, erscheint der Einsatz von vertikalen Auswahltransistoren zunehmend interes­ sant.
Aufgabe der vorliegenden Erfindung ist es daher, einen verti­ kalen Feldeffekttransistor mit verbesserten elektrischen Ei­ genschaften anzugeben, der als Auswahltransistor einer Spei­ cherzelle einsetzbar ist. Eine weitere Aufgabe ist die Angabe einer DRAM-Speicherzelle mit einem vertikalen Auswahltransi­ stor. Eine weitere Aufgabe ist schließlich die Angabe ent­ sprechender Herstellverfahren.
Diese Aufgaben werden gelöst durch einen Transistor mit den Merkmalen des Anspruchs 1, eine Speicherzelle mit den Merkma­ len des Anspruchs 4 bzw. durch ein Verfahren mit den Merkma­ len des Anspruchs 6.
Bei dem erfindungsgemäßen Transistor sind Source, Drain und Kanal an der Seitenwand eines Grabens (im folgenden als Tran­ sistorgraben bezeichnet) in einem Halbleitersubstrat angeord­ net. Das Gate ist im Innern des Transistorgrabens unterge­ bracht, wobei es durch ein Gatedielektrikum von der Graben­ wand und durch eine vergrabene Isolationsschicht vom Graben­ boden isoliert ist. Source, Drain und Kanal sind ringförmig um den Transistorgraben ausgebildet, der Kanal umschließt al­ so ringförmig das Gate. Vorzugsweise besitzt die vergrabene Isolationsschicht eine größere Schichtdicke als das Gatedie­ lektrikum. Ferner kann in der Nähe der Substratoberfläche ei­ ne gegenüber dem Gatedielektrikum verdickte Isolierschicht an der Wand des Transistorgrabens vorgesehen sein. Beide Maßnah­ men dienen dazu, die Gate-Kapazität zu minimieren.
Der geringe Platzbedarf der Gateelektrode (1F2, wobei F die minimale Strukturgröße bezeichnet) ermöglicht eine hohe Inte­ grationsdichte derartiger Transistoren. Da der Transistorka­ nal aus einkristallinem Substrat besteht, weist ein derarti­ ger Transistor gute elektrische Eigenschaften auf, wie lange Lebensdauer, hohe Spannungsfestigkeit und hohe Beweglichkeit der Ladungsträger. Der Schmalkanaleffekt wird durch den ge­ schlossenen, ringförmigen Kanal ohne Kanalrandbereich vermie­ den, so daß die Einstellbarkeit von UTH verbessert wird.
Ferner kann ein Substratanschluß auf einfache Weise reali­ siert werden, und zwar wie gewohnt durch einen Kontakt zu ei­ nen p⁺-Gebiet in dem den Transistor umgebenden Substrat. Ne­ ben geringer Komplexität und Platzbedarf wird ein Einfluß der Gatespannung auf das Substratpotential im Gegensatz zu Tran­ sistoren mit umschließendem Gate weitgehend vermieden.
Der Transistor ist besonders als Auswahltransistor einer DRAM-Grabenzelle geeignet. Bei einer solchen Anordnung ist erfindungsgemäß vorgesehen, daß unterhalb des Transistorgra­ bens ein Kondensatorgraben angeordnet ist, in dem Speicher­ kondensator untergebracht ist. Dabei befindet sich die Spei­ cherelektrode im Innern des Kondensatorgrabens und ist von dessen Wand und Boden durch ein Kondensatordielektrikum iso­ liert. Am oberen Ende des Kondensatorgrabens ist eine elek­ trische Verbindung zum Drain über eine nicht mit dem Dielek­ trikum bedeckte Stelle an der Grabenwand vorgesehen. Die Ge­ genelektrode wird vom Halbleitersubstrat gebildet; dazu kann vorgesehen sein, das Substrat um den Kondensatorgraben herum stärker zu dotieren.
Vorzugsweise erfolgt diese Verbindung über eine leitende Kon­ taktstruktur, die auf der Speicherelektrode aufliegt und die Grabenwand in Höhe des Drains kontaktiert. Die Kontakt­ schicht, die quasi den oberen Abschluß des Kondensatorgrabens bildet, ist vom im Transistorgraben liegenden Gate durch die vergrabene Isolierschicht auf dem Boden des Transistorgrabens isoliert.
Eine derartige Speicherzelle zeichnet sich durch einen beson­ ders geringen Platzbedarf aus, da der Transistor direkt ober­ halb des Kondensators hergestellt wird.
Das Herstellverfahren für den Transistor sieht vor, mit Hilfe einer Maske zunächst den Transistorgraben mit der für den Transistor benötigten Tiefe herzustellen und an der Graben­ wand eine Schutzschicht herzustellen, die zumindest die Gra­ benwand im unteren Bereich, d. h. in der Nähe des Bodens des Transistorgrabens, freiläßt. Dieser freiliegende, um den ge­ samten Umfang des Transistorgrabens verlaufende Teil der Gra­ benwand wird dann dotiert mit einem Dotierstoff, der den dem Halbleitersubstrat entgegengesetzten Leitfähigkeitstyp auf­ weist. Dadurch wird ein ringförmiges, um den Transistorgraben verlaufendes Draingebiet in vorgegebener Tiefe im Halbleiter­ substrat erzeugt. Die Schutzschicht dient als Dotiermaske. Ein geeignetes Dotierverfahren ist insbesondere die Plasmaim­ mersionsimplantation. An der Wand des Transistorgrabens wird ein Gatedielektrikum und auf dem Boden wird eine vergrabene Isolationsschicht erzeugt, wozu entweder die Schutzschicht entfernt und ein Gatedielektrikum bzw. eine vergrabene Isola­ tionsschicht aufgebracht werden, oder es wird die Schutz­ schicht selbst oder ein Teil der Schutzschicht als Gatedie­ lektrikum bzw. als vergrabene Isolationsschicht verwendet. Im Innern des Transistorgrabens, dessen Boden nun mit einer ver­ grabenen Isolationsschicht und dessen Seitenwand mit dem Ga­ tedielektrikum bedeckt ist, wird das Gate hergestellt, vor­ zugsweise durch Auffüllen mit dotiertem Polysilizium und an­ schließendem Zurückätzen bis auf die Höhe der Substratober­ fläche. Dann kann das Gatedielektrikum in der Nähe der Halb­ leitersubstratoberfläche verdickt werden, insbesondere durch Oxidation der frei liegenden Oberfläche des Gates und an­ schließendes Entfernen der gebildeten Oxydschicht im zentra­ len Bereich der oberen Gateoberfläche, d. h. bis auf einen Oxydrand.
Schließlich wird ein Source-Gebiet ringförmig den Transistor­ graben umschließend implantiert, und es wird eine Wortleitung über den Transistorgraben verlaufend hergestellt, die den frei liegenden zentralen Bereich der Gateoberfläche kontak­ tiert. Das Source-Gebiet wird an der Halbleitersubstratober­ fläche mit einer Bitleitung kontaktiert. Der Kontakt erfolgt vorzugsweise an lediglich einer Seite des Grabens, mit ande­ ren Worten das ringförmige Source-Gebiet wird asymmetrisch hergestellt, so daß seine laterale Ausdehnung an einer Seite des Grabens die für einen Kontakt erforderliche Fläche auf­ weist.
Das Herstellverfahren für einer Speicherzelle sieht vor, zu­ nächst einen Graben in ein Halbleitersubstrat zu ätzen, der tiefer ist als der bereits erläuterte Transistorgraben. Der untere Abschnitt dieses Grabens wird als Kondensatorgraben bezeichnet, der obere Abschnitt stellt den Transistorgraben dar.
An der Rand und auf dem Boden des Kondensatorgrabens wird ein Kondensatordielektrikum erzeugt, dann wird der Kondensator­ graben mit einem Elektrodenmaterial aufgefüllt. Vorzugsweise ist vorgesehen, daß nach diesem Schritt die Wand des Transi­ storgrabens freiliegt. Der Boden des Transistorgrabens wird also vom Elektrodenmaterial und (in Grabenwandnahe) vom Kon­ densatordielektrikum gebildet.
Anschließend wird im Transistorgraben das vorstehend be­ schriebene Verfahren zur Herstellung des Auswahltransistors durchgeführt, also zunächst die Schutzschicht erzeugt usw. Dabei ist zur Erzeugung des Kontakts zwischen Kondensatordie­ lektrikum und Drain vorzugsweise vorgesehen, nach Dotierung des Drains den frei liegenden (von der Schutzschicht nicht be­ deckten) Boden des Transistorgrabens mit einer Kontaktschicht zu bedecken, die auf die Elektrodenmaterial aufliegt und an der Wand des Transistorgrabens an das Drain anschließt, wo­ durch eine elektrische Verbindung sichergestellt ist. Auf diese Kontaktschicht wird dann die vergrabene Isolations­ schicht aufgebracht, die die Isolierung des Transistorgraben­ bodens und des Drains vom späteren Gate darstellt.
Vorteil dieses Verfahrens ist, daß der Transistor im Graben weitgehend selbstjustiert herstellbar ist.
Die Erfindung wird im folgenden anhand von Ausführungsbei­ spielen, die in den Zeichnungen dargestellt sind, naher er­ läutert. Es zeigen:
Fig. 1-8 einen Querschnitt durch ein Halbleitersubstrat, an den die Herstellung des Transistors verdeutlicht werden, wobei als Ausführungsbeispiel eine DRAM-Zelle gewählt wurde.
Fig. 1 in ein Si-Halbleitersubstrat 1 (p-dotiert) wird mit Hilfe einer Grabenmaske 2 ein tiefer Graben G geätzt, dessen unterer Abschnitt den Kondensatorgraben KG und dessen oberer Abschnitt den Transistorgraben TG darstellt. Der ge­ samte Graben G wird mit einem Kondensatordielektrikum ausge­ kleidet und dann mit einem Elektrodenmaterial, vorzugsweise mit n-dotierten Polysilizium 4, aufgefüllt. Das Kondensator­ dielektrikum 3 und das Elektrodenmaterial 4 werden soweit zu­ rück geätzt, daß lediglich der Kondensatorgraben damit ge­ füllt bleibt, der Transistorgraben TG jedoch völlig leer ist.
Fig. 2 anschließend wird die als Drain-Implantationsmaske dienende Schutzschicht 5 erzeugt. Dazu ist vorgesehen, eine Dreifachschicht bestehend aus Siliziumnitrid 5a/Siliziumoxyd 5b/Siliziumnitrid 5c an Wand und Boden des Transistorgrabens aufzubringen. Dann wird zunächst die obere Nitridschicht ani­ sotrop und selektiv zur Oxydschicht geätzt, anschließend wird das frei liegende Oxyd mit einem isotropen Ätzprozeß selektiv zum Nitrid entfernt, und schließlich wird noch einmal Nitrid isotrop und selektiv zum Oxyd geätzt. Dadurch erhält man eine Schutzschicht, die den Boden und den unteren Bereich der Transistorgrabenwand freiläßt, wobei die vertikale Ausdehnung der freigelegten Transistorgrabenwand in etwa der Schichtdic­ ke der Schutzschicht entspricht. Am Boden des Transistorgra­ bens liegen die Speicherelektrode 4 und das Kondensatordie­ lektrikum 3 frei. Der übrige Bereich der Transistorgrabenwand ist mit der Schutzschicht, also der genannten Dreifach­ schicht, bedeckt. Danach wird das Drain dotiert, wozu vor­ zugsweise eine Plasmaimmersionsimplantation mit Ionen eines n-leitenden Dotierstoffs eingesetzt wird (Fig. 3). Dadurch wird an der Grabenwand oberhalb des Kondensatorgrabens im p- dotierten Siliziumsubstrat ein ringförmiges n-dotiertes Ge­ biet erzeugt, das das Drain-Gebiet des vertikalen Transistors bildet.
Fig. 4 anschließend werden die obere Siliziumnitridschicht 5c und die Siliziumoxydschicht 5b der Schutzschicht 5 mit ei­ nem geeigneten Verfahren entfernt. Der Transistorgraben TG wird mit n-dotiertem Polysilizium aufgefüllt, anschließend wird dieses Polysilizium bis auf eine Kontaktschicht 7 am Bo­ den des Transistorgrabens zurückgeätzt. Die Dicke die Kon­ taktschicht kann dabei im Bereich 50 bis 100 nm liegen. Durch die Art der Prozeßführung ist sichergestellt, daß sie sowohl mit der Speicherelektrode 4 als auch mit dem Drain 6 elek­ trisch verbunden ist. Die Kontaktierung zwischen der Speiche­ relektrode und dem Drain erfolgt in selbstjustierter Weise. Anschließend wird ein Oxidationsschritt durchgeführt, bei dem der obere Teil der Kontaktschicht 7 in ein Siliziumoxyd 8 um­ gewandelt wird. Dieses Siliziumoxyd stellt die vergrabenen Isolierschicht 8 dar. Ihre Schichtdicke beträgt etwa 30 bis 80 nm. Während der Oxidation dient die an der Grabenwand ver­ bliebene Siliziumnitridschicht 5a als Oxidationsmaske.
Fig. 5 der verbleibende Teil der Schutzschicht 5 wird se­ lektiv zur vergrabenen Isolierschicht 8 entfernt. Dadurch liegen die Wände des Transistorgrabens TG frei, während der Boden des Transistorgrabens mit der vergrabenen Isolier­ schicht 8 bedeckt ist.
Fig. 6 an der Wand des Transistorgrabens wird durch einen Oxidationsschritt ein Gateoxyd 9 erzeugt. Dann wird der Tran­ sistorgraben mit einem Gatematerial, beispielsweise mit do­ tiertem Polysilizium gefüllt, wobei das Polysilizium 10 bis zur Substratoberfläche zurückgeätzt wird. Es kann n-dotiertes oder p-dotiertes Polysilizium als Gate 10 verwendet werden. Im Hinblick auf die spätere Implantation des Source-Gebietes wird n-Polysilizium bevorzugt.
Fig. 7 die Oberfläche des Gates 10 wird oxidiert, anschlie­ ßend wird mit Hilfe einer Maske der zentrale Teil der dabei gebildeten Oxidschicht auf dem Gate wieder entfernt, so daß lediglich in der Nähe der Grabenwand Reste der gebildeten Oxydschicht 11 stehen bleiben. Diese Reste der Oxydschicht 11 bilden eine Isolierschicht mit einer gegenüber dem Gatedie­ lektrikum 9 größeren Schichtdicke. Die Grabenmaske 2, die bei der eben durchgeführten Oxidation als Oxidationsmaske für die Substratoberfläche dient, wird anschließend - vorzugsweise direkt nach der Oxidation - entfernt.
Fig. 8 mit einer geeigneten Maske wird durch Implantation in die Substratoberfläche ein Source-Gebiet 12 erzeugt, das den Graben ringförmig umschließt. Dabei wird an einer Seite das dotierte Gebiet 12 so weit herausgeführt, daß hier ein Anschluß für eine Bitleitung hergestellt werden kann. Das Ga­ te 10 wird mit einer über den Transistorgraben verlaufenden Wortleitung 13 kontaktiert. Vorzugsweise besteht die Wortlei­ tung aus Polysilizium derselben Dotierung wie das Gate. Das Source-Gebiet 12 wird mit einer Bitleitung 14 angeschlossen. Der Kanal wird durch einen ringförmig um den Transistorgraben verlaufenden Bereich 15 des Halbleitersubstrats 1 gebildet.
Obwohl am Beispiel einer DRAM-Zelle dargestellt, ist der er­ findungsgemäße vertikale Transistor auch für andere Zwecke einsetzbar. Dabei wird das Drain im allgemeinen mit einer ge­ eigneten vergrabenen leitenden Struktur als Anschluß verbun­ den. Das Herstellverfahren wird entsprechend geändert:
Um lediglich den Transistor herzustellen, wird der Graben nur entsprechend der Tiefe des Transistorgrabens TG hergestellt und dann die Schutzschicht erzeugt (entsprechend Fig. 2). Als Dotiermaske für das Drain kann auch eine Schutzschicht eingesetzt werden, die zusätzlich den Boden des Transistor­ grabens bedeckt, in dem nach Freiliegen einen ringförmigen Bereichs der unteren Grabenwand eine weitere Schicht nur auf dem Grabenboden erzeugt wird.

Claims (14)

1. Vertikaler MOS-Transistor im einem Halbleitersubstrat (1),
  • - bei dem ein Gate (10) in Inneren eines im Halbleiter­ substrat befindlichen Transistorgrabens (TG) angeordnet ist,
  • - bei dem die Transistorgrabenwand mit einem Gatedielektrikum (9) und der Transistorgrabenboden mit einer vergrabenen Isolierschicht (8) bedeckt sind,
  • - bei dem ein Drain-Gebiet (6) von einen dotierten Bereich in Halbleitersubstrat (1) anschließend an einem unteren Be­ reich der Transistorgrabenwand gebildet wird,
  • - bei dem ein Source-Gebiet (12) von einem dotierten Bereich des Halbleitersubstrats anschließend an die Grabenwand im oberen Bereich des Transistorgrabens gebildet wird,
  • - bei dem das Source-Gebiet (12), das Drain-Gebiet (6) und der Transistorkanal (15) das Gate (10) jeweils ringförmig umschließen.
2. Transistor nach Anspruch 1, bei dem die vergrabene Iso­ lierschicht (8) auf dem Boden des Transistorgrabens eine grö­ ßere Schichtdicke aufweist als das Dielektrikum (9) an der Grabenwand.
3. Transistor nach einem der Ansprüche 1 bis 2, bei dem das Gatedielektrikum (9) in der Nähe der Halbleitersubstratober­ fläche verdickt (11) ist.
4. Speicherzelle mit einem vertikalen MOS-Transistor nach ei­ nem der Ansprüche 1 bis 3 als Auswahltransistor und einem Speicherkondensator,
  • - bei der direkt unterhalb des Transistorgrabens (TG) ein Kondensatorgraben (KG) im Halbleitersubstrat (1) angeordnet ist, dessen Wand und Boden mit einem Kondensatordielektrikum (3) bedeckt sind,
  • - bei dem eine Speicherelektrode (4) in Inneren des Kondensa­ torgrabens gebildet ist,
  • - bei der die Speicherelektrode (4) im oberen Bereich des Kondensatorgrabens (KG) eine elektrische Verbindung (7) zum Drain (6) besitzt.
5. Speicherzelle nach Anspruch 4, bei der die Speicherelek­ trode (4) und die elektrische Verbindung (7) aus dotiertem Polysilizium und das Drain-Gebiet (6) aus Monosilizium der­ selben Leitfähigkeitstyps bestehen.
6. Herstellverfahren für einen Transistor nach allem der An­ sprüche 1 bis 3, mit folgenden Schritten:
  • - Erzeugen eines Transistorgrabens (TG) im Halbleitersubstrat (1),
  • - Erzeugen einer Schutzschicht (5) an der Transistorgraben­ wand, die die Grabenwand im unteren Grabenbereich freiläßt,
  • - Erzeugen eines ringförmigen Drain-Gebietes (6) durch Dotie­ ren der freiliegenden Grabenwand,
  • - Erzeugen eines Gatedielektrikums (9) auf der Grabenwand und einer vergrabenen Isolierschicht (8) auf dem Grabenboden,
  • - Erzeugen eines Gates (10) im Inneren des Transistorgrabens,
  • - Erzeugen eines ringförmigen Source-Gebietes (12) durch Do­ tieren der Halbleitersubstratoberfläche um den Transistor­ graben herum.
7. Herstellverfahren für eine Speicherzelle nach Patentan­ spruch 4 oder 5,
  • - bei dem in einem Halbleitersubstrat (1) ein Graben mit ei­ nem Kondensatorgraben als unterem Abschnitt und einem Tran­ sistorgraben als oberem Abschnitt geätzt wird,
  • - bei dem im Kondensatorgraben auf die Grabenwand und den Grabenboden ein Speicherdielektrikum (3) und ein Elektrode­ material (4) aufgebracht werden,
  • - bei dem am oberen Rand des Kondensatorgrabens eine leitende Kontaktstruktur (7) erzeugt wird, die das Elektrodenmateri­ al (4) mit der Grabenwand verbindet,
  • - bei dem in Transistorgraben ein vertikaler MOS-Transistor mit dem Verfahren gemäß Patentanspruch 6 hergestellt wird.
8. Verfahren nach einem der Ansprüche 6 oder 7,
  • - bei dem zur Erzeugung der Schutzschicht (5) mehrere Teil­ schichten (5a, 5b, 5c) an der Wand und auf dem Boden des Transistorgrabens aufgebracht werden,
  • - bei dem dann die oberste Teilschicht (5c) durch anisotropes Ätzen auf dem Transistorgrabenboden entfernt wird,
  • - bei dem dann eine darunterliegende Teilschicht (5b, 5c) durch isotropes Ätzen auf den Grabenboden und den unteren Bereich der Grabenwand entfernt wird.
9. Verfahren nach Anspruch 8, bei dem die Schutzschicht (5) aus einer Dreifachschicht bestehend aus Siliziumnitrid/Sili­ ziumoxid/Siliziumnitrid besteht.
10. Herstellverfahren nach einem der Ansprüche 6 bis 9, bei dem nach Fertigstellung des Drain-Gebietes (6) auf dem Boden des Transistorgrabens (TG) ein thermisches Oxyd als vergrabe­ ne Isolierschicht (8) erzeugt wird.
11. Herstellverfahren nach Anspruch 10, bei dem nach Erzeu­ gung des thermischen Oxyds (8) auf dem Boden des Transistor­ grabens zumindest die unterste Teilschicht der Schutzschicht (5) entfernt wird und danach die Wand des Transistorgrabens mit einem Gatedielektrikum (9) isoliert wird.
12. Herstellverfahren nach einem der Ansprüche 6 bis 11, bei dem zur Erzeugung des Gates (10) der Transistorgraben mit do­ tiertem Polysilizium aufgefüllt wird.
13. Herstellverfahren nach einem der Ansprüche 6 bis 12, bei dem durch eine Oxidation das Gatedielektrikum (9) an der Wand des Transistorgrabens in der Nähe der Halbleitersubstratober­ fläche verdickt wird.
14. Herstellverfahren nach einem der Ansprüche 7 bis 13, bei dem nach dem Dotieren des Drain-Gebietes (6) eine dotierte Polysiliziumschicht (7) als Kontaktschicht auf das Elektro­ denmaterial (4) im Kondensatorgraben aufgebracht wird.
DE19844997A 1998-09-30 1998-09-30 Vertikaler Feldeffekttransistor mit innenliegendem Gate und Herstellverfahren Ceased DE19844997A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19844997A DE19844997A1 (de) 1998-09-30 1998-09-30 Vertikaler Feldeffekttransistor mit innenliegendem Gate und Herstellverfahren
PCT/DE1999/003139 WO2000019530A1 (de) 1998-09-30 1999-09-29 Vertikaler feldeffekttransistor mit innenliegendem gate und herstellverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19844997A DE19844997A1 (de) 1998-09-30 1998-09-30 Vertikaler Feldeffekttransistor mit innenliegendem Gate und Herstellverfahren

Publications (1)

Publication Number Publication Date
DE19844997A1 true DE19844997A1 (de) 2000-04-13

Family

ID=7882895

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19844997A Ceased DE19844997A1 (de) 1998-09-30 1998-09-30 Vertikaler Feldeffekttransistor mit innenliegendem Gate und Herstellverfahren

Country Status (2)

Country Link
DE (1) DE19844997A1 (de)
WO (1) WO2000019530A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10027913A1 (de) * 2000-05-31 2001-12-13 Infineon Technologies Ag Speicherzelle mit einem Grabenkondensator
WO2002049100A2 (en) * 2000-12-14 2002-06-20 Infineon Technologies North America Corp. Method of forming vertical transistor gate for trench capacitor dram cell
DE10107181A1 (de) * 2001-02-15 2002-09-12 Infineon Technologies Ag Grabenkondensator einer Halbleiterspeicherzelle mit einem Isolationskragen und Verfahren zu seiner Herstellung
WO2002086904A2 (en) * 2001-04-18 2002-10-31 Infineon Technologies Ag Vertical transistor trench capacitor memory cell and method of making the same
DE10139827A1 (de) * 2001-08-14 2003-03-13 Infineon Technologies Ag Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich
DE10201489A1 (de) * 2002-01-16 2003-07-24 Infineon Technologies Ag Verfahren zur Erzeugung von ersten und zweiten gegeneinander isolierten Elektroden in einem Graben eines Halbleiterkörpers
US6872611B2 (en) 1999-09-13 2005-03-29 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing transistor
DE102005006899B4 (de) * 2004-02-19 2010-11-25 Samsung Electronics Co., Ltd. Halbleitervorrichtung mit einer Gate-Struktur, sowie Verfahren zum Ausbilden der Gate-Struktur und der Halbleitervorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797373A (en) * 1984-10-31 1989-01-10 Texas Instruments Incorporated Method of making dRAM cell with trench capacitor
US5376575A (en) * 1991-09-26 1994-12-27 Hyundai Electronics Industries, Inc. Method of making dynamic random access memory having a vertical transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225697A (en) * 1984-09-27 1993-07-06 Texas Instruments, Incorporated dRAM cell and method
DE3809218C2 (de) * 1987-03-20 1994-09-01 Mitsubishi Electric Corp Halbleitereinrichtung mit einem Graben und Verfahren zum Herstellen einer solchen Halbleitereinrichtung
US5034920A (en) * 1988-10-12 1991-07-23 Texas Instruments Incorporated Cross point array memory device
US5034787A (en) * 1990-06-28 1991-07-23 International Business Machines Corporation Structure and fabrication method for a double trench memory cell device
US5538592A (en) * 1994-07-22 1996-07-23 International Business Machines Corporation Non-random sub-lithography vertical stack capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797373A (en) * 1984-10-31 1989-01-10 Texas Instruments Incorporated Method of making dRAM cell with trench capacitor
US5376575A (en) * 1991-09-26 1994-12-27 Hyundai Electronics Industries, Inc. Method of making dynamic random access memory having a vertical transistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Journal of Solid-State Circuits, Vol. SC-21, No. 5, 1986, S. 618-624 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872611B2 (en) 1999-09-13 2005-03-29 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing transistor
DE10027913A1 (de) * 2000-05-31 2001-12-13 Infineon Technologies Ag Speicherzelle mit einem Grabenkondensator
US6420239B2 (en) 2000-05-31 2002-07-16 Infineon Technologies Ag Memory cell with trench capacitor and method of fabricating the memory cell
WO2002049100A3 (en) * 2000-12-14 2003-04-03 Infineon Technologies Corp Method of forming vertical transistor gate for trench capacitor dram cell
WO2002049100A2 (en) * 2000-12-14 2002-06-20 Infineon Technologies North America Corp. Method of forming vertical transistor gate for trench capacitor dram cell
DE10107181A1 (de) * 2001-02-15 2002-09-12 Infineon Technologies Ag Grabenkondensator einer Halbleiterspeicherzelle mit einem Isolationskragen und Verfahren zu seiner Herstellung
WO2002086904A2 (en) * 2001-04-18 2002-10-31 Infineon Technologies Ag Vertical transistor trench capacitor memory cell and method of making the same
WO2002086904A3 (en) * 2001-04-18 2003-11-06 Infineon Technologies Ag Vertical transistor trench capacitor memory cell and method of making the same
DE10296608B4 (de) * 2001-04-18 2010-10-14 Ibm International Business Machines Corporation Verfahren zum Herstellen einer Speicherzelle
DE10139827A1 (de) * 2001-08-14 2003-03-13 Infineon Technologies Ag Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich
US7268381B2 (en) 2001-08-14 2007-09-11 Infineon Technologies Ag Memory cell with trench capacitor and vertical select transistor and an annular contact-making region formed between them
DE10201489A1 (de) * 2002-01-16 2003-07-24 Infineon Technologies Ag Verfahren zur Erzeugung von ersten und zweiten gegeneinander isolierten Elektroden in einem Graben eines Halbleiterkörpers
DE10201489B4 (de) * 2002-01-16 2005-04-28 Infineon Technologies Ag Verfahren zur Erzeugung von ersten und zweiten gegeneinander isolierten Elektroden in einem Graben eines Halbleiterkörpers
DE102005006899B4 (de) * 2004-02-19 2010-11-25 Samsung Electronics Co., Ltd. Halbleitervorrichtung mit einer Gate-Struktur, sowie Verfahren zum Ausbilden der Gate-Struktur und der Halbleitervorrichtung

Also Published As

Publication number Publication date
WO2000019530A1 (de) 2000-04-06

Similar Documents

Publication Publication Date Title
DE19845003C1 (de) Vertikaler Feldeffekttransistor mit innenliegendem ringförmigen Gate und Herstellverfahren
DE69100789T2 (de) Verfahren zur Herstellung einer Mesatransistor-Grabenkondensator-Speicherzellenstruktur.
DE19930748C2 (de) Verfahren zur Herstellung von EEPROM- und DRAM-Grabenspeicherzellbereichen auf einem Chip
EP1550154B1 (de) Feldeffekttransistor mit lokaler source-/drainisolation sowie zugehöriges herstellungsverfahren
EP0430404A1 (de) Verfahren zum Herstellen eines Kondensators für DRAM-Zelle
DE3931711C2 (de) Dynamische Random-Access-Speicherzelle und Verfahren zur Herstellung
DE10040464A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
EP0971414A1 (de) Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
DE19941148A1 (de) Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
DE10220542A1 (de) Kompakte Grabenkondensatorspeicherzelle mit Körperkontakt
DE10214743A1 (de) Struktur und Verfahren zur verbesserten Isolation in Grabenspeicherzellen
DE102004043856A1 (de) Verfahren zur Herstellung einer Speicherzellenanordnung und Speicherzellenanordnung
DE19718721A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE10100582A1 (de) Verfahren zur Herstellung von Grabenkondensatoren für integrierte Halbleiterspeicher
DE10302117B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit Vorsprung und Halbleiteranordnungen mit Vorsprung
DE10134444A1 (de) Halbleitervorrichtung zum Reduzieren des Übergangszonenleckstromes und des Schmalweiteneffektes und Verfahren zur Herstellung derselben
DE19946719A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
EP1161770A1 (de) Dram-zellenanordnung und verfahren zu deren herstellung
DE19941401C1 (de) Verfahren zur Herstellung einer DRAM-Zellenanordnung
DE19832095C1 (de) Stapelkondensator-Herstellungsverfahren
EP1282917B1 (de) Vertikaler transistor
DE19844997A1 (de) Vertikaler Feldeffekttransistor mit innenliegendem Gate und Herstellverfahren
EP1415339B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE19845058A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE10030696B4 (de) Integrierte Schaltungsanordnung mit zumindest einem vergrabenen Schaltungselement und einer Isolationsschicht sowie Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection