DE19830625B4 - Digitale Schnittstelleneinheit - Google Patents

Digitale Schnittstelleneinheit Download PDF

Info

Publication number
DE19830625B4
DE19830625B4 DE19830625A DE19830625A DE19830625B4 DE 19830625 B4 DE19830625 B4 DE 19830625B4 DE 19830625 A DE19830625 A DE 19830625A DE 19830625 A DE19830625 A DE 19830625A DE 19830625 B4 DE19830625 B4 DE 19830625B4
Authority
DE
Germany
Prior art keywords
control
input
register
data
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19830625A
Other languages
English (en)
Other versions
DE19830625A1 (de
Inventor
Werner Fischer
Peter Grosshans
Mathias Kugel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19830625A priority Critical patent/DE19830625B4/de
Priority to US09/346,596 priority patent/US6480910B1/en
Priority to GB9915828A priority patent/GB2342738B/en
Priority to JP11196717A priority patent/JP2000137673A/ja
Publication of DE19830625A1 publication Critical patent/DE19830625A1/de
Application granted granted Critical
Publication of DE19830625B4 publication Critical patent/DE19830625B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Control By Computers (AREA)

Abstract

Digitale Schnittstelleneinheit (1) zur Ansteuerung eines Peripheriebausteins, insbesondere zur Ansteuerung eines Stellglieds, mit einem Dateneingang (16) zur Aufnahme eines Steuerwerts für den Peripheriebaustein, einem Ausgangsregister (2 bis 5) zur Speicherung des über den Dateneingang (16) aufgenommenen Steuerwerts und zur ausgangsseitigen Bereitstellung des Steuerwerts für den Peripheriebaustein, wobei das Ausgangsregister (2 bis 5) einen ersten Steuereingang (18, MST_E) aufweist und bei einer Aktivierung des ersten Steuereingangs (18, MST_E) den eingangsseitig anliegenden Steuerwert einspeichert und ausgibt, dadurch gekennzeichnet, dass dem Dateneingang (16) und dem Ausgangsregister zur Zwischenspeicherung des am Dateneingang (16) anliegenden Steuerwerts vor der ausgangsseitigen Bereitstellung ein Puffer-Register (12 bis 15) zwischengeschaltet ist, und dass der erste Steuereingang (18, MST_E) zur Verbindung mit einem Mikroprozessorsystem (6) ausgebildet ist, um durch das Mikroprozessorsystem (6) eine Übernahme der Steuerwerte in das Ausgangsregister (2 bis 5) zu aktivieren.

Description

  • Stand der Technik
  • Die Erfindung betrifft eine digitale Schnittstelleneinheit zur Ansteuerung eines Peripheriebausteins gemäß dem Oberbegriff des Anspruchs 1.
  • In Mikroprozessorsystemen werden zur Ansteuerung von Peripheriebausteinen digitale Schnittstellenbausteine verwendet, die den internen Datenbus des Mikroprozessorsystems an den externen Datenbus zwischen dem Mikroprozessorsystem und dem Peripheriebaustein anpassen. Aus PHILIPPOW: Taschenbuch der Elektrotechnik, 3. Aufl., Bd. 3, S. 1126 ist beispielsweise eine Ausgangsschaltung für ein Mikroprozessorsystem mit einem Ausgangsregister bekannt, welches das auszugebende Datenwort über den internen Datenbus des Mikroprozessorsystems aufnimmt und auf dem externen Datenbus für den Peripheriebaustein bereitstellt. Die Steuerung der Datenausgabe erfolgt hierbei über ein als Daten-Strobe-Signal bezeichnetes Steuersignal, welches das Ausgangsregister zur Übernahme des am internen Datenbus anliegenden Datenworts ansteuert, so daß sämtliche Datenbits des neuen Datenworts exakt gleichzeitig am externen Datenbus erscheinen, was insbesondere bei der Steuerung von Stellgliedern wichtig ist, da das Stellglied sonst kurzfristig einen falschen Steuerwert erhält.
  • Nachteilig hierbei ist jedoch, dass der Schnittstellenbaustein bei der Ausgabe eines neuen Datenworts den internen Datenbus des Mikroprozessorsystems blockiert, da das neue Datenwort exakt zu diesem Zeitpunkt auf dem internen Datenbus anliegen muss, wobei kaum zeitlicher Spielraum besteht. Es ist also beispielsweise nicht möglich, das neue Datenwort bereits vor dem vorgesehenen Zeitpunkt an den Schnittstellenbaustein zu übertragen und den internen Datenbus anschließend für andere Zwecke zu verwenden, wodurch die Nutzbarkeit des internen Datenbusses des Mikroprozessorsystems eingeschränkt ist.
  • Bei einer Schnittstelleneinheit mit mehreren Ausgangsregistern ist es deshalb nicht möglich, einen kompletten Satz von mehreren neuen Steuerwerten gleichzeitig auf alle Ausgangsregister zu schalten, da die einzelnen Ausgangsregister über den internen Datenbus sequentiell geladen werden müssen und dann jeweils sofort den neuen Steuerwert übernehmen.
  • Aus der DE 197 33 748 ist eine Schnittstelle bekannt, bei der serielle Daten in parallele Daten umgewandelt werden. Dabei werden die seriellen Daten auf einer Datenleitung in ein Schieberegister eingelesen und wenn das Schieberegister voll ist und die Daten korrekt sind, werden sie in das Ausgangsregister übernommen. Aus der US 5,740,468 ist eine Zwischenspeicherung von Daten, die über einen Bus versendet werden, bekannt. Aus der DE 35 87 910 ist bereits ein Peripheriesystem für einen Rechner bekannt. Dabei handelt es sich um Subrechnersysteme, die für einen Hauptrechner Daten bereitstellen.
  • Der Erfindung liegt somit die Aufgabe zugrunde, eine Schnittstelleneinheit zur Ansteuerung eines Peripheriebausteins zu schaffen, welche die Nutzbarkeit des internen Datenbusses des Mikroprozessorsystems möglichst wenig einschränkt und bei der Ausgabe eines neuen Datenworts trotzdem sicherstellt, dass alle Datenbits exakt gleichzeitig ausgegeben werden, damit eine Fehlsteuerung des Peripheriebausteins verhindert wird. Insbesondere soll in einem Schnittstellenbaustein mit mehreren Ausgangsregistern die gleichzeitige Ausgabe eines kompletten Satzes von neuen Steuerwerten ermöglicht werden.
  • Die Aufgabe wird, ausgehend von einer bekannten Schnittstelleneinheit gemäß dem Oberbegriff des Anspruchs 1, durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst. Die Erfindung schließt die technische Lehre ein, in dem Schnittstellenbaustein vor dem Ausgangsregister ein Puffer-Register vorzusehen, das ein neues Datenwort von dem internen Datenbus aufnimmt und bis zur Ausgabe an den Peripheriebaustein zwischenspeichert, so daß die Aufnahme eines neuen Datenworts über den internen Datenbus von der Ausgabe dieses Datenworts zeitlich entkoppelt wird.
  • Der Begriff Peripheriebaustein ist hierbei und im folgenden allgemein zu verstehen und umfaßt alle elektrisch steuerbaren Bauelemente, Geräte oder Stellglieder, wobei die erfindungsgemäße Schnittstelleneinheit vorzugsweise zur Ansteuerung von Magnetventilen in Einspritzanlagen verwendet wird.
  • In der bevorzugten Ausführungsform der Erfindung weist der Schnittstellenbaustein mehrere parallele Ausgangsregister auf, die jeweils einen Peripheriebaustein ansteuern oder jeweils einen Steuerwert für denselben Peripheriebaustein enthalten. Bei der Ansteuerung eines Magnetventils können die einzelnen Ausgangsregister beispielsweise den elektrischen Strom durch das Magnetventil und Regelgrößen für einen Regler des Magnetventils aufnehmen. Jedem Ausgangsregister ist hierbei jeweils ein Puffer-Register vorgeschaltet, wobei die Puffer-Register eingangsseitig mit dem Adreßbus des Mikroprozessorsystems verbunden sind, um eine selektive Adressierung zu ermöglichen.
  • In einer vorteilhaften Variante der Erfindung erfolgt die Übertragung der einzelnen Datenworte von dem Mikroprozessorsystem zu dem Schnittstellenbaustein nicht einzeln jeweils zu dem vorgesehenen Zeitpunkt, sondern es wird vielmehr vorab eine Sequenz von mehreren aufeinanderfolgenden Datenworten zu dem Schnittstellenbaustein übertragen und dort in einem Datenspeicher zwischengespeichert. Hierdurch wird der interne Datenbus des Mikroprozessorsystems seltener blockiert, was sich insbesondere bei der Steuerung von Magnetventilen bemerkbar macht, da beispielsweise die Abfolge der Steuerwerte während des Schließvorgangs eines Magnetventils nicht mehr variiert wird, so daß die Steuerwerte einer Schließsequenz ohne Verlust an Funktionalität komplett an die Schnittstelleneinheit übertragen werden können. Nach der Übertragung einer Sequenz von Steuerwerten an die Schnittstelleneinheit werden die einzelnen Steuerwerte dann sequentiell aus dem Datenspeicher ausgelesen und in das Ausgangsregister geschrieben.
  • Die Steuerung der sequentiellen Ausgabe der zwischengespeicherten Steuerwerte an das Ausgangsregister erfolgt vorzugsweise durch ein Steuersignal, das von dem Mikroprozessorsystem generiert wird. Das Mikroprozessorsystem hat in diesem Fall zwar während der eigentlichen Ausgabe keinen Einfluß mehr auf die Abfolge und die Steuerwerte der zwischengespeicherten Sequenz selbst, jedoch kann das Mikroprozessorsystem die Ausgabe noch zeitlich steuern. Das Steuersignal kann der Schnittstelleneinheit hierbei durch eine binäre Steuerleitung zugeführt werden, wodurch Daten- und Adreßbus des Mikroprozessorsystems vorteilhaft frei bleiben.
  • Gemäß einer weiteren Variante der Erfindung ermöglicht die Schnittstelleneinheit zwei Betriebsarten, wobei die eine Betriebsart ein direktes Einschreiben eines neuen Datenworts in den eingangsseitigen Pufferspeicher ermöglicht, während in der anderen Betriebsart eine komplette Sequenz von Datenworten übertragen wird. Hierzu ist dem Ausgangsregister jeweils ein Multiplexer vorgeschaltet, der das Ausgangsregister entweder direkt mit einem Pufferspeicher verbindet oder unter Zwischenschaltung des Datenspeichers, der die Speicherung einer kompletten Sequenz ermöglicht.
  • Andere vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet bzw. werden nachstehend zusammen mit der Beschreibung der bevorzugten Ausführung der Erfindung anhand der Figuren näher dargestellt. Es zeigen:
  • 1 den digitalen Teil eines erfindungsgemäßen Schnittstellenbausteins zur Ansteuerung eines Magnetventils,
  • 2 ein Mikroprozessorsystem zur Ansteuerung des Schnittstellenbausteins aus 1 sowie
  • 3 den Verlauf einiger Steuersignale des Schnittstellenbausteins aus 1 und des elektrischen Stroms durch das Magnetventil in verschiedenen Phasen eines Öffnungsvorgangs.
  • Der in 1 dargestellte Schnittstellenbaustein 1 dient zur Ansteuerung eines Magnetventils und weist hierzu vier Ausgangsregister 2, 3, 4, 5 auf, die das Verhalten des Magnetventils bestimmen. Das Datenregister 2 enthält den aktuellen Steuerwert der Stromstärke durch das Magnetventil. In dem Regler-Register 4 und dem Vorsteuerungsregister 5 sind Steuerwerte enthalten, die für einen Regelkreis für das Magnetventil, insbesondere für einen P-Regler erforderlich sind. Das BIP-Register 3 enthält schließlich einen Steuerwert, der für das korrekte Schließen des Magnetventils, insbesondere für die Erkennung des geschlossenen Zustands des Magnetventils erforderlich ist.
  • Zur Verdeutlichung der Funktion des Schnittstellenbausteins 1 wird nachfolgend zunächst anhand von 3 ein Schließvorgang des Magnetventils mit dem Verlauf des elektrischen Stroms i während der einzelnen Phasen des Schließvorgangs beschrieben.
  • Der Schließvorgang des Magnetventils beginnt zum Zeitpunkt t0 mit einer sogenannten Vorbestromung des Magnetventils, die bis zum Zeitpunkt t1 andauert. Während dieser Vorbestromungsphase wird der elektrische Strom i durch das Magnetventil durch einen P-Regler hochgeregelt, so daß in der Vorbestromungsphase in dem Datenregister 2, dem Vorsteuerungsregister 5 und dem Reglerregister 4 des Schnittstellenbausteins 1 ein Steuerwert enthalten sein muß.
  • Danach wird das Magnetventil in der eigentlichen Schließphase bis zum Zeitpunkt t2 mit einem steilen Stromanstieg geschlossen. Hierbei erfolgt keine Regelung.
  • Anschließend wird der elektrische Strom i auf einen geringeren Wert zurückgeschaltet, der von t2 bis t3 konstant bleibt. In diesem Zustand wird das Anschlagen des Magnetventils in der Endstellung detektiert. Das Vorsteuerungsregister 5, das Reglerregister 4 und das BIP-Register 3 sind relevant.
  • In der nächsten Phase von t3 bis t4 wird der elektrische Strom i durch das Magnetventil auf einen noch geringeren Wert zurückgeschaltet, um Strom zu sparen, wobei das Magnetventil jedoch noch geschlossen bleibt. Das Reglerregister 4 und das Vorsteuerungsregister 5 sind relevant.
  • Zum Zeitpunkt t4 nimmt das Datenregister 2 des Schnittstellenbausteins 1 dann den Steuerwert Null an, so daß der elektrische Strom i durch das Magnetventil auf Null absinkt und das Magnetventil wieder geöffnet wird. Das Regler-Register 4 und das Vorsteuerungs-Register 5 sind hierbei irrelevant.
  • Aus der vorstehenden Beschreibung ist ersichtlich, daß beim Übergang zwischen den einzelnen Phasen die Inhalte eines oder mehrerer Ausgangsregister 2 bis 5 verändert werden müssen. Beim Ändern mehrerer Registerinhalte ist es wichtig, daß die einzelnen Ausgangsregister 2 bis 5 die neuen Steuerwerte exakt gleichzeitig annehmen, da eine zeitverzögerte Änderung der einzelnen Registerinhalte zu einem unerwünschten Verhalten des Magnetventils führen würde. Die Änderung der Registerinhalte erfolgt deshalb nicht durch sequentielles Einschreiben der neuen Werte in die einzelnen Ausgangsregister 2 bis 5, sondern durch eine exakt gleichzeitige Übernahme der neuen Steuerwerte von einer vorgeschalteten Speicherstruktur, die als Puffer fungiert und zuvor sequentiell mit den neuen Steuerwerten geladen wurde. Die Übernahme der neuen Steuerwerte in die Ausgangsregister 2 bis 5 wird hierbei jeweils durch ein in 2 dargestelltes Mikroprozessorsystem 6 getriggert, daß hierzu über eine Steuerleitung (MST_E – Magnetventil Strobe Eingang) mit den Registern verbunden ist.
  • Der in 1 dargestellte Schnittstellenbaustein 1 ermöglicht zwei verschiedene Betriebsarten, die entweder ein direktes Laden der Ausgangsregister 2 bis 5 durch das Mikroprozessorsystem 6 vorsehen oder in dem Schnittstellenbaustein 1 eine Pufferung mehrerer aufeinanderfolgender Sätze von Steuerwerten ermöglichen, die eine komplexe Stromkurve definieren können, wobei die Betriebsart des Schnittstellenbausteins 1 über eine Steuerleitung 7 (FM_DIS) ausgewählt werden kann.
  • Nachfolgend wird zunächst die erste Betriebsart beschrieben, die ein direktes Laden der Ausgangsregister 2 bis 5 vorsieht und im wesentlichen zu Testzwecken verwendet wird, da hierbei die Auswirkungen veränderter Steuerwerte auf das Magnetventil sofort beobachtet werden können.
  • In dieser Betriebsart werden die Ausgangsregister 2 bis 5 eingangsseitig über jeweils einen Multiplexer 8, 9, 10 bzw. 11 mit jeweils einem Puffer-Register 12, 13, 14 bzw. 15 ("Preset-Register") verbunden, das die neuen Steuerwerte vor dem Einschreiben in die Ausgangsregister 2 bis 5 zwischenspeichert, wobei der Multiplexer 8, 9, 10 bzw. 11 von der Steuerleitung 7 eingangsseitig auf den Ausgang der Puffer-Register 12 bis 15 geschaltet ist.
  • Das Einschreiben der neuen Steuerwerte in die Puffer-Register 12 bis 15 erfolgt durch das Mikroprozessorsystem 6, das hierzu über einen Datenbus 16, einen Adreßbus 17 und mehrere Steuerleitungen 18 bis 21 mit dem Schnittstellenbaustein 1 verbunden ist. Zunächst adressiert das Mikroprozessorsystem 6 über den Adreßbus 17 das gewünschte Puffer-Register 12, 13, 14 oder 15 und legt gleichzeitig den gewünschten Steuerwert auf den Datenbus 16. Darüber hinaus werden die Steuerleitungen 20 (CS_E – Chip Select Enable) und 21 (RW_E – Read/Write Enable) aktiviert, um den Schnittstellenbaustein 1 zur Verarbeitung der übertragenen Steuerwerte anzusteuern. Der Schnittstellenbaustein 1 dekodiert dann durch einen Adreßdekoder 22 den auf dem Adreßbus 17 liegenden Adreßwert und steuert entsprechend eines der Puffer-Register 12 bis 15 an, sofern sich der Schnittstellenbaustein 1 nicht in der anderen Betriebsart befindet und dementsprechend andere Register adressiert wurden. Das auf diese Weise adressierte Puffer-Register 12, 13, 14 oder 15 übernimmt daraufhin den neuen Steuerwert von dem Datenbus 16 und speichert diesen ein. Die neuen Steuerwerte werden auf diese Weise sequentiell in die Puffer-Register 12 bis 15 geschrieben, wobei auf die einzelnen Puffer-Register 12 bis 15 getrennt zugegriffen werden kann, was den Vorteil bietet, daß bei einer Änderung nur eines Steuerwerts auch nur ein Puffer-Register 12, 13, 14, oder 15 neu beschrieben werden muß, wofür nur ein Schreib-/Lesevorgang erforderlich ist. Die eigentliche Übernahme der in den Puffer-Registern 12 bis 15 zwischengespeicherten neuen Steuerwerte erfolgt dann gleichzeitig durch alle Ausgangsregister 2 bis 5, indem das Mikroprozessorsystem 6 die Steuerleitung 18 (MST_E – Magnetventil Strobe Eingang) aktiviert, woraufhin die Ausgangsregister 2 bis 5 die eingangsseitig anliegenden neuen Steuerwerte von den Pufferregistern 12 bis 15 übernehmen, wie auch aus 3 ersichtlich ist.
  • Im folgenden wird nun die zweite Betriebsart beschrieben, in der in dem Schnittstellenbaustein 1 mehrere aufeinanderfolgende Sätze von Steuerwerten gespeichert werden, die eine komplexe Stromkurve definieren, wodurch die Übertragung von Steuerwerten von dem Mikroprozessorsystem 6 zu dem Schnittstellenbaustein 1 nur zur Vorgabe eines Bewegungszyklus des Magnetventils notwendig ist, nicht jedoch für jede Zustandsänderung des Magnetventils. Der Adreßbus 17 und der Datenbus 16 des Mikroprozessorsystems 6 bleiben deshalb während des normalen Betriebs frei und können für andere Aufgaben verwendet werden.
  • Die Vorgabe eines Bewegungszyklus erfolgt durch das Mikroprozessorsystem 6, indem dieses über den Adreßbus 17 ein Adreßregister 23 ("File-Adreßdaten-Register") adressiert und über den Datenbus 16 einen Adreßwert überträgt, der nachfolgend zur Adressierung eines von vier weiteren Puffer-Registern 24 bis 27 ("File-Register") verwendet wird. Anschließend adressiert das Mikroprozessorsystem 6 ein Datenregister 28 ("File-Daten-Register") und legt den neuen Steuerwert auf den Datenbus 16, woraufhin der neue Steuerwert in das Datenregister 28 geschrieben wird. Anschließend wird der in dem Adreßregister 23 gespeicherte Adreßwert und der zugehörige Steuerwert in einen Datenspeicher 29 geschrieben, der mehrere Sätze von Steuerwerten aufnehmen kann und somit einen kompletten Bewegungszyklus des Magnetventils definiert.
  • Das Abrufen des in dem Datenspeicher 29 in Form von Steuerwerten abgelegten Bewegungszyklus wird durch das Mikroprozessorsystem 6 gesteuert, indem dieses die Steuerleitung 19 (FST_E – File Strobe Enable) aktiviert. Bei jeder Aktivierung der Steuerleitung 19 (FST_E) dekodiert ein Dekoder 30 einen der in dem Datenspeicher 29 gespeicherten Adreßwerte und aktiviert das zugehörige Pufferregister 24, 25, 26 oder 27, das daraufhin den zugehörigen Steuerwert aus dem Datenspeicher 29 übernimmt. Auf diese Weise wird ein kompletter Satz von Steuerwerten aus dem Datenspeicher 29 ausgelesen und in die Puffer- Register 24 bis 27 geschrieben. Vor dem Abruf eines Satzes von neuen Steuerwerten aus dem Datenspeicher 29 wird ein 5-Bit-Zähler 31 zurückgesetzt (z.B. durch Setzen eines Bits in einem der Register (FM_DIS)). Anschließend wird der Zähler 31 bei jeder Aktivierung der Steuerleitung 19 (FST_E) inkrementiert. Die Steuerleitung 7 (FM_DIS) steuert die Multiplexer 8 bis 11 zur Verbindung der Puffer-Register 24 bis 27 mit den Ausgangsregistern 2 bis 5 an. Die Übernahme der neuen Steuerwerte in die Ausgangsregister 2 bis 5 erfolgt dann wie in der ersten Betriebsart, indem das Mikroprozessorsystem 6 die mit den Ausgangsregistern 2 bis 5 verbundene Steuerleitung 18 (MST_E) aktiviert, woraufhin die Ausgangsregister 2 bis 5 die neuen Steuerwerte exakt gleichzeitig von den vorgeschalteten Puffer-Registern 24 bis 27 übernehmen. Vorteilhaft an dieser Betriebsart ist die Tatsache, daß in dem Datenspeicher 29 mehrere Sätze von Steuerwerten gespeicherten werden können, die beispielsweise den in 3 dargestellten Bewegungszyklus des Magnetventils steuern. Während des normalen Betriebs ist deshalb keine Übertragung neuer Steuerwerte von dem Mikroprozessorsystem 6 zu dem Schnittstellenbaustein 1 erforderlich.
  • 2 zeigt eine vorteilhafte Ausgestaltung des Mikroprozessorsystems 6 zur Ansteuerung des Schnittstellenbausteins 1. Das Mikroprozessorsystem 6 weist als Kern einen herkömmlichen Mikrocomputer 32 auf, der hier nur schematisch dargestellt ist und über den Adreßbus 17 und den Datenbus 16 mit dem Schnittstellenbaustein 1 kommuniziert. Der Mikrocomputer 32 hat im Rahmen der Erfindung die Aufgabe, die Steuerwerte eines kompletten Bewegungszyklus des Magnetventils in den Datenspeicher 29 des Schnittstellenbausteins 1 zu übertragen. Anschließend hat der Mikrocomputer 32 keine Kontrolle mehr über den Ablauf des Öffnungs- bzw. Schließvorgangs des Magnetventils.
  • Hierzu weist das Mikroprozessorsystem vielmehr eine als Einfachrechner realisierte sogenannten Micro-Engine 33 auf, welche die Steuerleitungen 18 (MST_E) und 19 (FST_E) bedient und damit sowohl das Auslesen der zwischengespeicherte Steuerwerte aus dem Datenspeicher 29 in die Puffer-Register 24 bis 27 als auch die Übernahme der Steuerwerte aus den Puffer-Registern 24 bis 27 bzw. 12 bis 15 in die Ausgangsregister 2 bis 5 steuert. Der Mikrocomputer 32 hat jedoch die Möglichkeit, über den Datenbus 16 Befehle an die Mikro-Engine 33 zu übertragen, damit diese anschließend den Schnittstellenbaustein 1 anders ansteuert.
  • Die Erfindung beschränkt sich in ihrer Ausführung nicht auf die vorstehend angegebenen bevorzugten Ausführungsbeispiele. Vielmehr ist eine Anzahl von Varianten denkbar, welche von der dargestellten Lösung auch bei grundsätzlich anders gearteten Ausführungen Gebrauch macht.

Claims (6)

  1. Digitale Schnittstelleneinheit (1) zur Ansteuerung eines Peripheriebausteins, insbesondere zur Ansteuerung eines Stellglieds, mit einem Dateneingang (16) zur Aufnahme eines Steuerwerts für den Peripheriebaustein, einem Ausgangsregister (2 bis 5) zur Speicherung des über den Dateneingang (16) aufgenommenen Steuerwerts und zur ausgangsseitigen Bereitstellung des Steuerwerts für den Peripheriebaustein, wobei das Ausgangsregister (2 bis 5) einen ersten Steuereingang (18, MST_E) aufweist und bei einer Aktivierung des ersten Steuereingangs (18, MST_E) den eingangsseitig anliegenden Steuerwert einspeichert und ausgibt, dadurch gekennzeichnet, dass dem Dateneingang (16) und dem Ausgangsregister zur Zwischenspeicherung des am Dateneingang (16) anliegenden Steuerwerts vor der ausgangsseitigen Bereitstellung ein Puffer-Register (12 bis 15) zwischengeschaltet ist, und dass der erste Steuereingang (18, MST_E) zur Verbindung mit einem Mikroprozessorsystem (6) ausgebildet ist, um durch das Mikroprozessorsystem (6) eine Übernahme der Steuerwerte in das Ausgangsregister (2 bis 5) zu aktivieren.
  2. Schnittstelleneinheit (1) nach Anspruch 1, dadurch gekennzeichnet, daß mehrere Ausgangsregister (2 bis 5) vorgesehen sind, um den Peripheriebaustein gleichzeitig mit mehreren Steuerwerten anzusteuern, wobei jedem Ausgangsregister (2 bis 5) und dem Dateneingang (16) jeweils ein Pufferspeicher (12 bis 15) zwischengeschaltet ist und die Pufferspeicher (12 bis 15) zur selektiven Adressierung eingangsseitig mit einem Adreßbus (17) verbunden sind.
  3. Schnittstelleneinheit (1) nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß dem Puffer-Register (24 bis 27) zur internen Zwischenspeicherung einer Sequenz mehrerer Steuerwerte ein Datenspeicher (29) vorgeschaltet ist, der mehrere Speicherplätze für jeweils einen Steuerwert oder einen Satz von Steuerwerten aufweist.
  4. Schnittstelleneinheit (1) nach Anspruch 3, gekennzeichnet durch einen mit dem Puffer-Register (24 bis 27) verbundenen zweiten Steuereingang (19, FST_E), wobei das Puffer-Register (24 bis 27) bei einer Aktivierung des zweiten Steuereingangs (19, FST_E) jeweils den nächsten Steuerwert der zwischengespeicherten Sequenz aus dem Datenspeicher (29) übernimmt.
  5. Schnittstelleneinheit (1) nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß dem Ausgangsregister (2 bis 5) ein Multiplexer (8 bis 11) mit zwei Eingängen vorgeschaltet ist, der zwei Betriebsarten ermöglicht, wobei der eine Eingang des Multiplexers (8 bis 11) zur Übernahme des eingangsseitig zuletzt aufgenommenen Steuerwerts mit einem ersten Pufferspeicher (12 bis 15) verbunden ist, während der andere Eingang des Multiplexers (8 bis 11) über einen zweiten Pufferspeicher (24 bis 27) mit dem Datenspeicher (29) verbunden ist, um die in dem Datenspeicher (29) zwischengespeicherten Steuerwerte sequentiell auszulesen und in das Ausgangsregister (2 bis 5) zu übernehmen.
  6. Schnittstelleneinheit (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Datenspeicher (29) zur Speicherung einer Sequenz von Steuerwerten eine Latch-Bank ist, die insbesondere Adressen und zugehörige Daten aufweist.
DE19830625A 1998-07-09 1998-07-09 Digitale Schnittstelleneinheit Expired - Fee Related DE19830625B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19830625A DE19830625B4 (de) 1998-07-09 1998-07-09 Digitale Schnittstelleneinheit
US09/346,596 US6480910B1 (en) 1998-07-09 1999-07-02 Digital interface unit with selective input registers providing control values to output registers that simultaneously output the control values when activated by control line
GB9915828A GB2342738B (en) 1998-07-09 1999-07-06 Digital interface unit
JP11196717A JP2000137673A (ja) 1998-07-09 1999-07-09 インタフェ―スユニット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19830625A DE19830625B4 (de) 1998-07-09 1998-07-09 Digitale Schnittstelleneinheit

Publications (2)

Publication Number Publication Date
DE19830625A1 DE19830625A1 (de) 2000-01-13
DE19830625B4 true DE19830625B4 (de) 2008-04-03

Family

ID=7873415

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19830625A Expired - Fee Related DE19830625B4 (de) 1998-07-09 1998-07-09 Digitale Schnittstelleneinheit

Country Status (4)

Country Link
US (1) US6480910B1 (de)
JP (1) JP2000137673A (de)
DE (1) DE19830625B4 (de)
GB (1) GB2342738B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19830625B4 (de) 1998-07-09 2008-04-03 Robert Bosch Gmbh Digitale Schnittstelleneinheit
DE102007008168A1 (de) * 2007-02-19 2008-08-28 Siemens Ag Schaltungsvorrichtung und entsprechendes Verfahren zum Ansteuern einer Last

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3587910T2 (de) * 1984-06-21 1994-12-15 Cray Research Inc Peripheres Interface-System.
US5740468A (en) * 1987-01-12 1998-04-14 Fujitsu Limited Data transferring buffer
DE19733748C2 (de) * 1997-08-04 1999-07-15 Bosch Gmbh Robert Datenübertragungsvorrichtung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3728684A (en) 1970-08-05 1973-04-17 Honeywell Inc Dynamic scanning algorithm for a buffered printer
GB1445414A (en) 1973-09-08 1976-08-11 Ibm Input/output control apparatus
US4048625A (en) 1976-05-05 1977-09-13 General Electric Company Buffered print control system using fifo memory
US4387433A (en) 1980-12-24 1983-06-07 International Business Machines Corporation High speed data interface buffer for digitally controlled electron beam exposure system
US4480314A (en) 1982-05-17 1984-10-30 International Business Machines Corporation Method for optimizing printer response time for a key to print operation
JPH01274202A (ja) * 1988-04-27 1989-11-02 Japan Tobacco Inc ループ制御装置
CA2046766A1 (en) * 1990-08-22 1992-02-23 Barton H. Snow Redundant fluidic multiplexer
DE4202761C2 (de) * 1992-01-31 1995-10-05 Hella Kg Hueck & Co Schaltung zur Ansteuerung und Überwachung induktiver Lasten, insbesondere von Magnetventilen in einem Antiblockierregelsystem
CA2136478A1 (en) 1993-11-30 1995-05-31 Robert J. Gove Digital memory for display system using spatial light modulator
US6049031A (en) * 1997-09-17 2000-04-11 Caulkins; Kenneth B. Magnetic valve system for a musical instrument
DE19830625B4 (de) 1998-07-09 2008-04-03 Robert Bosch Gmbh Digitale Schnittstelleneinheit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3587910T2 (de) * 1984-06-21 1994-12-15 Cray Research Inc Peripheres Interface-System.
US5740468A (en) * 1987-01-12 1998-04-14 Fujitsu Limited Data transferring buffer
DE19733748C2 (de) * 1997-08-04 1999-07-15 Bosch Gmbh Robert Datenübertragungsvorrichtung

Also Published As

Publication number Publication date
GB2342738A (en) 2000-04-19
US6480910B1 (en) 2002-11-12
DE19830625A1 (de) 2000-01-13
GB2342738B (en) 2001-07-11
GB9915828D0 (en) 1999-09-08
JP2000137673A (ja) 2000-05-16

Similar Documents

Publication Publication Date Title
DE3909896C2 (de)
DE3687787T2 (de) Speicherzugriff-steuerungsschaltung.
EP0030007A2 (de) Integrierter Speicherbaustein mit wählbaren Betriebsfunktionen
DE4003507A1 (de) Digitales steuergeraet, insbesondere zuend- und/oder einspritzsteuergeraet fuer kraftfahrzeuge
DE4019135A1 (de) Serieller speicher auf ram-basis mit parallelem voraus-lesen
DE2364254A1 (de) Schaltungsanordnung fuer datenverarbeitende geraete
DE2936913A1 (de) Verfahren und system zur steuerung von eingabe und ausgabe bei einer prozesssteuerung
DE3148099C2 (de) Anordnung zum Erkennen einer Digitalfolge
DE102006048206A1 (de) Speichersysteme und Verfahren zum Betreiben der Speichersysteme
DE2531382A1 (de) Halbleiterspeicher zum blockorientierten lesen und schreiben
DE3688564T2 (de) Sequentielle logische Schaltung.
DE10215362A1 (de) Integrierter Speicher mit einem Speicherzellenfeld mit mehreren Speicherbänken und Schaltungsanordnung mit einem integrierten Speicher
DE3543996A1 (de) Mehrrechnersystem
DE69222793T2 (de) Halbleiterspeicheranordnung
DE3214230A1 (de) Speicheranordnung mit mehrfach-zugriffsleitungen
DE102004033387B4 (de) Digitale RAM-Speicherschaltung mit erweiterter Befehlsstruktur
DE19830625B4 (de) Digitale Schnittstelleneinheit
DE19934500C2 (de) Synchroner integrierter Speicher
DE3883822T2 (de) Halbleiterspeichervorrichtung.
DE4302553A1 (en) High security binary counting method for chip card - offsetting final state of binary number w.r.t. sequence such that contents of counter never represents number smaller than previous value
DE2316321C2 (de) Schaltungsanordnung an der Schnittstelle zwischen einer Steuerung eines Rechenwerkes und einem Hauptspeichers einer Rechenanlage
DE4200285A1 (de) Microcomputer-speicherzugriffverfahren
DE3633898C2 (de)
DE102004024942B3 (de) Speicherschaltung und Verfahren zum Auslesen von einer in der Speicherschaltung enthaltenen spezifischen Betriebsinformationen
DE2242279B2 (de) Schaltungsanordnung zur Ermittlung von Fehlern in einer Speichereinheit eines programmgesteuerten Datenvermittiungssystems

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G06F 1300

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110201