DE4200285A1 - Microcomputer-speicherzugriffverfahren - Google Patents
Microcomputer-speicherzugriffverfahrenInfo
- Publication number
- DE4200285A1 DE4200285A1 DE4200285A DE4200285A DE4200285A1 DE 4200285 A1 DE4200285 A1 DE 4200285A1 DE 4200285 A DE4200285 A DE 4200285A DE 4200285 A DE4200285 A DE 4200285A DE 4200285 A1 DE4200285 A1 DE 4200285A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- command
- buffer
- central unit
- fast
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 151
- 238000000034 method Methods 0.000 claims description 19
- 230000003068 static effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3814—Implementation provisions of instruction buffers, e.g. prefetch buffer; banks
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Microcomputers (AREA)
- Executing Machine-Instructions (AREA)
- Memory System (AREA)
Description
Die Erfindung bezieht sich auf einen Mikrocomputer und
insbesondere auf ein Speicherzugriffverfahren für den Ab
ruf von Speichern durch eine Zentraleinheit.
Fig. 6 ist ein Blockschaltbild, das den Aufbau eines
herkömmlichen Mikrocomputers zeigt, auf den sich dieses
Verfahren bezieht. Die Fig. 6 zeigt eine Zentraleinheit
(CPU) 1, einen Befehlswarteschlangenpuffer 2 für eine
vorausgehende Aufnahme eines Befehls und dessen vorüber
gehende Speicherung und einen internen Speicher 3 in Form
eines Festspeichers (ROM) oder eines Schreib/Lese
speichers (RAM). Die Zentraleinheit 1, der Befehlswarte
schlangenpuffer 2 und der interne Speicher 3 sind
miteinander über einen internen Bus 4 zu einem Ein
zelbaustein-Mikrocomputer 5 verbunden. Außerhalb des Mi
krocomputers 5 ist ein externer Speicher 6 angeschlossen,
der mit dem internen Bus 4 des Mikrocomputers 5 über
einen externen Bus 7 verbunden ist. Im allgemeinen wird
der in den Mikrocomputer 5 eingebaute interne Speicher 3
häufig abgerufen. Da die Kapazität des Speichers 3 be
grenzt ist, wird ein teurer schneller Speicher bzw. ein
Speicher für schnellen Zugriff verwendet. Der externe
Speicher 6 ist über den externen Bus 7 mit dem Mikrocom
puter 5 verbunden. Da der Speicher 6 große Kapazität ha
ben soll, wird ein billiger langsamer Speicher verwendet.
Nachstehend werden die Funktionen beschrieben: Die Zen
traleinheit 1 führt einen Befehl durch Abrufen eines Be
fehlscodesignals aus dem Puffer 2 aus. Falls dabei der
angeforderte Befehlscode nicht in dem Puffer 2 gespei
chert ist, übergeht die Zentraleinheit 1 den Puffer 2, um
unabhängig von dem Zugriff zu dem internen Speicher 3
oder dem externen Speicher 6 für das Ausführen des
Befehls den Befehlscode direkt aus dem internen Speicher
3 oder dem externen Speicher 6 abzurufen, wie es durch
eine gestrichelte Linie dargestellt ist. Auf diese Weise
kann der Speicherzugriff beschleunigt werden.
Fig. 7 ist ein Blockschaltbild, das die das Speicherzu
griffverfahren betreffende Gestaltung eines anderen Mi
krocomputers nach dem Stand der Technik zeigt. Die Fig.
7 zeigt eine Zentraleinheit (CPU) 1, einen Befehlswarte
schlangenpuffer 2 und interne Speicher 3a und 3b. Der
Speicher 3a ist ein schneller Speicher bzw. ein Speicher
mit schnellem Speicherzugriff wie ein dynamischer oder
statischer Schreib/Lesespeicher (DRAM oder SRAM), während
der Speicher 3b ein langsamer Speicher wie beispielsweise
ein löschbarer programmierbarer Festspeicher (EPROM) ist.
Die Zentraleinheit 1, der Puffer 2 und die Speicher 3a
und 3b sind miteinander über einen internen Bus 4 ver
bunden und bilden einen Einchip-Mikrocomputer 5. Der den
langsamen Speicher 3b bildende EPROM ist zwar infolge
seiner Struktur langsam, wird aber für Mikrocomputer
häufig als umladbarer nichtflüchtiger Speicher verwendet.
Im folgenden wird die Funktion dieses herkömmlichen Mi
krocomputers beschrieben: Die Zentraleinheit 1 führt
einen Befehl durch Aufnehmen eines Befehlscodes aus dem
Befehlswarteschlangenpuffer 2 aus. Falls dabei der an
geforderte Befehlscode nicht in dem Puffer 2 gespeichert
ist, übergeht die Zentraleinheit 1 den Puffer 2, um für
das Ausführen des Befehls unabhängig von dem Zugriff zu
dem schnellen Speicher 3a oder dem langsamen Speicher 3b
den Befehlscode direkt aus dem schnellen Speicher 3a oder
dem langsamen Speicher 3b aufzunehmen, wie es durch eine
gestrichelte Linie dargestellt ist. Auf diese Weise kann
der Speicherzugriff beschleunigt werden.
Bei dem Speicherzugriff in einem herkömmlichen Mikrocom
puter wird dann, wenn in dem Befehlswarteschlangenpuffer
der angeforderte Befehlscode nicht gespeichert ist, von
der Zentraleinheit der Befehlswarteschlangenpuffer über
gangen, um unabhängig von dem schnellen internen Speicher
oder dem langsamen externen Speicher nach Fig. 6 bzw.
unabhängig von dem schnellen internen Speicher und dem
langsamen externen Speicher nach Fig. 7 einen Befehls
code direkt aus dem internen oder externen Speicher bzw.
dem schnellen oder langsamen Speicher abzurufen. Daher
kann wegen der strikten Zeitsteuerung bei dem Abrufen des
Befehlscodes aus dem langsamen externen Speicher oder dem
langsamen internen Speicher wie dem EPROM der Befehlscode
nicht aufgenommen werden oder ein Fehler auftreten. Die
Geschwindigkeit des Speichers ist von den dem verwendeten
Speicherelement eigentümlichen Zugriffeigenschaften ab
hängig. Sie ist jedoch letzlich in Bezug auf die Ge
schwindigkeit der Zentraleinheit festgelegt. Daher kann
heutzutage dieses Problem leicht auftreten, weil
entsprechend die erhöhten Arbeitstaktfrequenz oder
dergleichen die Arbeitsgeschwindigkeit der Zentraleinheit
stark erhöht ist.
Zum Lösen dieses Problems liegt der Erfindung die Aufgabe
zugrunde, für einen Mikrocomputer ein Speicherzugriff
verfahren zu schaffen, das eine verbesserte Zuverläs
sigkeit ohne Verminderung der Zugriffleistung für
schnelle Speicher und ein zuverlässiges Abrufen von Be
fehlscodes aus langsamen Speichern ermöglicht, falls ein
erforderlicher Befehlscode nicht in einem Befehlswarte
schlangenpuffer gespeichert ist.
Bei dem erfindungsgemäßen Speicherzugriffverfahren für
einen Mikrocomputer, in welchem für das Ausführen von
Befehlen eine Zentraleinheit einen Speicher über einen
Befehlswarteschlangenpuffer abruft, um den benötigten
Befehlscode aus dem Befehlswarteschlangenpuffer auf zu
nehmen, wenn der Befehlscode in dem Puffer gespeichert
ist, wird dann, wenn der angeforderte Befehlscode nicht
in dem Puffer gespeichert ist, von der Zentraleinheit
ermittelt, ob der abzurufende Speicher ein schneller
Speicher oder ein langsamer Speicher ist, und bei einem
schnellen Speicher der Puffer übergangen, um den
Befehlscode direkt aus dem Speicher aufzunehmen, bzw. bei
einem langsamen Speicher das Aufnehmen des Befehlscodes
in den Puffer abgewartet, ohne den Puffer zu übergehen.
Dieses Speicherzugriffverfahren ermöglicht es, auf
gesonderte Weise einen in den Mikrocomputer als schnellen
Speicher eingebauten internen Speicher und einen außen an
den Mikrocomputer als langsamen Speicher angeschlossenen
externen Speicher sowie auch einen in den Mikrocomputer
als schnellen Speicher in Form eines dynamischen oder
statischen Schreib/Lesespeichers eingebauten internen
Speicher und einen als langsamen Speicher in Form eines
löschbaren programmierbaren Festspeichers oder derglei
chen eingebauten internen Speicher einzusetzen. Falls der
erfindungsgemäße Befehlscode nicht in dem Be
fehlswarteschlangenpuffer vorhanden ist, wird von der
Zentraleinheit der Puffer umgangen, wenn der interne
Speicher abgerufen wird, jedoch nicht dann, wenn der ex
terne Speicher abgerufen wird. Daher kann insbesondere
bei dem Zugriff zu dem externen Speicher die Zugriffzeit
gesichert werden und der Befehlscode zuverlässig aufge
nommen werden.
Hinsichtlich des internen Speichers ist es möglich, ent
sprechend den Speicherzugriffeigenschaften zu wählen, ob
der Befehlswarteschlangenpuffer zu umgehen ist oder
nicht. Daher wird für den langsamen Speicher die
Zugriffzeit gesichert und es kann der Befehlscode auf
zuverlässiger Weise aufgenommen werden.
Die Erfindung wird nachstehend anhand von Ausführungs
beispielen unter Bezugnahme auf die Zeichnung näher
erläutert.
Fig. 1 ist ein vereinfachtes Blockschaltbild, das einen
grundlegenden Aufbau eines Befehlswarteschlangenpuffers
für das Ausführen des erfindungsgemäßen Speicherzugriff
verfahrens zeigt.
Fig. 2 ist eine Darstellung von Verbindungen zwischen
einer Zentraleinheit und dem Puffer nach Fig. 1.
Fig. 3 ist ein Ablaufdiagramm, das das erfindungsgemäße
Speicherzugriffsverfahren veranschaulicht.
Fig. 4 ist eine Darstellung der Funktion bei dem erfin
dungsgemäßen Verfahren gemäß einem Ausführungsbeispiel.
Fig. 5 ist eine Darstellung der Funktion bei dem erfin
dungsgemäßen Verfahren gemäß einem weiteren Ausführungs
beispiel.
Fig. 6 ist ein Blockschaltbild des Hauptteils eines
herkömmlichen Mikrocomputers.
Fig. 7 ist ein Blockschaltbild des Hauptteils eines
weiteren herkömmlichen Mikrocomputers.
Als erstes wird eine grundlegende Gestaltung beschrieben,
die für das Ausführen des Speicherzugriffverfahrens er
forderlich ist. Die Fig. 1A und 1B sind vereinfachte
Blockschaltbilder, die jeweils Fälle veranschaulichen,
bei denen eine Zentraleinheit einen nachfolgend kurz als
Befehlspuffer bezeichneten Befehlswarteschlangenpuffer 2
übergeht bzw. nicht übergeht. Die Fig. 2 ist eine Dar
stellung von Verbindungen zwischen einer Zentraleinheit 1
und dem Befehlspuffer 2.
Diese Figuren zeigen entgegengesetzt parallel geschaltete
Pufferstufen 2a und 2b, die jeweils zu einem Speicher
bzw. zu der Zentraleinheit hin mit n-Kanal-Transistoren
2c und 2d verbunden sind, welche von der Zentraleinheit 1
über Signalleitungen 1a bzw. 1b gesteuert werden. Der
Befehlspuffer 2 enthält diese Teile entsprechend der
Anzahl der Bits einer internen Sammelleitung 4. Wenn
gemäß der Darstellung in Fig. 1A die Zentraleinheit den
Befehlspuffer 2 übergeht, wird von der Zentraleinheit 1
ein Signal mit dem hohen Pegel "H" an die Signalleitung
1a zum Einschalten des Transistors 2c und auch an die
Signalleitung 1b zum Einschalten des Transistors 2d
angelegt. Daher umgehen die Daten den Befehlspuffer 2
gemäß der Darstellung durch eine gestrichelte Linie. Wenn
dagegen gemäß der Darstellung in Fig. 1B die
Zentraleinheit den Befehlspuffer nicht umgeht, wird an
die Signalleitung 1b ein Signal mit dem niedrigen Pegel
"L" angelegt, um den Transistor 2d auszuschalten, während
an die Signalleitung 1a das Signal mit dem Pegel "H"
angelegt wird, um den Transistor 2c einzuschalten. Daher
werden gemäß der Darstellung durch eine gestrichelte
Linie die Daten vorübergehend in dem Befehlspuffer 2
aufgenommen.
Die Fig. 3 ist ein Ablaufdiagramm, das das von der Zen
traleinheit 1 ausgeführte Speicherzugriffverfahren ver
anschaulicht. Als erstes führt die Zentraleinheit 1 einen
Befehl dadurch aus, daß sie an den Befehlspuffer 2 ein
Befehlscode-Abrufsignal (Schritt S1) und eine entspre
chende Adresse (Schritt S2) abgibt. Dann prüft die Zen
traleinheit, ob der angeforderte Befehlscode in dem Be
fehlspuffer 2 enthalten ist (Schritt S3). Wenn dies der
Fall ist, nimmt die Zentraleinheit auf üblicher Weise den
Befehlscode aus dem Befehlspuffer 2 auf (Schritt S4).
Falls der Befehlscode nicht in dem Befehlspuffer 2
enthalten ist, ermittelt die Zentraleinheit 1, ob der
schnelle Speicher abzurufen ist (Schritt S5). Wenn die
Zentraleinheit 1 den schnellen Speicher abruft, übergeht
sie den Befehlspuffer 2, um wie üblich den Befehlscode
direkt aus dem Speicher aufzunehmen (Schritt S6). Wenn
dagegen die Zentraleinheit 1 den langsamen Speicher
abruft, wartet sie das Aufnehmen des Befehlscodes aus dem
Speicher in den Befehlspuffer 2 ab, ohne den Befehls
puffer 2 zu übergehen (Schritt S7). Der Zugriff zu dem
schnellen Speicher oder dem langsamen Speicher kann aus
den im Adressenbereich der Zentraleinheit 1 enthaltenen
Adressen des schnellen Speichers und des langsamen
Speichers ermittelt werden.
Im folgenden wird anhand der Fig. 4 die Funktion in dem
Fall beschrieben, daß das erfindungsgemäße Speicherzu
griffsverfahren bei dem in Fig. 6 gezeigten herkömmli
chen Mikrocomputer angewandt wird.
Zunächst wird der Fall beschrieben, daß ein schneller
Speicher wie ein interner Speicher 3 abgerufen wird. In
diesem Fall wird gemäß Fig. 4A dann, wenn der Befehls
code nicht in dem Befehlspuffer 2 gespeichert ist, ähn
lich wie bei dem herkömmlichen Verfahren von der Zen
traleinheit 1 der Befehlspuffer 2 übergangen, um zum
Ausführen eines Befehls den Befehlscode direkt aus dem
internen Speicher 3 aufzunehmen. Wenn jedoch der ange
forderte Befehlscode nicht in dem Befehlspuffer 2
enthalten ist und die Zentraleinheit 1 einen langsamen
Speicher wie einen externen Speicher 6 abruft, wird gemäß
Fig. 4B anders als bei dem Hindurchleiten der Daten aus
dem internen Speicher 3 durch den Befehlspuffer der
Befehlscode von der Zentraleinheit 1 vorübergehend in dem
Befehlspuffer 2 gespeichert und von der Zentraleinheit
einen Zyklus später der angeforderte Befehlscode aus dem
Befehlspuffer 2 aufgenommen. Da auf diese Weise die
Zugriffzeit für den externen Speicher 6 sichergestellt
ist, wird der Befehlscode sicher aufgenommen, so daß für
den Speicherzugriff die Zuverlässigkeit verbessert ist.
Gemäß diesem Ausführungsbeispiel kann dann, wenn der an
geforderte Befehlscode nicht in dem Befehlspuffer 2 ge
speichert ist, zwischen dem Übergehen und dem Nichtüber
gehen des Befehlsspeichers 2 in Abhängigkeit davon ge
wählt werden, ob der interne Speicher 3 oder der externe
Speicher 6 abgerufen wird. Insbesondere wegen des
Sicherstellens der Zugriffszeit bei dem Zugriff zu dem
externen Speicher 6 kann der Befehlscode zuverlässig
abgerufen werden und damit die Zuverlässigkeit bei dem
Speicherzugriff verbessert werden. Damit ist zu erwarten,
daß die gesamte Leistungsfähigkeit des Mikrocomputer
systems verbessert ist. Ferner besteht auch ein Vorteil
darin, daß bei der Auslegung eines Systems mit einem
Mikrocomputer die Zeitsteuerung für den externen Speicher
6 auf einfache Weise angesetzt werden kann.
Im folgenden wird anhand der Fig. 5 die Funktion bei der
Anwendung des erfindungsgemäßen Speicherzugriffverfahrens
bei dem in Fig. 7 gezeigten herkömmlichen Mikrocomputer
beschrieben.
Wenn der Befehlspuffer 2 leer ist und für einen Zugriff
zu dem schnellen Speicher 3a wie dem dynamischen oder
statischen Schreib/Lesespeicher (DRAM oder SRAM) über
gangen wird, wird gemäß Fig. 5A von der Zentraleinheit 1
zum Ausführen des Befehls der Befehlscode durch Übergehen
des Befehlspuffers 2 direkt aus dem schnellen Speicher 3a
aufgenommen. Wenn der Befehlspuffer 2 leer ist, jedoch
für den Zugriff zu dem langsamen Speicher 3b wie dem
EPROM nicht übergangen wird, ruft die Zentraleinheit 1
den Befehlscode aus dem langsamen Speicher 3b ab. In
diesem Fall wird zum Ausführen des Befehls von der
Zentraleinheit 1 der Befehlscode vorübergehend in dem
Befehlspuffer 2 gespeichert, wonach einen Zyklus später
der Befehlscode aus dem Befehlspuffer 2 abgerufen wird.
Auf diese Weise wird durch das Wählen des Übergehens oder
des Nichtübergehens des Befehlspuffers 2 gemäß der
Zugriffeigenschaften des internen Speichers der Befehls
code zuverlässig abgerufen und die Zuverlässigkeit des
Speicherzugriffs verbessert.
Gemäß diesem Ausführungsbeispiel kann auf die vorstehend
beschriebene Weise dann, wenn der angeforderte Befehls
code nicht in dem Befehlspuffer enthalten ist, entspre
chend der Zugriffeigenschaften des internen Speichers das
Übergehen oder Nichtübergehen des Befehlspuffers 2 ge
wählt werden. Insbesondere wegen des Sicherstellens der
Zugriffzeit bei dem Zugriff zu dem langsamen Speicher 3b
wie dem EPROM wird der Befehlscode sicher abgerufen und
die Zuverlässigkeit bei dem Speicherzugriff verbessert.
Auf diese Weise wird die gesamte Leistungsfähigkeit des
Mikrocomputers verbessert. Fernen kann bei dem Auslegen
eines Mikrocomputers die Zeitsteuerung für den langsamen
Speicher 3b wie den EPROM auf einfache Weise festgelegt
werden.
Wenn der angeforderte Befehlscode nicht in dem Befehls
puffer enthalten ist und die Zentraleinheit einen Spei
cher abruft, wird auf die vorstehend beschriebene Weise
bei dem erfindungsgemäßen Verfahren ermittelt, ob der
abzurufende Speicher ein schneller oder ein langsamer
Speicher ist. Wenn der abzurufende Speicher ein schneller
Speicher ist, übergeht die Zentraleinheit den Befehls
puffer, um den Befehlscode direkt aus dem Speicher
abzurufen. Wenn der abzurufende Speicher ein langsamer
Speicher ist, wartet die Zentraleinheit das Aufnehmen des
Befehlscodes in den Befehlspuffer ab, ohne diesen zu
übergehen. Daher wird dann, wenn der angeforderte
Befehlscode nicht im Befehlspuffer gespeichert ist, ohne
Verschlechterung der Zugriffabwicklung für den schnellen
Speicher der Befehlscode zuverlässig aus dem langsamen
Speicher abgerufen und die Zuverlässigkeit verbessert.
Ferner ist es vorteilhaft, daß bei der Auslegung die
Zeitsteuerung auf einfache Weise eingestellt werden kann.
Dieses Speicherzugriffverfahren ermöglicht es, auf ge
trennte Weise den in einen Mikrocomputer eingebauten in
ternen Speicher als schnellen Speicher und den außen an
den Mikrocomputer angeschlossenen Steckanschluß-Speicher
als langsamen Speicher zu verwenden sowie auch den in den
Mikrocomputer eingebauten internen Speicher als schnellen
Speicher in Form eines dynamischen oder statischen
Schreib/Lesespeichers (DRAM oder SRAM) oder als langsamen
Speicher in Form eines löschbaren programmierbaren Fest
speichers (EPROM) oder dergleichen zu verwenden.
Claims (4)
1. Mikrocomputer-Speicherzugriffverfahren für eine Zen
traleinheit, die einen Speicher über einen Befehlspuffer
abruft und die zum Ausführen eines Befehls aus dem Be
fehlspuffer einen Befehlscode aufnimmt, wenn dieser im
Befehlspuffer enthalten ist, dadurch gekennzeichnet, daß
dann, wenn der angeforderte Befehlscode nicht in dem Be
fehlspuffer enthalten ist, die Zentraleinheit ermittelt,
ob der abzurufende Speicher ein schneller Speicher oder
ein langsamer Speicher ist, und die Zentraleinheit den
Befehlscode unter Übergehung des Befehlspuffers direkt
aus dem schnellen Speicher abruft oder für den langsamen
Speicher das Aufnehmen des Befehlscodes in den Befehls
puffer ohne Übergehen des Befehlspuffers abwartet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
der Befehlspuffer für jedes Bit einer internen
Sammelleitung mit entgegengesetzt parallel geschaltetem
Pufferstufen und mit von der Zentraleinheit über Signal
leitungen gesteuerten Transistoren an der Speicheran
schlußseite und an der Zentraleinheitsanschlußseite
derselben ausgestattet wird und daß von der Zentral
einheit über die Signalleitungen die Transistoren an der
Speicheranschlußseite und der Zentraleinheitsanschluß
seite eingeschaltet werden, wenn der Befehlspuffer
übergangen wird, oder von der Zentraleinheit über die
Signalleitungen der Transistor an der Speicheran
schlußseite eingeschaltet und der Transistor an der
Zentraleinheitsanschlußseite ausgeschaltet wird, wenn der
Befehlspuffer nicht übergangen wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß als schneller Speicher ein in den
Mikrocomputer eingebauter interner Speicher verwendet
wird und als langsamer Speicher ein außen an den
Mikrocomputer angeschlossener externer Speicher verwendet
wird.
4. Verfahren nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß ein in den Mikrocomputer eingebauter
interner Speicher als schneller Speicher in Form eines
dynamischen oder statischen Schreib/Lesespeichers oder
als langsamer Speicher in Form eines löschbaren
programmierbaren Festspeichers oder dergleichen verwendet
wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3012860A JPH0695875A (ja) | 1991-01-09 | 1991-01-09 | マイクロコンピュータのメモリアクセス方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4200285A1 true DE4200285A1 (de) | 1992-07-16 |
DE4200285C2 DE4200285C2 (de) | 1998-07-30 |
Family
ID=11817168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4200285A Expired - Fee Related DE4200285C2 (de) | 1991-01-09 | 1992-01-08 | Microcomputer-Speicherzugriffverfahren |
Country Status (4)
Country | Link |
---|---|
US (1) | US5928354A (de) |
JP (1) | JPH0695875A (de) |
CA (1) | CA2059033C (de) |
DE (1) | DE4200285C2 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9805479D0 (en) * | 1998-03-13 | 1998-05-13 | Sgs Thomson Microelectronics | Microcomputer |
GB9805485D0 (en) * | 1998-03-13 | 1998-05-13 | Sgs Thomson Microelectronics | Microcomputer |
GB9805486D0 (en) | 1998-03-13 | 1998-05-13 | Sgs Thomson Microelectronics | Adapter |
US7039770B1 (en) * | 2002-03-05 | 2006-05-02 | Juniper Networks, Inc. | Low latency request dispatcher |
JP2005216027A (ja) * | 2004-01-30 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 暗号化装置及びこれを備えた暗号化システム並びに復号化装置及びこれを備えた半導体システム |
JP4878979B2 (ja) * | 2006-10-11 | 2012-02-15 | 株式会社ソニー・コンピュータエンタテインメント | マルチプレクサおよび情報処理装置 |
JP2010271874A (ja) * | 2009-05-20 | 2010-12-02 | Kyocera Mita Corp | 情報処理装置および画像形成装置 |
US9354887B2 (en) * | 2010-06-28 | 2016-05-31 | International Business Machines Corporation | Instruction buffer bypass of target instruction in response to partial flush |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3964027A (en) * | 1973-04-19 | 1976-06-15 | Compagnie Honeywell Bull (Societe Anonyme) | Apparatus and method for recording and using microprogrammes in a data processing system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4635194A (en) * | 1983-05-02 | 1987-01-06 | International Business Machines Corporation | Instruction buffer bypass apparatus |
US4942518A (en) * | 1984-06-20 | 1990-07-17 | Convex Computer Corporation | Cache store bypass for computer |
JPS6356731A (ja) * | 1986-08-27 | 1988-03-11 | Mitsubishi Electric Corp | デ−タ処理装置 |
US5201041A (en) * | 1988-12-29 | 1993-04-06 | International Business Machines Corporation | Cache bypass apparatus |
-
1991
- 1991-01-09 JP JP3012860A patent/JPH0695875A/ja active Pending
-
1992
- 1992-01-08 CA CA002059033A patent/CA2059033C/en not_active Expired - Fee Related
- 1992-01-08 DE DE4200285A patent/DE4200285C2/de not_active Expired - Fee Related
-
1994
- 1994-12-16 US US08/357,551 patent/US5928354A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3964027A (en) * | 1973-04-19 | 1976-06-15 | Compagnie Honeywell Bull (Societe Anonyme) | Apparatus and method for recording and using microprogrammes in a data processing system |
Non-Patent Citations (2)
Title |
---|
US IBM Technical Disclosure Bulletin, Vol. 26, No. 8, Januar 1984, S. 4263 * |
US-Z.: Electronic Design, 13. Oktober 1983, S. 133-139 * |
Also Published As
Publication number | Publication date |
---|---|
US5928354A (en) | 1999-07-27 |
CA2059033C (en) | 1996-03-05 |
DE4200285C2 (de) | 1998-07-30 |
CA2059033A1 (en) | 1992-07-10 |
JPH0695875A (ja) | 1994-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4204119C2 (de) | Multiprozessorsystem | |
EP0013737B1 (de) | Mehrstufige Speicherhierarchie für ein Datenverarbeitungssystem | |
DE1499722C2 (de) | Einrichtung zur Modifizierung von Informationswörtern | |
EP0268285A2 (de) | Verfahren und Schaltungsanordnung zum Urladen eines Zweitrechners | |
DE4114410C2 (de) | ||
DE68916563T2 (de) | Speicheranordnung mit Vorhersage der Bausteinauswahl. | |
DE10116639A1 (de) | Schreib/Lese-Abgleichschema zur Portverringerung in Mehrfachport-SRAM-Zellen | |
DE4200285A1 (de) | Microcomputer-speicherzugriffverfahren | |
DE2551741A1 (de) | Datenverarbeitungseinrichtung | |
DE69021617T2 (de) | Speicher, der verteiltes Laden von Datenleitungen verwendet. | |
DE2108157A1 (de) | Datenverarbeitungsanlage mit über lagertem Speicherverkehr | |
EP0075714B1 (de) | Onchip Mikroprozessorcachespeicher und Verfahren zu seinem Betrieb | |
DE4302754C1 (de) | Monolithisch integrierte Datenspeicheranordnung und Verfahren zu deren Betrieb | |
DE2747304A1 (de) | Einrichtung zur mikrobefehlssteuerung | |
DE4206079A1 (de) | Halbleiterspeichereinrichtung und datenleseverfahren hierfuer | |
DE19713178A1 (de) | Schaltungsanordnung mit einem Prozessor und einem Datenspeicher | |
DE2000608C3 (de) | Schaltungsanordnung fuer eine Nachrichtenverarbeitungs-,insbesondere fuer eine Nachrichtenvermittlungsanlage | |
DE69629542T2 (de) | Adressierbares serielles prüfsystem | |
EP0025952B1 (de) | Schaltungsanordnung für einen Mikrocomputer mit Interpretorspeicher | |
DE10332314B4 (de) | Halbleiterspeicher mit kurzer effektiver Wortleitungszykluszeit sowie Verfahren zum Lesen von Daten aus einem derartigen Halbleiterspeicher | |
DE19830625B4 (de) | Digitale Schnittstelleneinheit | |
DE19625628C1 (de) | Halbleiterspeichervorrichtung | |
EP0375711B1 (de) | Verfahren zum betrieb einer speicherprogrammierbaren steuerung und einrichtung zur durchführung des verfahrens | |
DE3617964C2 (de) | ||
WO2001031406A1 (de) | Verfahren zum initialisieren oder konfigurieren einer elektrischen schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |