DE19824400C2 - Leiterbahn-Kontaktierungsanordnung - Google Patents
Leiterbahn-KontaktierungsanordnungInfo
- Publication number
- DE19824400C2 DE19824400C2 DE19824400A DE19824400A DE19824400C2 DE 19824400 C2 DE19824400 C2 DE 19824400C2 DE 19824400 A DE19824400 A DE 19824400A DE 19824400 A DE19824400 A DE 19824400A DE 19824400 C2 DE19824400 C2 DE 19824400C2
- Authority
- DE
- Germany
- Prior art keywords
- contact hole
- conductor track
- area
- insulator layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Die vorliegende Erfindung betrifft eine Leiterbahn-
Kontaktierungsanordnung zum Kontaktieren einer ersten Lei
terbahn, welche auf einem Substrat aufgebracht und mit ei
ner ersten Isolatorschicht überzogen ist, über ein Kontakt
loch in der ersten Isolatorschicht mit einer zweiten Lei
terbahn.
Obwohl auf die Kontaktierung beliebiger Leiterbahnen an
wendbar, werden die vorliegende Erfindung sowie die ihr zu
grundeliegende Problematik in bezug auf die Kontaktierung
einer auf einem Siliziumsubstrat aufgebrachten Platin-
Leiterbahn und einer Aluminium-Bondlandleiterbahn erläu
tert.
Fig. 4a-c sind eine schematische Darstellung einer üblichen
Kontaktierungsanordnung, und zwar Fig. 4a in Draufsicht,
Fig. 4b in Querschnittsansicht bei positiver Ätzflanke der
Isolatorschicht und Fig. 4c in Querschnittsansicht bei ne
gativer Ätzflanke der Isolatorschicht.
In Fig. 4a-c bezeichnen Bezugszeichen 10 ein Si-Substrat,
40 eine Platin-Leiterbahn, 50 ein CVD-Oxid, 53 eine positi
ve Ätzflanke, 55 eine negative Ätzflanke, 60 eine Alumini
um-Bondlandleiterbahn, 61 einen Stegbereich, 62 einen Land
bereich, 65 Aluminium-Abschnürungen, 67 eine Abrißkante, L
ein Kontaktloch und Rc einen Kontaktlochübergangswider
stand.
Die in Fig. 4a-c gezeigte Anordnung dient der Überleitung
der länglichen Platin-Leiterbahn 40 über einen schmaleren
Stegbereich 61 der Aluminium-Bondlandleiterbahn 60 in einen
breiteren Landbereich 62 der Aluminium-Bondlandleiterbahn
60.
Die auf dem Substrat 10 laufende Platin-Leiterbahn 40 wird
zunächst vollständig mit der Isolatorschicht aus CVD-Oxid
50 bedeckt. Dann wird im Endbereich der Platin-Leiterbahn
40 das Kontaktloch L im CVD-Oxid 50 durch einen üblichen
photolithograpischen Ätzprozeß geöffnet. Dabei ist das Kon
taktloch L von den Rändern des Endbereichs der Platin-
Leiterbahn 40 beabstandet. Anschließend erfolgen eine Ab
scheidung und eine Maskierung der Aluminium-Bondlandleiter
bahn 60, um die in Fig. 4a gezeigte Anordnung zu erhalten.
Zur Beurteilung der Qualität der so erstellten Kontaktie
rung wird der Kontaktlochübergangswiderstand Rc zwischen
dem im CVD-Oxid 50 befindlichen Kontaktloch L und dem zuge
hörigen Landbereich 62 der Aluminium-Bondlandleiterbahn 60
gemessen.
Insbesondere dient die Messung dieses Kontaktlochübergangs
widerstands Rc der Charakterisierung des Bedeckungsgrades
der Kontaktlochflanken mit Aluminium, wie nachstehend mit
Bezug auf Fig. 4b und c näher erläutert wird.
Bei einer naßchemischen Öffnung des Kontaktlochs L erhält
man üblicherweise gewünschte positive Ätzflanken 53 des
CVD-Oxids, welche einen guten Bedeckungsgrad der Kontakt
lockflanke mit Aluminium und somit einen geringen Kontakt
lochübergangswiderstand Rc sicherstellen (Fig. 4b).
Bei diesem Standardprozeß kann es jedoch lokal auf einem
Wafer zu unerwünschten negativen Ätzflanken 55 des CVD-
Oxids und somit zu hohen Kontaktlochübergangswiderständen
Rc kommen (Fig. 4c). Deren Ursache kann in in einer inhomo
gen aufgewachsenen CVD-Oxidschicht 50 und/oder in Verunrei
nigungen an der Grenzfläche zwischen CVD-Oxidschicht 50 und
Platin-Leiterbahn 40 liegen. Insbesondere führen solche ne
gativen Ätzflanken an den Kontaktlochrändern zu Abschnürun
gen 65 und Kantenabrissen 67, was zu dem erhöhten Kontakt
lochübergangswiderstand Rc und im schlimmsten Fall zu einer
Unterbrechung der Aluminium-Bondlandleiterbahn 60 und damit
zu einem Ausfall des betreffenden Bauelements führen kann.
Als nachteilhaft bei dem obigen bekannten Ansatz hat sich
also die Tatsache herausgestellt, daß ein gewisser Anteil
(typischerweise einige %) der Bauelemente beim Standardpro
zeß einen erhöhten Kontaktlochübergangswiderstand Rc aufweisen.
Derartige Anordnungen sind beispielsweise aus der JP 9-22912 A
(Abstract) bekannt.
Aus der US 5 502 002 ist bereits bekannt, zur Kontaktierung ein
Kontaktloch heranzuziehen, welches größer ist als die zu
kontaktierende metallische Leiterbahn. Nach dem Aufbringen einer
ersten Metallisierung wird eine zweite dicke Metallisierung
aufgebracht, die die Anwendung einer Flip-Chip-Technik
ermöglicht. Diese Metallschicht ist somit nicht als Landbereich
ausgebildet.
Auch aus der JP 4-206529 A (Abstract) ist bereits eine
Kontaktierung bekannt, bei der mehrere Metallschichten mit
unterschiedlichen geometrischen Abmessungen aufeinander
aufgebracht werden.
Die erfindungsgemäße Leiterbahn-Kontaktierungsanordnung mit
den Merkmalen des Anspruchs 1
weist gegen
über dem bekannten Lösungsansatz den Vorteil auf, daß das
Problem des erhöhten Kontaktlochübergangswiderstands durch
das spezielle Kontaktlochdesign nicht mehr auftritt. Es
wird eine sichere, von den Kontaktlochflanken unabhängige
Kontaktierung erreicht, was eine hohe Fertigungsqualität
und -ausbeute gewährleistet.
Die der vorliegenden Erfindung zugrundeliegende Idee be
steht darin, daß das Kontaktloch einen Bereich über dem er
sten Leiter und einen daran angrenzenden Bereich des
Substrates überdeckt; und die zweite Leiterbahn innerhalb
des Kontaktlochs vom Kontaktbereich mit der ersten Leiter
bahn zum darunterliegenden Substrat hin abgestuft ist. Mit
anderen Worten weist die zweite Leiterbahn eine Abwärtsstu
fe auf, und nicht nur eine Aufwärtsstufe auf die Isolier
schicht wie beim Stand der Technik. Insbesondere ist für
die Abwärtsstufe eine kleinere Stufenhöhe und damit eine
bessere Stufenüberdeckung möglich. Daher wird man im Ver
gleich zum Standardprozeß unabhängig von der Dicke der Iso
latorschicht und von der Flankensteilheit des Kontakt
lochrandes.
In den Unteransprüchen finden sich vorteilhafte Weiterbil
dungen und Verbesserungen der in Anspruch 1 angegebenen An
ordnung.
Gemäß einer bevorzugten Weiterbildung liegt die zweite Lei
terbahn im wesentlichen innerhalb des Kontaktlochs und
liegt vorzugsweise nur ihr Randbereich auf der Isolator
schicht.
Gemäß einer weiteren bevorzugten Weiterbildung ist die
zweite Leiterbahn eine Bondland-Leiterbahn mit einem auf
der ersten Leiterbahn kontaktierten schmaleren Stegbereich
und einem sich daran anschließenden breiteren Landbereich.
Gemäß einer weiteren bevorzugten Weiterbildung weist die
erste Leiterbahn einen ösenförmigen Bereich auf, bei dem
der Rand des Kontaktlochs auf dem ösenförmigen Bereich
liegt. Dies ist insbesondere bei Verwendung eines Naßätz
verfahrens vorteilhaft, da hierbei entlang von Kanten zwi
schen der ersten Leiterbahn und der ersten Isolatorschicht
Ätzspikes auftreten können, welche zu einer undefinierten
Entfernung von der ersten Isolatorschicht unter einer
zweckmäßigerweise verwendeten Lackmaske führen.
Gemäß einer weiteren bevorzugten Weiterbildung liegt der
Rand des Kontaktlochs im wesentlichen zentrisch auf dem
ösenförmigen Bereich. Dies hilft beim Ausgleich von Prozeß
toleranzen.
Gemäß einer weiteren bevorzugten Weiterbildung ist auf dem
Substrat eine zweite Isolatorschicht als elektrische Isola
tion und/oder Haftschicht für die erste und zweite Leiter
bahn vorgesehen.
Gemäß einer weiteren bevorzugten Weiterbildung ist auf dem
Substrat oder auf der zweiten Isolatorschicht eine dritte
Isolatorschicht oder leitende Schicht als Haftschicht für
die erste Leiterbahn vorgesehen.
Gemäß einer weiteren bevorzugten Weiterbildung besteht die
erste und/oder zweite Isolatorschicht aus mehreren Isola
torschichten.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen
dargestellt und in der nachfolgenden Beschreibung näher er
läutert.
Es zeigen:
Fig. 1a-c eine schematische Darstellung einer ersten Aus
führungsform der Kontaktierungsanordnung gemäß
der vorliegenden Erfindung, und zwar Fig. 1a in
Draufsicht, Fig. 1b in Querschnittsansicht bei
positiver Ätzflanke der Isolatorschicht und Fig.
1c in Querschnittsansicht bei negativer Ätzflanke
der Isolatorschicht;
Fig. 2 eine schematische Darstellung zur Erläuterung der
Ätzspikeprobleme, welche bei der ersten Ausfüh
rungsform im Falle eines naßchemischen Ätzverfah
rens auftreten können;
Fig. 3a-c eine schematische Darstellung einer zweiten Aus
führungsform der Kontaktierungsanordnung gemäß
der vorliegenden Erfindung, und zwar Fig. 3a in
Draufsicht, Fig. 3b in Querschnittsansicht bei
positiver Ätzflanke der Isolatorschicht und Fig.
3c in Querschnittsansicht bei negativer Ätzflanke
der Isolatorschicht; und
Fig. 4a-c eine schematische Darstellung einer üblichen Kon
taktierungsanordnung, und zwar Fig. 4a in Drauf
sicht, Fig. 4b in Querschnittsansicht bei positi
ver Ätzflanke der Isolatorschicht und Fig. 4c in
Querschnittsansicht bei negativer Ätzflanke der
Isolatorschicht.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche
oder funktionsgleiche Elemente.
Fig. 1a-c sind eine schematische Darstellung einer ersten
Ausführungsform der Kontaktierungsanordnung gemäß der vor
liegenden Erfindung, und zwar Fig. 1a in Draufsicht, Fig.
1b in Querschnittsansicht bei positiver Ätzflanke der Iso
latorschicht und Fig. 1c in Querschnittsansicht bei negati
ver Ätzflanke der Isolatorschicht.
In Fig. 1a-c bezeichnen zusätzlich zu den bereits einge
führten Bezugszeichen L' ein Kontaktloch, L'1 einen Steg-
Kontaktlochbereich, L'2 einen Land-Kontaktlochbereich, R
einen Randbereich von der Aluminium-Bondlandleiterbahn 60,
70 einen Kontaktbereich zwischen der Platin-Leiterbahn 40
und der Aluminium-Bondlandleiterbahn 60, 20 eine Nitrid
schicht, 30 eine Haftschicht aus Reox (= reoxidiertes Sili
ziumnitrid) und 100 Ätzspikes.
Wie in Fig. 1a-c illustriert, weist bei dieser ersten Aus
führungsform das Kontaktloch L' einen Bereich über der Pla
tin-Leiterbahn 40 und einen daran angrenzenden Bereich über
der Nitridschicht 20 auf. Die Aluminium-Bondlandleiterbahn
60 ist innerhalb des Kontaktlochs L' vom Kontaktbereich 70
mit der Platin-Leiterbahn 40 auf die Nitridschicht 20, also
zum Substrat 10 hinweisend, abgestuft. Die Aluminium-Bond
landleiterbahn 60 mit dem auf der Platin-Leiterbahn 40 im
Kontaktbereich 70 kontaktierten schmaleren Stegbereich 61
und dem sich daran anschließenden breiteren Landbereich 62
liegt im wesentlichen innerhalb des Kontaktlochs L' und nur
ihr Randbereich R liegt auf der CVD-Oxidschicht 50.
Bei dieser ersten Ausführungsform ist die Aluminium-Bond
landleiterbahn 60 nicht mehr auf dem CVD-Oxid 50 abgelegt,
sondern auf der Nitridschicht 20, wodurch sich eine kleine
re Stufenhöhe zur Platin-Leiterbahn 40 und ein besserer
Überdeckungsgrad der betreffenden Stufe mit Aluminium er
gibt.
Sowohl der in Fig. 1b gezeigte Fall einer positiven Ätz
flanke 53 als auch der in Fig. 1c gezeigte Fall einer nega
tiven Ätzflanke 55 führen zu guten Resultaten des Kon
taktübergangswiderstandes Rc, da kein Abriß des Aluminiums
mehr erfolgen kann. Über die Größe des Bereichs 70 am Ende
der Platin-Leiterbahn 40 läßt sich die Größe des Kontaktwi
derstandes einstellen. Durch die Lage des Landbereichs 62
und schmaleren Stegbereichs 61 auf der Nitridschicht 20
wird zudem eine gute Haftung des Aluminiums auf dem
Substrat 10 sichergestellt.
Die Platzierung des Landbereichs 62 und schmaleren Stegbe
reichs 61 auf der Nitridschicht 20 bedingt ein Kontaktloch
L', das über die Platin-Leiterbahn 40 hinausragt. Öffnet
man das Kontaktloch L' per Plasma- oder Ionenstrahlätzver
fahren, sind keine weiteren Maßnahmen zu ergreifen.
Öffnet man das Kontaktloch L' jedoch per Naßätzverfahren,
können sich Probleme aufgrund von Ätzspikes 100, deren Aus
breitungsrichtung in Fig. 1a mit Pfeilen dargestellt ist,
einstellen.
Fig. 2 ist eine schematische Darstellung zur Erläuterung
von solchen Ätzspikeproblemen, welche bei der ersten Aus
führungsform im Falle eines naßchemischen Ätzverfahrens
auftreten können.
In Fig. 2 bezeichnen zusätzlich zu den bereits eingeführten
Bezugszeichen 80 einen Fotolack auf dem CVD-Oxid 50 und 90
ein Kontaktlochfenster. Deutlich erkennbar ist, daß entlang
von Kanten zwischen der Platin-Leiterbahn und dem CVD-Oxid
Ätzspikes 100 auftreten können, welche zu einer undefinier
ten Entfernung von dem CVD-Oxid unter der Maske aus Foto
lack 80 führen.
Fig. 3a-c sind eine schematische Darstellung einer zweiten
Ausführungsform der Kontaktierungsanordnung gemäß der vor
liegenden Erfindung, und zwar Fig. 3a in Draufsicht, Fig.
3b in Querschnittsansicht bei positiver Ätzflanke der Iso
latorschicht und Fig. 3c in Querschnittsansicht bei negati
ver Ätzflanke der Isolatorschicht.
Um im Falle der Verwendung eines Naßätzverfahrens den Ätz
spikes 100 zu begegnen, weist bei dieser zweiten Ausfüh
rungsform die Platin-Leiterbahn 40 einen ösenförmigen Be
reich auf, der konturumlaufend um die Aluminium-
Bondlandleiterbahn 60 angeordnet ist. Der Rand des Kontakt
lochs L' liegt dabei im wesentlichen zentrisch auf dem
ösenförmigen Bereich. Auch hier liegt nur der Randbereich R
der Aluminium-Bondlandleiterbahn 60 auf dem CVD-Oxid 50.
Die Überätzzeit des Kontaktloches L' im CVD-Oxid 50 sollte
möglichst knapp gewählt werden, da sich die Platin-
Leiterbahn 40 auf einer typischerweise einige 10 nm dicken
Reox-Schicht befindet und es innerhalb des Kontaktlochs L'
zwangsläufig zu einer geringen Unterätzung der Platin
schicht kommt. Durch den hohen Überdeckungsgrad der Pla
tin/Reox-Stufe mit Aluminium (Dickenverhältnis ca. 1 : 6)
entstehen wie bei der ersten Ausführungsform sowohl im Fall
einer positiven Ätzflanke 53 (Fig. 3b) als auch im Fall ei
ner negativen Ätzflanke 55 (Fig. 3c) keine Kantenabrisse im
Aluminium.
Zusätzlich lassen sich Hohlräume, welche durch das Aufbrin
gen des Aluminiums innerhalb des ösenförmigen Bereichs zwi
schen der Platin-Leiterbahn 40 und der Nitridschicht 20
entstehen können, bei einer nachfolgenden Aluminiumtempe
rung durch die Bildung einer intermetallischen Phase zwi
schen Pt und Al wieder verschließen.
Obwohl die vorliegende Erfindung vorstehend anhand eines
bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie
darauf nicht beschränkt, sondern auf vielfältige Weise mo
difizierbar.
Insbesondere sind die Materialien der metallischen Leiter
bahnen, der Haftschicht und der Isolatormaterialien nur
beispielhaft angeführt und können durch entsprechend geeig
nete Materialien ersetzt werden. Auch kann ein anderes
Substrat als Silizium verwendet werden.
Schließlich ist die Geometrie des Kontaktfensters nicht auf
die gezeigte Geometrie beschränkt und kann auf andere For
men modifiziert werden.
L Kontaktloch
Rc Kontaktlochübergangswiderstand
Rc Kontaktlochübergangswiderstand
10
Si-Substrat
40
Platin-Leiterbahn
50
CVD-Oxid
53
positive Ätzflanke
55
negative Ätzflanke
60
Aluminium-Bondlandleiterbahn
61
Stegbereich
62
Landbereich
65
Aluminium-Abschnürungen
67
Abrißkante
R Randbereich von
R Randbereich von
60
L' Kontaktloch
L'1 Steg-Kontaktlochbereich
L'2 Land-Kontaktlochbereich
L'1 Steg-Kontaktlochbereich
L'2 Land-Kontaktlochbereich
70
Kontaktbereich
20
Nitridschicht
30
Haftschicht aus Reox
100
Ätzspikes
80
Fotolack
90
Kontaktlochfenster
Claims (7)
1. Leiterbahn-Kontaktierungsanordnung zum Kontaktieren einer
ersten Leiterbahn (40), welche auf einem Substrat (10)
aufgebracht und mit einer ersten Isolatorschicht (50) überzogen
ist, über ein Kontaktloch (L') in der ersten Isolatorschicht
(50) mit einer zweiten Leiterbahn (60), wobei das Kontaktloch
(L') einen Bereich über dem ersten Leiter (40) und einen daran
angrenzenden Bereich über dem Substrat (10) überdeckt; und
die zweite Leiterbahn (60) innerhalb des Kontaktlochs (L') vom
Kontaktbereich (70) mit der ersten Leiterbahn (40) zum
darunterliegenden Substrat (10) hinweisend abgestuft ist, wobei
die zweite Leiterbahn (60) im wesentlichen innerhalb des
Kontaktlochs (L') liegt und vorzugsweise nur ihr Randbereich (R)
auf der Isolatorschicht (50) liegt, dadurch gekennzeichnet, daß
die zweite Leiterbahn (60) eine Bondland-Leiterbahn mit einem
sich an die erste Leiterbahn (40) anschließenden breiten
Landbereich (62) aufweist.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die
erste Leiterbahn (40) einen ösenförmigen Bereich aufweist und
daß der Rand des Kontaktlochs (L') auf dem ösenförmigen Bereich
liegt.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß der
Rand des Kontaktlochs (L') im wesentlichen zentrisch auf dem
ösenförmigen Bereich liegt.
4. Anordnung nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß auf dem Substrat (10) eine zweite
Isolatorschicht (20) als elektrische Isolation und/oder
Haftschicht für die erste und zweite Leiterbahn vorgesehen ist.
5. Anordnung nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß auf dem Substrat (10) oder auf der zweiten
Isolatorschicht (20) eine dritte Isolatorschicht (30) oder
leitende Schicht als Haftschicht für die zweite Leiterbahn (60)
vorgesehen ist.
6. Anordnung nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß die erste und/oder zweite Isolatorschicht
(20, 50) aus mehreren Isolatorschichten besteht.
7. Anordnung nach einem der Ansprüche 4 bis 6, dadurch
gekennzeichnet, daß sich die Haftschicht (30) auch unter der
Bondland-Leiterbahn (60) befindet.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19824400A DE19824400C2 (de) | 1998-05-30 | 1998-05-30 | Leiterbahn-Kontaktierungsanordnung |
US09/320,603 US6303990B1 (en) | 1998-05-30 | 1999-05-26 | Conductor path contacting arrangement and method |
JP15045099A JP4717973B2 (ja) | 1998-05-30 | 1999-05-28 | 導体路の接触接続装置および接触接続方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19824400A DE19824400C2 (de) | 1998-05-30 | 1998-05-30 | Leiterbahn-Kontaktierungsanordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19824400A1 DE19824400A1 (de) | 1999-12-02 |
DE19824400C2 true DE19824400C2 (de) | 2000-05-18 |
Family
ID=7869521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19824400A Expired - Lifetime DE19824400C2 (de) | 1998-05-30 | 1998-05-30 | Leiterbahn-Kontaktierungsanordnung |
Country Status (3)
Country | Link |
---|---|
US (1) | US6303990B1 (de) |
JP (1) | JP4717973B2 (de) |
DE (1) | DE19824400C2 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4008629B2 (ja) * | 1999-09-10 | 2007-11-14 | 株式会社東芝 | 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体 |
DE102016222913A1 (de) | 2016-11-21 | 2018-05-24 | Robert Bosch Gmbh | Gassensor mit einem Halbleitersubstrat mit mindestens einer Isolationsschicht und einer Leiterbahn |
DE102017210585B3 (de) | 2017-06-23 | 2018-09-27 | Robert Bosch Gmbh | Bondpadschichtsystem, Gassensor und Verfahren zur Herstellung eines Gassensors |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5502002A (en) * | 1992-05-21 | 1996-03-26 | Hughes Aircraft Company | Polyimide passivation of GaAs microwave monolithic integrated circuit flip-chip |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3577036A (en) * | 1969-05-05 | 1971-05-04 | Ibm | Method and means for interconnecting conductors on different metalization pattern levels on monolithically fabricated integrated circuit chips |
JPS57207354A (en) * | 1981-06-15 | 1982-12-20 | Toshiba Corp | Manufacture of semiconductor device |
JPS6072253A (ja) * | 1983-09-28 | 1985-04-24 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
US4713682A (en) * | 1984-04-25 | 1987-12-15 | Honeywell Inc. | Dielectric barrier material |
US4827326A (en) * | 1987-11-02 | 1989-05-02 | Motorola, Inc. | Integrated circuit having polyimide/metal passivation layer and method of manufacture using metal lift-off |
JPH01215033A (ja) * | 1988-02-24 | 1989-08-29 | Fuji Electric Co Ltd | 半導体チップ用ボンディングパッド |
US5106780A (en) * | 1988-08-05 | 1992-04-21 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
JPH07263555A (ja) * | 1994-03-24 | 1995-10-13 | Nec Corp | 半導体装置の製造方法 |
US5652182A (en) * | 1995-12-29 | 1997-07-29 | Cypress Semiconductor Corporation | Disposable posts for self-aligned non-enclosed contacts |
US5869393A (en) * | 1996-06-19 | 1999-02-09 | Vanguard International Semiconductor Corp. | Method for fabricating multi-level interconnection |
US5888911A (en) * | 1997-10-23 | 1999-03-30 | Advanced Micro Devices, Inc. | HSQ processing for reduced dielectric constant |
US6046104A (en) * | 1998-05-15 | 2000-04-04 | Advanced Micro Devices, Inc. | Low pressure baked HSQ gap fill layer following barrier layer deposition for high integrity borderless vias |
-
1998
- 1998-05-30 DE DE19824400A patent/DE19824400C2/de not_active Expired - Lifetime
-
1999
- 1999-05-26 US US09/320,603 patent/US6303990B1/en not_active Expired - Lifetime
- 1999-05-28 JP JP15045099A patent/JP4717973B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5502002A (en) * | 1992-05-21 | 1996-03-26 | Hughes Aircraft Company | Polyimide passivation of GaAs microwave monolithic integrated circuit flip-chip |
Non-Patent Citations (3)
Title |
---|
JP 4-206529 A, In: Patent Abstracts of Japan * |
JP 4-216631 A, In: Patent Abstracts of Japan * |
JP 9-22912 A, In: Patent Abstracts of Japan * |
Also Published As
Publication number | Publication date |
---|---|
JP2000031279A (ja) | 2000-01-28 |
US6303990B1 (en) | 2001-10-16 |
JP4717973B2 (ja) | 2011-07-06 |
DE19824400A1 (de) | 1999-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69617169T2 (de) | Antisicherungsstruktur mit reduziertem leckstrom und herstellungsverfahren | |
DE3876655T2 (de) | Verbindungssystem hoher geschwindigkeit mit feuerfesten kontakten vom "non-dogbone-typ" und ein aktiver elektromigrationsunterdrueckender mechanismus. | |
DE69625975T2 (de) | Halbleiteranordnung mit in selbstjustierter Weise gebildeter Leiternut und Kontaktloch und deren Herstellungsverfahren | |
DE102006043484B4 (de) | Fuse-Struktur und Verfahren zum Herstellen derselben | |
DE3134343C2 (de) | Halbleiteranordnung | |
DE69530716T2 (de) | Beschleunigungssensor und Verfahren zu seiner Herstellung | |
DE2723944C2 (de) | Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster | |
DE1967363C2 (de) | ||
DE1614872A1 (de) | Vielschichtiges Leitungssystem mit ohmischen Kontakten fuer integrierte Schaltkreise | |
DE69228099T2 (de) | Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur | |
DE2845612A1 (de) | Halbleiteranordnung mit hoeckerelektroden | |
EP0199078A1 (de) | Integrierte Halbleiterschaltung mit einer aus Aluminium oder einer Aluminiumlegierung bestehenden Kontaktleiterbahnebene und einer als Diffusionsbarriere wirkenden Tantalsilizidzwischenschicht | |
WO2012031845A1 (de) | Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung | |
DE4433535C2 (de) | Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen | |
DE10039710B4 (de) | Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat | |
DE102004047522B3 (de) | Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben | |
EP0152557B1 (de) | Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung | |
DE19824400C2 (de) | Leiterbahn-Kontaktierungsanordnung | |
DE19906192A1 (de) | Halbleiteranordnung mit Kapazitätselementen hoher Dichte und Herstellungsverfahren davon | |
DE19819456B4 (de) | Verfahren zur Herstellung eines mikromechanischen Bauelements | |
WO2001063652A1 (de) | Halbleiterbauelement und herstellungsverfahren | |
DE19503389C2 (de) | Verfahren zur Herstellung eines Kontaktes in einer Halbleitervorrichtung | |
DE10030442B4 (de) | Verbindungselement in einem integrierten Schaltkreis | |
DE10107666C1 (de) | Herstellungsverfahren für eine integrierte Schaltung, insbesondere eine Antifuse | |
DE2945385A1 (de) | Halbleiter-anordnung und verfahren zu ihrer herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |