DE19821726C1 - Ingegrierte CMOS-Schaltung für die Verwendung bei hohen Frequenzen - Google Patents
Ingegrierte CMOS-Schaltung für die Verwendung bei hohen FrequenzenInfo
- Publication number
- DE19821726C1 DE19821726C1 DE19821726A DE19821726A DE19821726C1 DE 19821726 C1 DE19821726 C1 DE 19821726C1 DE 19821726 A DE19821726 A DE 19821726A DE 19821726 A DE19821726 A DE 19821726A DE 19821726 C1 DE19821726 C1 DE 19821726C1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- semiconductor substrate
- cmos circuit
- components
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000011810 insulating material Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000000463 material Substances 0.000 description 6
- 230000005669 field effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung bezieht sich auf eine integrierte CMOS-
Schaltung für die Verwendung bei hohen Frequenzen mit
aktiven CMOS-Bauelementen und passiven Bauelementen, bei der
die aktiven CMOS-Bauelemente in einem Halbleitersubstrat
gebildet sind, das einen spezifischen Widerstand in der
Größenordnung von kΩcm hat.
Eine integrierte CMOS-Schaltung dieser Art ist aus IEEE
Trans. on Electron Devices, Vol. 44, Nr. 7, 1997, S. 1091
bis 1101 bekannt.
Integrierte CMOS-Schaltungen, die unter Anwendung der der
zeit üblichen Prozesse hergestellt werden, leiden bei ihrer
Verwendung in typischen Hochfrequenzschaltungen, beispiels
weise als Eingangsstufen symmetrischer Mischer oder als Im
pedanztransformatoren, unter dem Nachteil, daß die in der
Schaltung erforderlichen passiven Bauelemente, wie Spulen
und Kondensatoren, eine niedrige Güte aufweisen. Diese nied
rige Güte ist auf unerwünschte kapazitive Kopplungen und die
Erzeugung von Wirbelströmen im leitenden Halbleitersubstrat
zurückzuführen, deren Fließen durch die in einem solchen
Halbleitersubstrat zahlreich vorhandenen Ladungsträger er
möglicht wird.
Passive Bauelemente mit niedriger Güte sind in Hochfrequenz
schaltungen unerwünscht, da sie die Einbeziehung zusätz
licher aktiver Stufen zum Kompensieren der Energieverluste
erfordern, die aufgrund der niedrigen Güte auftreten. Außer
dem ergeben sich bei Bauelementen mit niedriger Güte erhöhte
Rauschzahlen. Besonders bei CMOS-Schaltungen ist aber die
Verwendung passiver Bauelemente unvermeidlich, weil die
CMOS-Bauelemente eine rein kapazitive Eingangsimpedanz
haben, so daß zur Impedanzanpassung üblicherweise eine Spule
mit hoher Induktivität eingesetzt werden muß, die in Serien
resonanz mit der Eingangskapazität des MOS-Transistors ar
beitet. Gerade in diesem typischen Anwendungsfall ist die
niedrige Güte, mit der sich die Spule herstellen läßt, von
großem Nachteil.
Aus DE 33 29 224 A1 ist es bekannt, vergrabene Schichten mit
im Vergleich zum Substrat niedrigerem spezifischen Wider
stand unter CMOS-Bauelementen zu verwenden. Aus EP 0 682 371
A1 ist es bekannt, passive Bauelemente in integrierten MOS-
Schaltungen in oder auf einer auf dem Halbleitersubstrat
angebrachten Schicht aus Isoliermatieral zu bilden.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte
CMOS-Schaltung für die Verwendung bei hohen Frequenzen zu
schaffen, in der unter Anwendung eines einfachen und kosten
günstigen Prozesses passive Bauelemente mit hoher Güte her
gestellt werden können.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß in
dem Halbleitersubstrat unter den aktiven CMOS-Bauelementen
eine vergrabene Schicht ist, die einen spezifischen Wider
stand in der Größenordnung von Ωcm hat, daß die passiven
Bauelemente in oder auf einer auf dem Halbleitersubstrat,
daß auf der von der Schicht aus Isoliermaterial abgewandten
Fläche des Halbleitersubstrats eine leitende Kontaktschicht
angebracht ist.
Die integrierte CMOS-Schaltung nach der Erfindung ist in
einem hochohmigen Substrat mit einer rückseitigen leitenden
Kontaktschicht gebildet. Die unter den CMOS-Bauelementen,
also den aktiven Bauelementen der Schaltung, eingebrachte
leitende vergrabene Schicht verhindert den unerwünschten
Latchup-Effekt, der durch parasitäre Thyristoren ausgelöst
wird. Unter den passiven Bauelementen fehlt diese leitende
vergrabene Schicht, so daß keine Kopplung mit benachbarten
Bauelementen über diese Schicht stattfinden kann. Durch die
passiven Bauelemente induzierte Wirbelströme können nicht
mehr in nennenswerter Größe entstehen, da die hierfür not
wendigen Ladungsträger durch die leitende Kontaktschicht
abgeleitet werden.
Vorteilhafte Weiterbildungen der Erfindung sind in den
Unteransprüchen gekennzeichnet.
Die Erfindung wird nun anhand eines Ausführungsbeispiels
unter Bezugnahme auf die einzige Figur der Zeichnung
erläutert, in der eine schematische Schnittansicht eines
Halbleitersubstrats mit einer integrierten CMOS-Schaltung
für die Verwendung bei hohen Frequenzen dargestellt ist.
Das in der Zeichnung dargestellte Halbleitersubstrat 10 kann
aus Silizium, Germanium, einem anderen Halbleitermaterial
oder auch aus einem Verbund-Halbleitermaterial wie GaAs
bestehen. Es muß jedoch ein hochohmiges Material mit einem
spezifischen Widerstand im kΩcm-Bereich sein.
In der oberen Fläche des Halbleitersubstrats 10 sind mittels
herkömmlicher Verfahren aktive Bauelemente wie n-Kanal-
Feldeffekttransistoren und p-Kanal-Feldeffekttransistoren
gebildet. Zwei dieser Feldeffekttransistoren sind bei 12 in
der Zeichnung schematisch dargestellt. Diese aktiven Bau
elemente sind zur Bildung der gewünschten CMOS-Schaltung
über nicht dargestellte Leiterbahnen miteinander verbunden.
Auf dem Substrat 10 befindet sich eine isolierende Schicht
14, auf deren Oberfläche passive Bauelemente gebildet sind.
Als Beispiel sind die Windungen einer Spule 16 sowie ein
Leiter 18 einer Mikrostreifenleitung dargestellt. An der
Spule sind mit gestrichelten Linien Feldlinien eines von der
Spule hervorgerufenen Magnetfeldes dargestellt, das im Halb
leitersubstrat 10 Wirbelströme induzieren kann. Ferner ist
in der Schicht 14 als weiteres Beispiel eines passiven
Bauelements ein Kondensator 20 gebildet. Die isolierende
Schicht 14 kann beispielsweise aus Siliziumdioxid oder
Siliziumnitrid bestehen.
Es sei bemerkt, daß die erwähnten aktiven und passiven
Bauelemente nur Beispiele für Bauelemente darstellen, wie
sie in üblichen Hochfrequenzschaltungen benötigt werden.
Natürlich können auch andere Bauelemente in der Schaltung
enthalten sein, beispielsweise Schottky-Dioden, Tunnel-
Dioden oder dergleichen.
In dem hochohmigen Halbleitersubstrat 10 befindet sich unter
den aktiven Bauelementen eine vergrabene leitende Schicht
22. Diese Schicht verhindert, daß der Latchup-Effekt ein
tritt, also das Zünden eines sich unterhalb der aktiven Bau
elemente ausbildenden parasitären Thyristors bei Vorliegen
bestimmter Potentialverhältnisse.
Aufgrund des hohen spezifischen Widerstandes des Substrats
10 tritt das Problem der kapazitiven Kopplung und der Er
zeugung von Wirbelströmen im Substrat nur in sehr einge
schränktem Umfang auf, so daß die passiven Bauelemente eine
hohe Güte erreichen. Eine auf der Rückseite des Halbleiter
substrats 10 angebrachte leitende Kontaktschicht 24 sorgt
dafür, daß im Halbleitersubstrat induzierte Rest-Wirbel
ströme abgeleitet werden, so daß sie keinen Einfluß auf das
Verhalten weiterer Bauelemente der Schaltung nehmen können.
Das Halbleitersubstrat 10 kann sowohl ein n-leitendes als
auch ein p-leitendes Halbleitermaterial sein. Wenn es sich
um ein n-leitendes Material handelt, kann die p-Wanne, in
der üblicherweise die n-Kanal-Feldeffekttransistoren ge
bildet sind, auf ein beliebiges Potential gelegt werden.
Dies erweist sich als günstig beim Aufbau von HF-Verstärkern
in Gate-Schaltungen.
Die vergrabene leitende Schicht 22 kann durch Implantation,
durch selektives epitaktisches Aufwachsen oder durch eine
Kombination dieser beiden Verfahren erzeugt werden. Sie kann
vom gleichen Leitungstyp wie das Substrat oder auch vom ent
gegengesetzten Leitungstyp wie das Substrat sein. Sie muß
jedoch in jedem Fall einen wesentlich niedrigeren spezi
fischen Widerstand als das Substrat haben; er liegt
typischerweise in der Größenordnung von Ωcm.
Die auf der Rückseite des Substrats 10 angebrachte leitende
Kontaktschicht 18 kann aus Halbleitermaterial des gleichen
Leitungstyps wie das Substrat 10 sein. Der Vorteil besteht
in diesem Fall darin, daß über sie alle im Substrat 10 auf
tretenden freien Ladungsträger abgeleitet werden können. Es
ist aber auch möglich, eine Kontaktschicht 24 aus einem
Leitungstyp zu bilden, die dem Leitungstyp des Substrats 10
entgegengesetzt ist. In diesem Fall ergibt sich eine Sperr
schicht zwischen dem Substrat 10 und der Kontaktschicht 24.
Es kann dafür gesorgt werden, daß diese Sperrschicht eine so
große Raumladungszone erzeugt, daß das gesamte Substrat 10
an Ladungsträgern verarmt, was sich günstig auf das HF-Ver
halten der passiven Bauelemente auswirkt. Im Falle eines n-
leitenden Substrats 10 wird die Kontaktschicht 24 im Betrieb
der Schaltung an die positive Versorgungsspannung gelegt,
damit die im Substrat 10 auftretenden freien Elektronen
abgeleitet werden. Bei einem p-leitenden Substrat 10 liegt
die Kontaktschicht 24 an Masse, so daß freie positive Ladun
gen abgeleitet werden.
Die leitende Kontaktschicht 24 kann auch aus einem Metall
bestehen.
In einer CMOS-Schaltung mit dem beschriebenen Aufbau können
Schottky-Dioden mit sehr niedriger Streukapazität erzeugt
werden. Diese Dioden können daher äußerst vorteilhaft für
den Aufbau von HF-Schaltern und Brückenmischern verwendet
werden. Außerdem lassen sich hochwertige Impedanztransforma
toren herstellen, da die Spulen die dafür erforderliche hohe
Güte haben. Auch Tunneldioden lassen sich sehr gut her
stellen, die als Frequenzvervielfacher dritter Ordnung zum
Einsatz kommen können.
In der Praxis wurde eine CMOS-Schaltung mit HF-Bauelementen
in einem Silizium-Substrat mit einem spezifischen Widerstand
von etwa 5 kΩcm und einer vergrabenen Schicht mit einem
spezifischen Widerstand von etwa 0,01 Ωcm aufgebaut. In
einer solchen Schaltung konnten bei 2 GHz Spulen mit einer
Güte Q von 30 und Kondensatoren mit einer Güte von 60
erhalten werden.
Eine solche Schaltung eignet sich besonders gut für eine
Kombination mit einem digitalen Signalprozessor (DSP) auf
dem gleichen Chip, weil für beide Schaltungsteile, also den
analogen Hochfrequenzteil und den digitalen Signalverar
beitungsteil, der gleiche Herstellungsprozeß zur Anwendung
kommen kann. Kombinationsschaltungen dieser Art kommen vor
allem in Telekommunikationsgeräten zum Einsatz.
Claims (6)
1. Integrierte CMOS-Schaltung für die Verwendung bei hohen
Frequenzen mit aktiven CMOS-Bauelementen und mit passiven
Bauelementen, bei der die aktiven CMOS-Bauelemente in einem
Halbleitersubstrat gebildet sind, das einen spezifischen
Widerstand in der Größenordnung von kΩcm hat, dadurch
gekennzeichnet, daß in dem Halbleitersubstrat (10) unter den
aktiven CMOS-Bauelementen (12) eine vergrabene Schicht (22)
ist, die einen spezifischen Widerstand in der Größenordnung
von Qcm hat, daß die passiven Bauelemente (16, 18, 20) in
oder auf einer auf dem Halbleitersubstrat (10) angebrachten
Schicht (14) aus Isoliermaterial gebildet sind, und daß auf
der von der Schicht (14) aus Isoliermaterial abgewandten
Fläche des Halbleitersubstrats (10) eine leitende Kontakt
schicht (24) angebracht ist.
2. Integrierte CMOS-Schaltung nach Anspruch 1, dadurch
gekennzeichnet, daß das Halbleitersubstrat (10) p- oder
n-leitend ist und daß die vergrabene Schicht (22) vom
gleichen oder vom entgegengesetzten Leitungstyp wie das
Halbleitersubstrat (10) ist.
3. Integrierte CMOS-Schaltung nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß die leitende Kontakt
schicht (24) eine Metallschicht ist.
4. Integrierte CMOS-Schaltung nach Anspruch 1 oder 2, da
durch gekennzeichnet, daß die leitende Kontaktschicht (24)
eine dotierte Halbleiterschicht ist, die vom gleichen oder
vom entgegengesetzten Leitungstyp wie das Halbleitersubstrat
(10) ist.
5. Integrierte CMOS-Schaltung nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß die Schicht (14) aus
Isoliermaterial aus Siliziumdioxid besteht.
6. Integrierte CMOS-Schaltung nach einem der Ansprüche 1 bis
4, dadurch gekennzeichnet, daß die Schicht (14) aus Isolier
material aus Siliziumnitrid besteht.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19821726A DE19821726C1 (de) | 1998-05-14 | 1998-05-14 | Ingegrierte CMOS-Schaltung für die Verwendung bei hohen Frequenzen |
DE69941076T DE69941076D1 (de) | 1998-05-14 | 1999-05-03 | Integrierte CMOS Schaltung für Gebrauch bei hohen Frequenzen |
EP99108509A EP0961323B1 (de) | 1998-05-14 | 1999-05-03 | Integrierte CMOS Schaltung für Gebrauch bei hohen Frequenzen |
US09/312,511 US6348718B1 (en) | 1998-05-14 | 1999-05-14 | Integrated CMOS circuit for use at high frequencies |
JP11171459A JP2000082748A (ja) | 1998-05-14 | 1999-05-14 | 高周波で使用する集積cmos回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19821726A DE19821726C1 (de) | 1998-05-14 | 1998-05-14 | Ingegrierte CMOS-Schaltung für die Verwendung bei hohen Frequenzen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19821726C1 true DE19821726C1 (de) | 1999-09-09 |
Family
ID=7867810
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19821726A Expired - Fee Related DE19821726C1 (de) | 1998-05-14 | 1998-05-14 | Ingegrierte CMOS-Schaltung für die Verwendung bei hohen Frequenzen |
DE69941076T Expired - Lifetime DE69941076D1 (de) | 1998-05-14 | 1999-05-03 | Integrierte CMOS Schaltung für Gebrauch bei hohen Frequenzen |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69941076T Expired - Lifetime DE69941076D1 (de) | 1998-05-14 | 1999-05-03 | Integrierte CMOS Schaltung für Gebrauch bei hohen Frequenzen |
Country Status (4)
Country | Link |
---|---|
US (1) | US6348718B1 (de) |
EP (1) | EP0961323B1 (de) |
JP (1) | JP2000082748A (de) |
DE (2) | DE19821726C1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1171917A1 (de) * | 1999-02-15 | 2002-01-16 | Telefonaktiebolaget Lm Ericsson | Integrierter schaltkreis mit einer spule die den einrasteffekt verhindert und verfahren zu dessen herstellung |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6545338B1 (en) * | 1999-10-28 | 2003-04-08 | Koninklijke Philips Electronics N.V. | Methods for implementing co-axial interconnect lines in a CMOS process for high speed RF and microwave applications |
US6621139B2 (en) * | 2001-12-31 | 2003-09-16 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for fabricating a tunable, 3-dimensional solenoid and device fabricated |
US7304354B2 (en) | 2004-02-17 | 2007-12-04 | Silicon Space Technology Corp. | Buried guard ring and radiation hardened isolation structures and fabrication methods |
CN100533967C (zh) * | 2004-05-06 | 2009-08-26 | Nxp股份有限公司 | 电子装置 |
JP5036719B2 (ja) * | 2005-10-14 | 2012-09-26 | シリコン・スペース・テクノロジー・コーポレイション | 耐放射線性のあるアイソレーション構造及びその製造方法 |
JP4878502B2 (ja) * | 2006-05-29 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10038058B2 (en) | 2016-05-07 | 2018-07-31 | Silicon Space Technology Corporation | FinFET device structure and method for forming same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3329224A1 (de) * | 1982-08-13 | 1984-03-15 | Hitachi, Ltd., Tokyo | Integrierte halbleiterschaltungsvorrichtung |
EP0682371A1 (de) * | 1994-04-21 | 1995-11-15 | Nec Corporation | Integrierte Halbleiterschaltung mit einem Kondensator und einem Widerstand und Verfahren zu ihrer Herstellung |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4929570A (en) * | 1986-10-06 | 1990-05-29 | National Semiconductor Corporation | Selective epitaxy BiCMOS process |
JPH07112024B2 (ja) * | 1988-11-10 | 1995-11-29 | 株式会社東芝 | 半導体装置 |
JP2661318B2 (ja) * | 1990-03-27 | 1997-10-08 | 日本電気株式会社 | 半導体装置 |
JP2950009B2 (ja) * | 1992-02-26 | 1999-09-20 | 日本電気株式会社 | BiCMOS集積回路装置及びその製造方法 |
US5286991A (en) * | 1992-08-26 | 1994-02-15 | Pioneer Semiconductor Corporation | Capacitor for a BiCMOS device |
KR940018967A (ko) * | 1993-01-30 | 1994-08-19 | 오가 노리오 | 반도체장치 및 그 제조방법 |
US5370766A (en) * | 1993-08-16 | 1994-12-06 | California Micro Devices | Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices |
US5559349A (en) * | 1995-03-07 | 1996-09-24 | Northrop Grumman Corporation | Silicon integrated circuit with passive devices over high resistivity silicon substrate portion, and active devices formed in lower resistivity silicon layer over the substrate |
US5578860A (en) * | 1995-05-01 | 1996-11-26 | Motorola, Inc. | Monolithic high frequency integrated circuit structure having a grounded source configuration |
JP3535615B2 (ja) * | 1995-07-18 | 2004-06-07 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JPH10303372A (ja) * | 1997-01-31 | 1998-11-13 | Sanyo Electric Co Ltd | 半導体集積回路およびその製造方法 |
-
1998
- 1998-05-14 DE DE19821726A patent/DE19821726C1/de not_active Expired - Fee Related
-
1999
- 1999-05-03 EP EP99108509A patent/EP0961323B1/de not_active Expired - Lifetime
- 1999-05-03 DE DE69941076T patent/DE69941076D1/de not_active Expired - Lifetime
- 1999-05-14 US US09/312,511 patent/US6348718B1/en not_active Expired - Lifetime
- 1999-05-14 JP JP11171459A patent/JP2000082748A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3329224A1 (de) * | 1982-08-13 | 1984-03-15 | Hitachi, Ltd., Tokyo | Integrierte halbleiterschaltungsvorrichtung |
EP0682371A1 (de) * | 1994-04-21 | 1995-11-15 | Nec Corporation | Integrierte Halbleiterschaltung mit einem Kondensator und einem Widerstand und Verfahren zu ihrer Herstellung |
Non-Patent Citations (1)
Title |
---|
IEEE Transactions on Electron Devices, Vol. 44, No. 7, 1997, S. 1091-1101 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1171917A1 (de) * | 1999-02-15 | 2002-01-16 | Telefonaktiebolaget Lm Ericsson | Integrierter schaltkreis mit einer spule die den einrasteffekt verhindert und verfahren zu dessen herstellung |
Also Published As
Publication number | Publication date |
---|---|
JP2000082748A (ja) | 2000-03-21 |
US6348718B1 (en) | 2002-02-19 |
DE69941076D1 (de) | 2009-08-20 |
EP0961323B1 (de) | 2009-07-08 |
EP0961323A3 (de) | 2000-09-13 |
EP0961323A2 (de) | 1999-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112013006313B4 (de) | Leiterplatten-Layout-Design zur Reduzierung parasitärer Induktivitäten für Mehrlagen-Halbleiterbauelemente | |
DE10250832B4 (de) | MOS-Transistor auf SOI-Substrat mit Source-Durchkontaktierung und Verfahren zur Herstellung eines solchen Transistors | |
DE112016005679T5 (de) | S-Kontakt für SOI | |
DE10232642A1 (de) | Integrierte Transformatoranordnung | |
EP1249025B1 (de) | Spule und spulensystem zur integration in eine mikroelektronische schaltung sowie mikroelektronische schaltung | |
DE1965340A1 (de) | Schottky-Diode | |
DE102014101074A1 (de) | Durchkontaktierungen und Verfahren zu ihrer Ausbildung | |
DE3544324C2 (de) | Integrierte MOS-Leistungsbrückenschaltung sowie Verfahren zu deren Herstellung | |
DE19821726C1 (de) | Ingegrierte CMOS-Schaltung für die Verwendung bei hohen Frequenzen | |
DE2548483A1 (de) | Feldeffekttransistor und verfahren zu seiner herstellung | |
DE102011082986A1 (de) | Integrierte schaltkreisbaugruppe mit reduzierter parasitärerschleifeninduktivität | |
DE3844393A1 (de) | Schaltungsanordnung mit geschalteter spule | |
DE602005005189T2 (de) | Elektronische einrichtung | |
DE69930365T2 (de) | Halbleitervorrichtung mit Substrat vom BiCMOS Typ und Rauschentkopplung | |
DE1514867A1 (de) | Flaechenhafte Halbleiterdiode | |
DE102008027422B4 (de) | Integrierte Schaltung mit mehrstufiger Anpassungsschaltung und Verfahren zum Herstellen einer integrierten Schaltung mit mehrstufiger Anpassungsschaltung | |
DE2236897A1 (de) | Verfahren zur herstellung von halbleiterbauteilen | |
DE1947937A1 (de) | Inverter mit Isolierschicht-Feldeffekttransistoren | |
DE3786693T2 (de) | Programmierbarer Kontaktfleck. | |
DE102004006002B3 (de) | Soi-Halbleiterbauelement mit erhöhter Spannungsfestigkeit | |
DE3331631A1 (de) | Halbleiter-bauelement | |
EP1273043B1 (de) | Cmos-kompatibler lateraler dmos-transistor | |
DE69428480T2 (de) | Integrierte Schaltung mit Widerständen, Kondensatoren und Transistoren, Herstellungsverfahren einer solchen Schaltung und Anwendung in einem Schwingkreis | |
DE1639177A1 (de) | Monolithisch integrierte gleichrichterschaltung | |
DE68929148T2 (de) | Integrierte Halbleiterschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20121201 |