JP4878502B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4878502B2
JP4878502B2 JP2006148187A JP2006148187A JP4878502B2 JP 4878502 B2 JP4878502 B2 JP 4878502B2 JP 2006148187 A JP2006148187 A JP 2006148187A JP 2006148187 A JP2006148187 A JP 2006148187A JP 4878502 B2 JP4878502 B2 JP 4878502B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
inductor
layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006148187A
Other languages
English (en)
Other versions
JP2007318003A (ja
Inventor
康隆 中柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006148187A priority Critical patent/JP4878502B2/ja
Priority to US11/802,644 priority patent/US7714409B2/en
Publication of JP2007318003A publication Critical patent/JP2007318003A/ja
Application granted granted Critical
Publication of JP4878502B2 publication Critical patent/JP4878502B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
特許文献１に開示された半導体装置においては、複数の半導体チップが積層されている。各半導体チップには、通信用のインダクタが設けられている。各インダクタは、シリコン基板等の半導体基板上に設けられた配線層中の配線によって構成されている。インダクタ同士は誘導結合し、それによりチップ間での信号の送受信が可能となる。
特開２００５−２２８９８１号公報
しかしながら、上記半導体装置においては、インダクタの磁界により半導体基板に渦電流が発生する。すると、レンツの法則に従い、その渦電流により上記磁界を打ち消す方向の磁界が発生し、磁界の強度が低下する。磁界の強度が低下した場合、信号の送受信が可能な距離が短くなってしまう。
本発明によれば、
第１の比抵抗をもつ半導体基板と、
前記半導体基板上に設けられ、前記第１の比抵抗よりも小さな第２の比抵抗をもつ半導体層と、
前記半導体層上に設けられた配線層と、
を有する半導体チップと、
前記半導体チップが実装された配線基板と、
を備え、
前記半導体チップの前記配線層中には、当該半導体チップの外部との間で信号を送信または受信するインダクタが設けられており、
前記配線基板の配線は、平面視で、前記半導体チップの前記インダクタと重ならない領域に設けられている半導体装置が提供される。
この半導体装置においては、半導体層よりも大きな比抵抗をもつ半導体基板を用いている。これにより、インダクタの磁界により半導体基板に発生する渦電流を小さく抑えることができる。したがって、渦電流により発生する、上記磁界を打ち消す方向の磁界も小さくなるため、インダクタの磁界の強度が低下するのを抑制することができる。
本発明によれば、インダクタの磁界により半導体基板に発生する渦電流を小さく抑えることが可能な半導体装置が実現される。
以下、図面を参照しつつ、本発明による半導体装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、本発明による半導体装置の第１実施形態を示す断面図である。半導体装置１は、半導体チップ１０を備えている。本実施形態においては、３つの半導体チップ１０が互いに積層されている。半導体チップ１０間は、接着剤９２によって接続されている。
各半導体チップ１０は、半導体基板１２、半導体層１４、および配線層１６を有している。半導体基板１２は、例えばシリコン基板である。この半導体基板１２は、比抵抗ρ１（第１の比抵抗）をもっている。ρ１は、例えば１０００Ωｃｍである。好ましくはρ１≧２００Ωｃｍ、より好ましくはρ１≧５００Ωｃｍである。
半導体基板１２上には、半導体層１４が設けられている。半導体層１４は、例えば、エピタキシャル成長法により形成されたシリコン層である。この半導体層１４は、比抵抗ρ２（第２の比抵抗）をもっている。ここで、ρ２<ρ１である。ρ２は、例えば１０Ωｃｍである。好ましくは、５Ωｃｍ≦ρ２≦１００Ωｃｍである。
半導体層１４上には、配線層１６が設けられている。この配線層１６中には、半導体チップ１０の外部との間で信号を送信または受信するインダクタ１８が設けられている。配線層１６中には、図示しない配線も設けられている。インダクタ１８は、この配線の一部がコイル状に形成されることにより、構成されている。なお、配線層１６中には、送信用インダクタおよび受信用インダクタのうち何れか一方のみが設けられていてもよいし、双方が設けられていてもよい。
本実施形態においては上述のとおり、複数の半導体チップ１０が設けられている。それらのインダクタ１８は、互いに誘導結合するように、各半導体チップ１０の対応する位置に設けられている。具体的には、インダクタ１８は、平面視で互いに重なる位置に設けられている。
半導体層１４中には、インダクタ１８により送信または受信される信号を処理する信号処理回路（図示せず）が形成されている。さらに、半導体層１４中には、上記信号処理回路を含む集積回路が形成されている。
本実施形態の効果を説明する。半導体装置１においては、半導体層１４よりも大きな比抵抗をもつ半導体基板１２を用いている。これにより、インダクタ１８の磁界により半導体基板１２に発生する渦電流を小さく抑えることができる。したがって、渦電流により発生する、上記磁界を打ち消す方向の磁界も小さくなるため、インダクタ１８の磁界の強度が低下するのを抑制することができる。よって、信号の送受信可能な距離が短くなるのを抑えることができる。また、同じ距離で送受信することを考えた場合、従来よりも小さな電力で送受信することが可能となる。
特にρ１≧２００Ωｃｍであれば、かかる渦電流の抑制効果を顕著に得ることができる。さらにρ１≧５００Ωｃｍであれば、同効果を一層顕著に得ることができる。
コイル状に形成された配線層１６中の配線によってインダクタ１８が構成されている。これにより、インダクタを半導体チップ１０内に容易に設けることができる。
信号処理回路を含む集積回路が半導体層１４中に形成されている。したがって、基板全体（ここでは半導体基板１２および半導体層１４からなる積層構造）の厚みを、特許文献１の半導体装置のそれより厚くしても、同半導体装置と同等以上の送受信性能を得ることが可能である。このため、半導体チップ１０の機械的強度を充分に確保することができる。もし基板が薄過ぎると、応力の影響で基板が撓み、それによりトランジスタ等の半導体素子の特性が変化してしまうおそれがある。
特に５Ωｃｍ≦ρ２≦１００Ωｃｍである場合、上記集積回路の製造が容易となる。既存のデバイス・プロセスをそのまま用いて製造することが可能だからである。
半導体層１４がエピタキシャル成長法により形成される場合、すなわち半導体層１４がエピタキシャル層である場合には、半導体基板１２よりも小さな比抵抗をもつ半導体層１４を容易に形成することができる。
複数の半導体チップ１０が設けられ、それらのインダクタ１８が互いに誘導結合するように構成されている。これにより、半導体チップ１０間での信号の送受信を好適に行うことができる。
（第２実施形態）
図２は、本発明による半導体装置の第２実施形態を示す断面図である。半導体装置２は、半導体チップ１０およびプリント配線基板２０を備えている。半導体チップ１０の構成は、図１で説明したとおりである。本実施形態においては、２つの半導体チップ１０が互いに積層されており、最下層の半導体チップ１０がワイヤボンディングによってプリント配線基板２０に実装されている。すなわち、最下層の半導体チップ１０とプリント配線基板２０とは、ワイヤ９４によって互いに電気的に接続されている。半導体チップ１０間の接続、および半導体チップ１０とプリント配線基板２０との間の接続は、接着剤９２によって行われている。
プリント配線基板２０の配線２２は、平面視で、半導体チップ１０のインダクタ１８と重ならない領域に設けられている。すなわち、配線２２は、インダクタ１８の下部を避けるように配置されている。
かかる構成により、インダクタ１８の磁界により配線２２に渦電流が発生するのを防ぐことができる。配線２２に渦電流が発生すると、半導体基板１２に渦電流が発生した場合と同様に、インダクタの磁界の強度が低下してしまう。半導体装置２のその他の効果は、半導体装置１と同様である。
（第３実施形態）
図３は、本発明による半導体装置の第３実施形態を示す断面図である。半導体装置３は、半導体チップ１０およびプリント配線基板２０を備えている。半導体チップ１０の構成は、図１で説明したとおりである。また、プリント配線基板２０の構成は、図２で説明したとおりである。本実施形態においては、２つの半導体チップ１０が互いに積層されており、最下層の半導体チップ１０がフリップチップボンディングによってプリント配線基板２０に実装されている。すなわち、最下層の半導体チップ１０は、その配線層１６をプリント配線基板２０に向けて、バンプ３０を介してプリント配線基板２０に接続されている。具体的には、半導体チップ１０およびプリント配線基板２０にそれぞれ導電性のパッド４２（第１のパッド）およびパッド４４（第２のパッド）が形成されており、両パッド４２，４４間にバンプ３０が介在している。また、これらの半導体チップ１０とプリント配線基板２０との間の間隙には、アンダーフィル樹脂９６が充填されている。半導体チップ１０間の接続は、接着剤９２によって行われている。
バンプ３０は、平面視で、インダクタ１８と重ならない領域に設けられている。すなわち、バンプ３０は、インダクタ１８の下部を避けるように配置されている。このバンプ３０は、例えば、半田または金によって形成される。また、パッド４２，４４も、平面視で、インダクタ１８と重ならない領域に設けられている。
かかる構成により、インダクタ１８の磁界によりバンプ３０やパッド４２，４４に渦電流が発生するのを防ぐことができる。バンプ３０やパッド４２，４４に渦電流が発生すると、半導体基板１２に渦電流が発生した場合と同様に、インダクタの磁界の強度が低下してしまう。半導体装置３のその他の効果は、半導体装置２と同様である。なお、本実施形態においては、配線２２、バンプ３０およびパッド４２，４４の全てがインダクタ１８の下部を避けて配置された例を示した。しかし、これらの一部のみがインダクタ１８の下部を避けて配置されていてもよい。
本発明による半導体装置は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては、複数の半導体チップ１０が設けられた例を示した。しかし、１つの半導体チップ１０のみが設けられていてもよい。また、インダクタ１８による信号の送受信は、半導体チップ１０間には限られず、半導体チップ１０と他の部品との間で行われてもよい。
本発明による半導体装置の第１実施形態を示す断面図である。 本発明による半導体装置の第２実施形態を示す断面図である。 本発明による半導体装置の第３実施形態を示す断面図である。
符号の説明
１ 半導体装置
２ 半導体装置
３ 半導体装置
１０ 半導体チップ
１２ 半導体基板
１４ 半導体層
１６ 配線層
１８ インダクタ
２０ プリント配線基板
２２ 配線
３０ バンプ
４２ パッド
４４ パッド
９２ 接着剤
９４ ワイヤ
９６ アンダーフィル樹脂

Claims (11)

  1. 第１の比抵抗をもつ半導体基板と、
    前記半導体基板上に設けられ、前記第１の比抵抗よりも小さな第２の比抵抗をもつ半導体層と、
    前記半導体層上に設けられた配線層と、
    を有する半導体チップと、
    前記半導体チップが実装された配線基板と、
    を備え、
    前記半導体チップの前記配線層中には、当該半導体チップの外部との間で信号を送信または受信するインダクタが設けられており、
    前記配線基板の配線は、平面視で、前記半導体チップの前記インダクタと重ならない領域に設けられている半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記半導体チップは、前記配線基板にバンプを介してフリップチップ実装されており、
    前記バンプは、平面視で、前記インダクタと重ならない領域に設けられている半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記半導体チップ上および前記配線基板上のそれぞれに設けられた第１および第２のパッドを備え、
    前記バンプは、前記第１および第２のパッド間に介在しており、
    前記第１および第２のパッドは、平面視で、前記インダクタと重ならない領域に設けられている半導体装置。
  4. 請求項１〜３のいずれか一項に記載の半導体装置において、
    前記インダクタは、コイル状に形成された、前記配線層中の配線によって構成されている半導体装置。
  5. 請求項１〜４のいずれか一項に記載の半導体装置において、
    前記半導体層中に、前記インダクタにより送信または受信される前記信号を処理する信号処理回路が形成されている半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記半導体層中に、前記信号処理回路を含む集積回路が形成されている半導体装置。
  7. 請求項１〜６のいずれか一項に記載の半導体装置において、
    複数の前記半導体チップを備え、
    当該複数の半導体チップの前記インダクタ同士は、誘導結合する半導体装置。
  8. 請求項１〜７のいずれか一項に記載の半導体装置において、
    前記半導体層は、エピタキシャル層である半導体装置。
  9. 請求項１〜８のいずれか一項に記載の半導体装置において、
    前記第１の比抵抗は、２００Ωｃｍ以上である半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記第１の比抵抗は、５００Ωｃｍ以上である半導体装置。
  11. 請求項１〜１０のいずれか一項に記載の半導体装置において、
    前記第２の比抵抗は、５Ωｃｍ以上１００Ωｃｍ以下である半導体装置。
JP2006148187A 2006-05-29 2006-05-29 半導体装置 Expired - Fee Related JP4878502B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006148187A JP4878502B2 (ja) 2006-05-29 2006-05-29 半導体装置
US11/802,644 US7714409B2 (en) 2006-05-29 2007-05-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006148187A JP4878502B2 (ja) 2006-05-29 2006-05-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2007318003A JP2007318003A (ja) 2007-12-06
JP4878502B2 true JP4878502B2 (ja) 2012-02-15

Family

ID=38748769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006148187A Expired - Fee Related JP4878502B2 (ja) 2006-05-29 2006-05-29 半導体装置

Country Status (2)

Country Link
US (1) US7714409B2 (ja)
JP (1) JP4878502B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5154262B2 (ja) * 2008-02-26 2013-02-27 太陽誘電株式会社 電子部品
JP5671200B2 (ja) * 2008-06-03 2015-02-18 学校法人慶應義塾 電子回路
JP4977101B2 (ja) * 2008-08-26 2012-07-18 株式会社東芝 積層型半導体装置
JP5216532B2 (ja) * 2008-10-30 2013-06-19 株式会社日立製作所 半導体集積回路
JP5238562B2 (ja) * 2009-03-13 2013-07-17 ルネサスエレクトロニクス株式会社 半導体装置
WO2011001992A1 (ja) 2009-06-30 2011-01-06 日本電気株式会社 半導体装置、該装置に用いられる実装基板及び該実装基板の製造方法
US9018730B2 (en) 2011-04-05 2015-04-28 Stmicroelectronics S.R.L. Microstructure device comprising a face to face electromagnetic near field coupling between stacked device portions and method of forming the device
JP6005438B2 (ja) * 2012-08-10 2016-10-12 株式会社ＴｈｒｕＣｈｉｐ Ｊａｐａｎ 積層集積回路
EP3279938B1 (en) * 2015-03-30 2020-03-11 Pezy Computing K.K. Semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321361A (ja) * 1997-05-19 1998-12-04 Kokusai Electric Co Ltd 高周波誘導加熱コイル、半導体製造装置、および高周波誘導加熱コイルの製造方法
JPH11224931A (ja) * 1998-02-06 1999-08-17 Nec Corp 抵抗素子の形成方法
DE19821726C1 (de) * 1998-05-14 1999-09-09 Texas Instruments Deutschland Ingegrierte CMOS-Schaltung für die Verwendung bei hohen Frequenzen
GB2353139B (en) * 1999-08-12 2001-08-29 United Microelectronics Corp Inductor and method of manufacturing the same
JP3898024B2 (ja) * 2001-10-19 2007-03-28 Ｎｅｃエレクトロニクス株式会社 集積回路及びその製造方法
JP4034099B2 (ja) * 2002-03-28 2008-01-16 株式会社ルネサステクノロジ 高周波用モノリシック集積回路装置およびその製造方法
JP4295124B2 (ja) * 2004-01-19 2009-07-15 株式会社エイアールテック 半導体装置
JP4131544B2 (ja) * 2004-02-13 2008-08-13 学校法人慶應義塾 電子回路

Also Published As

Publication number Publication date
JP2007318003A (ja) 2007-12-06
US20070273015A1 (en) 2007-11-29
US7714409B2 (en) 2010-05-11

Similar Documents

Publication Publication Date Title
JP4878502B2 (ja) 半導体装置
JP4185499B2 (ja) 半導体装置
JP6449760B2 (ja) 半導体装置
US8791544B2 (en) Semiconductor device, mounted substrate to be used in semiconductor device, and manufacturing method of mounted substrate
JP5103032B2 (ja) 半導体装置
US20110278739A1 (en) Semiconductor Package
US8907383B2 (en) Stack packages having token ring loops
JP2007067057A (ja) 半導体装置およびその製造方法
US9165893B2 (en) Semiconductor device including coupling conductive pattern
JP5973456B2 (ja) 半導体装置
JP2008109094A (ja) 素子搭載用基板および半導体モジュール
JP2010109075A (ja) 半導体パッケージ
JP6066658B2 (ja) 半導体装置
US7795719B2 (en) Electro component package
JP2007318045A (ja) 半導体装置及び半導体パッケージ
JP6005438B2 (ja) 積層集積回路
JP2008124072A (ja) 半導体装置
JP5390246B2 (ja) 半導体装置
KR20090118747A (ko) 관통 전극을 가지는 반도체 칩 패키지 및 인쇄회로기판
JP2010093076A (ja) 半導体パッケージ及び半導体装置
JP2010050136A (ja) 半導体装置
TWI284948B (en) Electronic component, method of manufacturing the electronic component, and electronic apparatus
KR20110072278A (ko) 유도결합 통신수단을 구비한 전자소자
US20090179326A1 (en) Semiconductor device package
JP2024057304A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

R150 Certificate of patent or registration of utility model

Ref document number: 4878502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees