DE19800919B4 - Dünnfilmtransistor und Verfahren zu seiner Herstellung - Google Patents

Dünnfilmtransistor und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE19800919B4
DE19800919B4 DE19800919A DE19800919A DE19800919B4 DE 19800919 B4 DE19800919 B4 DE 19800919B4 DE 19800919 A DE19800919 A DE 19800919A DE 19800919 A DE19800919 A DE 19800919A DE 19800919 B4 DE19800919 B4 DE 19800919B4
Authority
DE
Germany
Prior art keywords
trench
active layer
substrate
layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19800919A
Other languages
English (en)
Other versions
DE19800919A1 (de
Inventor
Seok-Won Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19800919A1 publication Critical patent/DE19800919A1/de
Application granted granted Critical
Publication of DE19800919B4 publication Critical patent/DE19800919B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

Dünnfilmtransistor (TFT) mit:
– einem Substrat (31), in welchem sich ein Graben mit ersten und zweiten Seitenwänden sowie mit einem dazwischenliegenden Boden befindet;
– einer Gate-Elektrode (33) an einer der Seitenwände des Grabens;
– einer Gate-Isolationsschicht (35) auf der gesamten Oberfläche des Substrats einschließlich der Gate-Elektrode (33);
– einer aktiven Schicht (36) auf der Gate-Isolationsschicht (35); und
– Source- und Drainbereichen (S, D) in der aktiven Schicht (36) oberhalb des Substrats, die mit der aktiven Schicht (36) innerhalb des Grabens verbunden ist.

Description

  • Die Erfindung bezieht sich auf auf einen Dünnfilmtransistor gemäß den nebengeordneten Patentansprüchen 1 und 7 sowie auf ein Verfahren zur Herstellung eines Dünnefilmtransistors gemäß dem Anspruch 12.
  • Sowohl aus der DE 44 09 367 A1 als auch aus der US 5,407,846 sind bereits Dünnfilmtransistoren mit in einem Graben ausgebildeter Gate-Elektrode bekannt. Dort ist jedoch die Gate-Elektrode auf beiden Seitenwänden und dem Boden des Grabens ausgebildet.
  • Ein Dünnfilmtransistor (TFT) kann zum Beispiel anstelle eines Lasttransistors oder eines CMOS-Lasttransistors in einem SRAM der Klasse größer als 1M zum Einsatz kommen. Auch kann ein Dünnfilmtransistor als Schalteinrichtung verwendet werden, um Bilddatensignale in Pixelbereichen einer Flüssigkristallanzeigeeinrichtung zu schalten. Wird in einer SRAM-Zelle ein PMOS-TFT als Lasttransistor verwendet, so lassen sich der Ausschaltstrom des PMOS-TFT's reduzieren und der Einschaltstrom vergrößern. Dies führt zu einer Verminderung des Leistungsverbrauchs und zu einem verbesserten Speicherbetriebsverhalten.
  • Der Offset-Bereich beeinflußt als signifikanter Faktor das Stabilitätsverhalten einer SRAM-Zelle. Es ist daher wünschenswert, Offset-Bereiche so exakt wie möglich auszubilden.
  • Ein konventioneller TFT und ein Verfahren zu seiner Herstellung werden nachfolgend unter Bezugnahme auf die 1 und 2 näher beschrieben.
  • Die 1 zeigt einen Querschnitt durch einen konventionellen TFT, der eine Isolationsschicht 11, eine Gate-Elektrode 13, eine Gate-Isolationsschicht 15, Source- und Drainelektroden S bzw. D, einen Offset-Bereich I und einen Kanalbereich II aufweist.
  • Die Gate-Elektrode 13 befindet sich in einem vorbestimmten Bereich auf der Isolationsschicht 11. Die Gate-Isolationsschicht 15 liegt auf der Isolationsschicht 11 sowie auf der Gate-Elektrode 13. Die Source-Elektrode S befindet sich auf der Gate-Isolationsschicht 15 und überlappt eine Kante der Gate-Elektrode 13. Die Drainelektrode D befindet sich wie die Source-Elektrode S auf der Gate-Isolationsschicht 15, liegt jedoch in einem Ab stand von der Gate-Elektrode 13. Der Kanalbereich II erstreckt sich von dem Ende der Source-Elektrode S, das auf der Gate-Elektrode 13 zu liegen kommt, bis zum gegenüberliegenden Ende der Gate-Elektrode 13. Dagegen erstreckt sich der Offset-Bereich I vom zuletzt genannten Ende der Gate-Elektrode 13 bis zum Beginn der Drainelektrode D.
  • Ein Verfahren zur Herstellung des zuvor erwähnten konventionellen TFT's wird nachfolgend unter Bezugnahme auf die 2A bis 2E erläutert. Sie stellen Querschnittsansichten in verschiedenen Herstellungsschritten des TFT's dar.
  • Entsprechend der 2A wird zunächst auf einer Isolationsschicht 11 eine erste Polysiliziumschicht 12 aufgebracht. Sodann wird ein nicht dargestellter Photoresistfilm auf die erste Polysiliziumschicht 12 aufgetragen und durch Belichtung und Entwicklung strukturiert, um ein Gatemuster zu erhalten. In einem nächsten Schritt dient das Gatemuster als Maske. um die erste Polysiliziumschicht 12 selektiv zu ätzen. Auf diese Weise wird eine Gate-Elektrode 13 gemäß 2B erhalten.
  • Sodann wird eine Gate-Isolationsschicht 15 auf die gesamte so erhaltene Struktur aufgebracht, also auf die Isolationsschicht 11 und die Gate-Elektrode 13, wie die 2C erkennen läßt. Danach wird eine zweite Polysiliziumschicht 17 auf der Gate-Isolationsschicht 15 gebildet. Die zweite Polysiliziumschicht 17 dient zur Bildung von Source- und Drainelektroden S bzw. D sowie zur Bildung eines Kanalbereichs II und eines Offset-Bereichs I.
  • In einem weiteren Verfahrensschritt gemäß 2D wird ein Photoresistfilm 19 auf die zweite Polysiliziumschicht 17 aufgebracht und strukturiert, und zwar durch einen Belichtungs- und Entwicklungsprozeß, um ein Muster für einen Kanalbereich und einen Offset-Bereich zu erhalten. Unter Verwendung des Photoresistmusters 19 als Maske werden dann Verunreinigungsionen in die zweite Polysiliziumschicht 17 implantiert, um auf diese Weise eine Source-Elektrode S und eine Drainelektrode D zu erhal ten.
  • Schließlich wird der verbleibende Photoresistfilm 19 gemäß 2E entfernt, so daß das konventionelle Verfahren zur Herstellung eines TFT's seinen Abschluß findet. Dabei wird der Offset-Bereich I durch die zweite Polysiliziumschicht 17 im Bereich zwischen der Drainelektrode D und der Gate-Elektrode 13 gebildet, während der Kanalbereich II durch die zweite Polysiliziumschicht 17 gebildet wird, die sich unmittelbar auf der Gate-Elektrode 13 befindet.
  • Beim zuvor beschriebenen konventionellen TFT treten jedoch einige Probleme auf. Um den Kanalbereich und den Offset-Bereich zu bilden, müssen Masken bei der Herstellung verwendet werden. Dies führt letztlich dazu, daß die Offset-Bereiche nicht präzise genug hergestellt werden können, da die Masken nicht genau genug ausgerichtet werden können. Dies führt zu einer Verschlechterung der Stabilität der Zellen.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, die oben beschriebenen Nachteile zu überwinden und einen Dünnfilmtransistor sowie ein Verfahren zu dessen Herstellung anzugeben, um zu einer genaueren Ausrichtung der Kanalbereiche und der Offset-Bereiche zu kommen, und zwar in selbstausrichtender Weise. Der gesamte Herstellungsprozeß soll vereinfacht werden, und zwar bei gleichzeitig präziser Ausrichtung der Offset-Bereiche, um dadurch zu einer besseren Stabilität der Zellen zu kommen.
  • Ein Dünnfilmtransistor (TFT) nach der vorliegenden Erfindung zeichnet sich aus durch ein Substrat, in welchem sich ein Graben mit ersten und zweiten Seitenwänden und einem dazwischenliegenden Boden befindet; eine Gate-Elektrode an einer Seite des Grabens; eine Gate-Isolationsschicht auf der gesamten Oberfläche von Substrat und Gate-Elektrode; eine aktive Schicht auf der Gate-Isolationsschicht; sowie durch Source- und Drainbereiche auf der aktiven Schicht oberhalb des Substrats, die mit der aktiven Schicht im Graben verbunden ist.
  • Ein weiterer Dünnfilmtransistor (TFT) nach der vorliegenden Erfindung zeichnet sich aus durch ein Substrat, in welchem sich ein Graben mit ersten und zweiten Seitenwänden und dazwischenliegendem Boden befindet; eine Gate-Elektrode auf dem Boden und der ersten Seitenwand des Grabens sowie auf dem Substrat benachbart zur ersten Seitenwand des Grabens; eine Gate-Isolationsschicht auf der gesamten Oberfläche des Substrats einschließlich der Gate-Elektrode; eine aktive Schicht auf der Gate-Isolationsschicht; Source- und Drainbereiche in der aktiven Schicht oberhalb des Substrats, die mit der aktiven Schicht innerhalb des Grabens verbunden ist; und eine Isolationsschicht auf der aktiven Schicht zwischen den Source- und Drainbereichen.
  • Ein erfindungsgemßes Verfahren zur Herstellung eines TFT's umfaßt folgende Schritte: Bildung eines Grabens mit ersten und zweiten Seitenwänden und einem dazwischenliegenden Boden innerhalb eines Substrats; Bildung einer Gate-Elektrode am Boden und der ersten Seite des Grabens; Bildung einer Gate-Isolationsschicht auf dem Substrat einschließlich der Gate-Elektrode; Bildung einer aktiven Schicht auf der Gate-Isolationsschicht; und Bildung von Source- und Drainbereichen in der aktiven Schicht oberhalb des Substrats, wobei dieser Teil der aktiven Schicht, in welchem sich die Source- und Drainbereiche befinden, mit demjenigen Teil der aktiven Schicht in Verbindung steht, der sich innerhalb des Grabens befindet.
    •
  • Ein Ausführungsbeispiel der Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung im einzelnen beschrieben. Es zeigen: 1 einen Querschnitt durch einen konventionellen TFT;
  • 2A bis 2E Querschnittsansichten zur Erläuterung der Herstellung des konventionellen TFT's nach 1;
  • 3 eine Querschnittsansicht eines TFT's nach der vorliegenden Erfindung; und
  • 4A bis 4E Querschnittsansichten zur Erläuterung der Herstellung eines TFT's nach einem bevorzugten Ausführungsbeispiel der Erfindung.
  • Die 3 zeigt eine Querschnittsansicht durch ein Ausführungsbeispiel eines erfindungsgemäßen TFT's. Er enthält ein Substrat 31 mit einem Graben, der erste und zweite Seitenwände und einen Boden aufweist, eine Gate-Elektrode 33 auf einem vorbestimmten Bereich des Grabens, eine Gate-Isolationsschicht 35 auf der gesamten Oberfläche des Substrats 31 einschließlich der Gate-Elektrode 33, eine aktive Schicht 36 auf der Gate-Isolationsschicht 35, sowie Source- und Drainbereiche in demjenigen Teil der aktiven Schicht 36, die oberhalb des Substrats 31 liegt, und die mit der aktiven Schicht 36 innerhalb des Grabens verbunden ist.
  • Das Substrat 31 besteht aus einem isolierenden Material. Ein Offset-Be reich I befindet sich an der zweiten Seite des Grabens, während sich ein Kanalbereich II am Boden des Grabens und an der ersten Seitenwand rechts in 3 befindet, also dem Verlauf der Gate-Elektrode 33 folgt bzw, dieser gegenüberliegt. Die Gate-Elektrode 33 überlappt sich mit dem Source-Bereich S und kommt noch mit einem Teil auf der Oberfläche des Substrats 31 zu liegen. Der Offset-Bereich I verläuft senkrecht zu den Source- und Drainbereichen S bzw. D und liegt zwischen dem horizontalen Drainbereich D und dem horizontalen Bereich der am Boden des Grabens liegenden aktiven Schicht 36.
  • Nachfolgend wird ein Verfahren nach der Erfindung zur Herstellung der zuvor erwähnten TFT-Struktur unter Bezugnahme auf die 4A bis 4E näher erläutert.
  • Entsprechend der 4A wird zunächst in einem vorbestimmten Bereich eines Substrats 31 ein Graben zum Beispiel durch einen Ätzvorgang gebildet. Das Substrat 31 besteht dabei aus einem isolierenden Material. Alternativ kann das Substrat auch aus einem Halbleitermaterial mit einer darauf liegenden Isolationsschicht bestehen.
  • Sodann wird auf die gesamte Oberfläche des Substrats 31 einschließlich des Grabens eine Polysiliziumschicht 32 niedergeschlagen. Die Polysiliziumschicht 32 besteht aus Polysilizium, das nicht mit Verunreinigungsionen dotiert ist. Dabei liegt die Polysiliziumschicht 32 auf der Oberfläche des Substrats 31, am Boden des Grabens und an den Seitenwänden des Grabens. Anschließend wird ein nicht dargestellter Photoresistfilm auf die gesamte Oberfläche der Polysiliziumschicht 32 aufgebracht und strukturiert, und zwar durch einen Belichtungs- und Entwicklungsprozeß.
  • Danach wird gemäß 4B das Photoresistmuster als Maske verwendet, um die Polysiliziumschicht 32 selektiv zu ätzen, so daß auf diese Weise eine Gate-Elektrode 33 erhalten wird, und zwar in einem vorbestimmten Bereich des Grabens sowie auf dem Substrat 31 benachbart zum vorbestimmten Bereich auf dem Graben. Mit anderen Worten bildet jetzt die Gate-Elektrode 33 eine Art Treppe. Dabei kommt die Gate-Elektrode 33 auf dem Boden des Grabens zu liegen, ohne jedoch die erste bzw. linke Seitenwand zu erreichen, während sie andererseits an der rechten bzw. zweiten Seitenwand in 4B anliegt, an dieser entlangläuft und sich noch zum Teil auf der benachbarten Oberfläche des Substrats 31 erstreckt.
  • Gemäß 4B wird auf die gesamte Oberfläche der so erhaltenen Struktur eine Gate-Isolationsschicht 35 aufgebracht, also auf das Substrat 31, die Gate-Elektrode 33, auf den verbleibenden Bereich des Bodens des Grabens sowie auf die erste bzw, linke Seitenwand des Grabens in 4C. Sodann wird auf die gesamte Gate-Isolationsschicht 35 eine aktive Schicht 36 aufgebracht. Diese aktive Schicht 36 besteht aus einer Halbleiterschicht, die Silizium enthält, das nicht mit Verunreinigungsionen dotiert ist.
  • In einem weiteren Schritt gemäß 4D wird eine dicke Isolationsschicht 37 auf die aktive Schicht 36 aufgebracht und anschließend einem Rückätzprozeß unterzogen. Im Ergebnis verbleibt die dicke Isolationsschicht 37 nur noch innerhalb des Grabens und füllt diesen aus. Die außerhalb des Grabens liegende Oberfläche der aktiven Schicht 36 kommt dabei frei.
  • Sodann werden gemäß 4E Verunreinigungsionen in die gesamte Oberfläche der so erhaltenen Struktur implantiert, um Source- und Drainelektroden zu erhalten. Die Energie der Verunreinigungsionen wird dabei so eingestellt, daß keine Ionen in denjenigen Teil der aktiven Schicht 36 implantiert werden, der innerhalb des Grabens liegt.
  • Wie oben beschrieben, werden bei der Ionenimplantation keine Masken zur Bildung der Source-Elektroden und der Drainelektroden verwendet, so daß die Sourcebereiche S und die Drainbereiche D in selbstausrichtender Weise innerhalb der aktiven Schicht 36 zu beiden Seiten der begrabenen Isolationsschicht 37 entstehen. Dabei wird darauf geachtet, daß keine Verunreinigungsionen in denjenigen Teil der aktiven Schicht 36 implan tiert werden, der innerhalb des Grabens liegt.
  • Im oben genannten Fall stimmt der Kanalbereich II mit demjenigen Teil der aktiven Schicht 36 überein, der der Gate-Elektrode 33 im Bereich des Grabens gegenüberliegt. Dagegen befindet sich der Offset-Bereich I im Bereich der aktiven Schicht 36, der der ersten Seitenwand des Grabens gegenüberliegt, also der linken Seitenwand in 4E. Bei diesem Prozeß ist es ebenfalls nicht erforderlich, Masken zur Herstellung von Offset-Bereich I und Kanalbereich II zu verwenden.
  • Für den erfindungsgemäßen TFT und sein Herstellungsverfahren ergibt sich damit der Vorteil, daß der Kanalbereich und der Offset-Bereich durch einen selbstausrichtenden Prozeß ohne Anwendung von Masken hergestellt werden können, was den Gesamtherstellungsprozeß vereinfacht und zu weniger Änderungen im Offset-Bereich führt.

Claims (17)

  1. Dünnfilmtransistor (TFT) mit: – einem Substrat (31), in welchem sich ein Graben mit ersten und zweiten Seitenwänden sowie mit einem dazwischenliegenden Boden befindet; – einer Gate-Elektrode (33) an einer der Seitenwände des Grabens; – einer Gate-Isolationsschicht (35) auf der gesamten Oberfläche des Substrats einschließlich der Gate-Elektrode (33); – einer aktiven Schicht (36) auf der Gate-Isolationsschicht (35); und – Source- und Drainbereichen (S, D) in der aktiven Schicht (36) oberhalb des Substrats, die mit der aktiven Schicht (36) innerhalb des Grabens verbunden ist.
  2. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (31) aus einem isolierenden Material besteht.
  3. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß sich die Gate-Elektrode (33) mit dem Source-Bereich (S) überlappt.
  4. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß die aktive Schicht (36), die der Gate-Elektrode (33) gegenüberliegt, einen Kanalbereich (II) bildet.
  5. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß die aktive Schicht (36) aus einer Halbleiterschicht besteht oder eine solche enthält.
  6. Dünnfilmtransistor nach Anspruch 5, dadurch gekennzeichnet, daß die Halbleiterschicht eine Polysiliziumschicht ist oder enthält.
  7. Dünnfilmtransistor (TFT) mit: – einem Substrat (31), in welchem sich ein Graben mit ersten und zweiten Seitenwänden und dazwischenliegendem Boden befindet; – einer Gate-Elektrode (33) auf dem Boden und der ersten Seitenwand des Grabens sowie auf dem Substrat (31) benachbart zur ersten Seitenwand des Grabens: – einer Gate-Isolationsschicht (35) auf der gesamten Oberfläche des Substrats (31) einschließlich der Gate-Elektrode (33); – einer aktiven Schicht (36) auf der Gate-Isolationsschicht (35); – Source- und Drainbereichen (S, D) in der aktiven Schicht (36) oberhalb des Substrats (31), die mit der aktiven Schicht (36) innerhalb des Grabens verbunden ist; und – einer Isolationsschicht (37) auf der aktiven Schicht (36) zwischen den Source- und Drainbereichen (S, D).
  8. Dünnfilmtransistor nach Anspruch 7, dadurch gekennzeichnet, daß das Substrat (31) aus einem isolierenden Material besteht.
  9. Dünnfilmtransistor nach Anspruch 7, dadurch gekennzeichnet, daß die aktive Schicht (36) an der zweiten Seitenwand des Grabens einen Offset-Bereich (I) bildet.
  10. Dünnfilmtransistor nach Anspruch 9, dadurch gekennzeichnet, daß der Offset-Bereich (I) senkrecht zum Drainbereich (D) verläuft.
  11. Dünnfilmtransistor nach Anspruch 7, dadurch gekennzeichnet, daß sich die Gate-Elektrode (33) und der Source-Bereich (S) überlappen.
  12. Verfahren zur Herstellung eines Dünnfilmtransistors (TFT) mit folgenden Schritten: – Bildung eines Grabens mit ersten und zweiten Seitenwänden und dazwischenliegendem Boden in einem Substrat (31); – Bildung einer Gate-Elektrode (33) auf dem Boden und der ersten Seitenwand des Grabens; – Bildung einer Gate-Isolationsschicht (35) auf dem Substrat (31) einschließlich der Gate-Elektrode (33); – Bildung einer aktiven Schicht (36) auf der Gate-Isolationsschicht (35); und – Bildung von Source- und Drainbereichen (5, D) in der aktiven Schicht (36) oberhalb des Substrats (31), wobei die Source- und Drainbereiche (S. D) mit der im Graben liegenden aktiven Schicht verbunden sind.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die aktive Schicht (36) Polysilizium enthält.
  14. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß eine Isolationsschicht (37) auf der aktiven Schicht (36) im Bereich des Grabens gebildet wird.
  15. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Schritt zur Bildung von Source- und Drainbereichen (S, D) folgende Schritte aufweist: – Bildung der Isolationsschicht (37) auf der aktiven Schicht (36) im Bereich des Grabens; und – Implantation von Verunreinigungsionen in die aktive Schicht (36) durch Verwendung der Isolationsschicht (37) als Maske, um auf diese Weise den Source- und Drainbereich (S, D) zu erhalten.
  16. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß das Substrat (31) eine Halbleiterschicht sowie eine Isolationsschicht auf der Halbleiterschicht aufweist.
  17. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß der Schritt zur Bildung der Isolationsschicht (37) folgende Schritte umfaßt: – Bildung der Isolationsschicht (37) auf der aktiven Schicht (36); und – Rückätzen der Isolationsschicht (37), derart, daß sie nur noch im Graben verbleibt.
DE19800919A 1997-07-25 1998-01-13 Dünnfilmtransistor und Verfahren zu seiner Herstellung Expired - Fee Related DE19800919B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970035149A KR100257072B1 (ko) 1997-07-25 1997-07-25 박막트랜지스터 및 그의 제조방법
KR35149/97 1997-07-25

Publications (2)

Publication Number Publication Date
DE19800919A1 DE19800919A1 (de) 1999-01-28
DE19800919B4 true DE19800919B4 (de) 2004-08-05

Family

ID=19515701

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19800919A Expired - Fee Related DE19800919B4 (de) 1997-07-25 1998-01-13 Dünnfilmtransistor und Verfahren zu seiner Herstellung

Country Status (4)

Country Link
US (1) US5869361A (de)
JP (1) JP2896365B2 (de)
KR (1) KR100257072B1 (de)
DE (1) DE19800919B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061994B2 (ja) * 1994-01-19 2000-07-10 キヤノン株式会社 インクジェット装置
KR100273250B1 (ko) 1997-12-17 2001-01-15 김영환 박막트랜지스터 및 그 제조방법
CN101772842B (zh) 2007-08-07 2011-08-17 松下电器产业株式会社 半导体装置及其制造方法以及图像显示装置
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
CN102544095B (zh) * 2010-12-24 2014-10-22 中国科学院微电子研究所 Mos晶体管及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4409367A1 (de) * 1993-08-19 1995-03-02 Gold Star Electronics Verfahren zum Herstellen eines Dünnfilmtransistors
US5407846A (en) * 1992-07-01 1995-04-18 Chan, Ha Hyoung Method of manufacturing a thin film transistor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2837014B2 (ja) * 1992-02-17 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
US5266507A (en) * 1992-05-18 1993-11-30 Industrial Technology Research Institute Method of fabricating an offset dual gate thin film field effect transistor
US5334862A (en) * 1993-08-10 1994-08-02 Micron Semiconductor, Inc. Thin film transistor (TFT) loads formed in recessed plugs

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407846A (en) * 1992-07-01 1995-04-18 Chan, Ha Hyoung Method of manufacturing a thin film transistor
DE4409367A1 (de) * 1993-08-19 1995-03-02 Gold Star Electronics Verfahren zum Herstellen eines Dünnfilmtransistors

Also Published As

Publication number Publication date
KR19990011895A (ko) 1999-02-18
US5869361A (en) 1999-02-09
JP2896365B2 (ja) 1999-05-31
KR100257072B1 (ko) 2000-05-15
JPH1154762A (ja) 1999-02-26
DE19800919A1 (de) 1999-01-28

Similar Documents

Publication Publication Date Title
DE3788499T2 (de) Halbleiter-Grabenkondensator-Struktur.
DE69125260T2 (de) Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen
DE69434235T2 (de) Aktivmatrixschaltkreisplatine und deren Herstellungsverfahren
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE68918619T2 (de) Verfahren zum Herstellen eines selbstisolierenden source/drain-Kontaktes in einem MOS-Transistor.
DE19500380C2 (de) Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE10259745A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE3813665A1 (de) Transistor mit ueberlappendem gate/drain und doppelschicht-gatestrukturen
DE10012141A1 (de) Verfahren zur Herstellung eines Einzelelektron-Transistors
DE19509846A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19825524B4 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE4341516C2 (de) Verfahren zum Herstellen eines Transistors
DE2922016A1 (de) Vlsi-schaltungen
DE19703971A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE19718394B4 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE4421186C2 (de) Dünnfilmtransistor und Verfahren zu dessen Herstellung
DE4417154C2 (de) Dünnfilmtransistor und Verfahren zu deren Herstellung
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19800919B4 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE19727264B4 (de) Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung
DE10261600B4 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102005062937A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE19830543B4 (de) Halbleitereinrichtung mit Hohlraum zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140801