DE19743765A1 - Verfahren zum Herstellen eines Halbleiterbauteils mit einem Muster zur Verhinderung von Rißbildung - Google Patents

Description

Die Erfindung betrifft ein Muster zum verhindern von Riß­ bildung, und insbesondere betrifft sie ein Verfahren zum Herstellen eines Halbleiterbauteils mit einem derartigen Muster, durch das das Auftreten von Rissen in Kantenab­ schnitten eines großen Kontaktlochs verhindert werden kann.

Im allgemeinen ist für Prozeßschritte an einem Wafer hohe Genauigkeit erforderlich. Außerdem ist es erforderlich, Wa­ fer aus dem Prozeß herauszunehmen, die schlechte Strukturen oder keine Standardgröße aufweisen. Diesbezüglich ist es er­ forderlich, Wafer in den jeweiligen Prozeßschritten zu tes­ ten und zu bewerten.

Für derartige Tests und Bewertungen wird in einer Ritzbahn, die Chips auf dem Wafer umgibt, ein Testmuster ausgebildet, um den Wafer nach Abschluß der Prozeßschritte zu bewerten. Alternativ kann ein Testwafer wie ein leerer Wafer oder ein Waferbruchstück, das von einem Waferhalter gehalten wird, dazu verwendet werden, Hauptprozeßschritte zu bewerten.

Bei Prozeßschritten betreffend Tests und Bewertungen ist es wichtig, den Wafer hinsichtlich des vorigen Prozeßschritts und des nächsten Prozeßschritts auszurichten. Wenn der nächste Prozeßschritt ausgeführt wird, ohne daß der Wafer korrekt ausgerichtet ist, besteht die Wahrscheinlichkeit, daß ein schlechter Wafer erzeugt wird und demgemäß dessen Ausbeute verringert ist.

Aus diesem Grund laufen weiterhin Untersuchungen zum Verbes­ sern der Ausrichtungsgenauigkeit hinsichtlich des vorigen und des nächsten Prozeßschritts durch Ausführen eines Mus­ ters und eines Lichtschlüssels zum Überwachen der Prozeß­ schritte in der Ritzbahn um die Chips auf dem Wafer.

Das Muster und der Lichtschlüssel zum Überwachen der Pro­ zeßschritte innerhalb eines Rahmens eines herkömmlichen Halbleiterbauteils werden nun unter Bezugnahme auf die Fig. 1 bis 3 beschrieben.

Fig. 1 ist eine Draufsicht auf einen Rahmen eines herkömmli­ chen Wafers.

Gemäß Fig. 1 umfaßt ein Wafer 1 Chips 2 zum Herstellen von Halbleiterbauteilen sowie eine Ritzbahn 3. Die Ritzbahn 3 ist so ausgebildet, daß sie die Chips 2 umgibt und daß diese voneinander getrennt werden können. Hierbei sind ein Chip und eine diesen umgebende Ritzbahn in einem Rahmen ent­ halten. Der Wafer 1 umfaßt ferner ein Testbauteil wie einen Konstruktionstestchip zum Kontrollieren der Qualität während der Prozeßschritte, einen Kantenchip, der in Kantenab­ schnitten des Wafers 1 ausgebildet ist, und Waferebenen zum Anzeigen der Kristallstruktur des Wafers. Der Kantenchip ist ein sogenannter nicht fertig bearbeiteter Chip. Außerdem enthält die die Chips 2 umgebende Ritzbahn 3 ein Testmuster 4 und mehrere Lichtschlüssel 5 zum Überwachen der Prozeß­ schritte. Das Testmuster 4 bewertet, ob der vorige Prozeß­ schritt erfolgreich ausgeführt wurde. Die Lichtschlüssel 5 überwachen Prozeßschritte wie das Ausrichten des Wafers 1. Obwohl die Form der Lichtschlüssel 5 von der Ausrüstung zum Herstellen derselben abhängt, sind sie im allgemeinen recht­ eckig ausgebildet.

Nachfolgend wird unter Bezugnahme auf die Fig. 2 und 3 ein Verfahren zum Herstellen eines Kontaktlochs beschrieben, bei dem Prozeßschritte durch die Lichtschlüssel überwacht wer­ den, wie sie in der Ritzbahn eines Rahmens ausgebildet sind.

Fig. 2 ist eine Draufsicht eines Kontaktlochs in einer Ritz­ bahn in einem Rahmen eines herkömmlichen Halbleiterbauteils. Die Fig. 3a bis 3c sind Schnittansichten entlang der Linie I-I' in Fig. 2 zum Veranschaulichen von Prozeßschritten.

Gemäß Fig. 2 ist bei einem Kontaktloch 14 ein unteres Schichtmuster 11 auf einem vorbestimmten Bereich eines Halb­ leitersubstrats 10 im Bereich einer Ritzbahn ausgebildet. Die Prozeßschritte in der Ritzbahn in einem Rahmen eines herkömmlichen Halbleiterbauteils werden im Kontaktloch 14 überwacht. Auf dem unteren Schichtmuster 11 wird ein Iso­ lierfilm 13 ausgebildet, um es zu schützen, zu isolieren und einzuebnen. Das Kontaktloch 14 wird durch selektives Entfer­ nen eines Teils des Isolierfilms 13 hergestellt. Dabei soll das Kontaktloch 14 rechteckige Form erhalten.

Indessen wird, wie es in Fig. 3a dargestellt ist, auf einem Halbleitersubstrat 10, in dem ein Chipbereich (nicht darge­ stellt) und ein Bereich für eine Ritzbahn festgelegt sind, eine untere Schicht hergestellt. Diese untere Schicht wird durch einen Photolithographie- und Ätzprozeß selektiv strukturiert, um auf dem Halbleitersubstrat 10 ein unteres Schichtmuster 11 auszubilden. Dabei wird dieses untere Schichtmuster 11 im Chipbereich des Halbleitersubstrats 10 mit gewünschten Abmessungen ausgebildet, die dazu geeignet sind, die Prozeßschritte im Bereich der Ritzbahn des Halb­ leitersubstrats 10 zu überwachen. Die Prozeßschritte zum Herstellen des unteren Schichtmusters 11, wie oben beschrie­ ben, werden auch im Bereich der Ritzbahn ausgeführt.

Wie es in Fig. 3b dargestellt ist, werden ein erster Iso­ lierfilm 12 und ein zweiter Isolierfilm 13 aufeinanderfol­ gend auf der gesamten Oberfläche des Halbleitersubstrats 10, einschließlich des unteren Schichtmusters 11 hergestellt. Der erste Isolierfilm 12 isoliert oder schützt das untere Schichtmuster 11. Er besteht aus einem Oxid- oder einem Ni­ tridfilm. Der zweite Isolierfilm 13 wird als dielektrische Zwischenschicht (ILD = inter layer dielectric layer) aus Borphosphorsilikatglas (BPSG) hergestellt.

Wie es in Fig. 3c dargestellt ist, werden der erste und der zweite Isolierfilm 12 und 13 selektiv strukturiert, um das Kontaktloch 14 zum Überwachen der Prozeßschritte auszubil­ den. Das Kontaktloch 14 bildet einen Lichtschlüssel.

Nachdem der zweite Isolierfilm 13 hergestellt wurde, wird die Oberfläche des Halbleitersubstrats 10 zur Einebnung wär­ mebehandelt (nicht dargestellt).

Beim herkömmlichen Verfahren zum Ausbilden des Kontaktlochs für das Halbleiterbauteil, bei dem die Prozeßschritte über­ wacht werden, wird die aus BPSG bestehende ILD-Schicht auf der gesamten Oberfläche des Halbleitersubstrats mit dem Chipbereich und dem Bereich der Ritzbahn hergestellt und se­ lektiv geätzt, um das Kontaktloch auszubilden. Der Chipbe­ reich wird zu seiner Einebnung wärmebehandelt. Wenn als Lichtschlüssel zum Überwachen der Prozeßschritte ein großes Kontaktloch ausgebildet wird, treten aufgrund von Zugspan­ nungen im Kontaktloch sowie Druckspannungen zwischen dem un­ teren Schichtmuster und der ILD-Schicht unregelmäßige Risse auf. Insbesondere leiden Kantenabschnitte des rechteckig ge­ formten Kontaktlochs unter Zugspannungen, die zu Rissen füh­ ren. So ist es schwierig, zuverlässige Kontaktlöcher auszu­ bilden, durch die Prozeßschritte überwacht werden können. Im Ergebnis sind die Ausbeute für Halbleiterbauteile und de­ ren Zuverlässigkeit verringert.

Der Erfindung liegt die Aufgabe zugrunde, ein verfahren zum Herstellen eines Halbleiterbauteils zu schaffen, das ein Muster aufweist, durch das Rißbildung in den Kantenab­ schnitten großer Kontaktlöcher, durch die Prozeßschritte überwacht werden, verhindert werden kann.

Diese Aufgabe ist durch das Verfahren gemäß dem beigefügten Anspruch 1 gelöst.

Zusätzliche Merkmale und Aufgaben der Erfindung werden in der folgenden Beschreibung dargelegt und gehen teilweise aus dieser hervor, ergeben sich aber andererseits auch beim Aus­ üben der Erfindung. Die Aufgaben und andere Vorteile der Er­ findung werden durch die Konstruktion erzielt, wie sie spe­ ziell in der Beschreibung, den Ansprüchen und den beigefüg­ ten Zeichnungen dargelegt ist.

Es ist zu beachten, daß sowohl die vorstehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung beispielhaft und erläuternd für die beanspruchte Erfindung sind.

Die beigefügten Zeichnungen, die beigefügt sind, um das Ver­ ständnis der Erfindung zu fördern, veranschaulichen Ausfüh­ rungsbeispiele der Erfindung und dienen zusammen mit der Be­ schreibung dazu, deren Prinzipien zu erläutern.

Fig. 1 ist eine Draufsicht eines Rahmens bei einem herkömm­ lichen Wafer;

Fig. 2 ist eine Draufsicht eines Kontaktlochs zur Prozeß­ überwachung in einer Ritzbahn eines Rahmens eines herkömmli­ chen Halbleiterbauteils;

Fig. 3a bis 3c sind Schnittansichten entlang der Linie I-I' in Fig. 2 zum Veranschaulichen von Prozeßschritten zum Her­ stellen eines Kontaktlochs,

Fig. 4 ist eine Draufsicht eines Musters zum Verhindern von Rißbildung an einem Kontaktloch zum Überwachen von Prozeß­ schritten in einer Ritzbahn eines Rahmens eines Halbleiter­ bauteils, wie gemäß der Erfindung hergestellt; und

Fig. 5a bis 5c sind Schnittansichten entlang der Linie I-I' in Fig. 4 zum veranschaulichen von Prozeßschritten zum Her­ stellen eines Kontaktlochs, das zum Überwachen von Prozeß­ schritten dient.

Nun wird detailliert auf die bevorzugten Ausführungsbeispie­ le der Erfindung Bezug genommen, die teilweise in den beige­ fügten Zeichnungen veranschaulicht sind.

Wie es in Fig. 4 dargestellt ist, umfaßt ein Halbleiterbau­ teil mit einem Muster zum verhindern von Rißbildung gemäß der Erfindung ein unteres Schichtmuster 21, einen Isolier­ film 23, ein Kontaktloch 24 und einen umlaufenden Graben 25. Das untere Schichtmuster 21 ist in einem vorbestimmten Be­ reich eines Halbleitersubstrats 20 ausgebildet. Der Isolier­ film 23, der teilweise über dem unteren Schichtmuster 21 ausgebildet ist, schützt und isoliert das untere Schichtmus­ ter 21 und ebnet es ein. Das Kontaktloch 24 wird durch se­ lektives Entfernen eines vorbestimmten Bereichs des Isolier­ films 23 hergestellt. Im Kontaktloch 24 werden die Prozeß­ schritte überwacht. Der umlaufende Graben 25 umgibt das Kon­ taktloch 24, und er weist rechteckige Form auf. Die Eckab­ schnitte dieses umlaufenden Grabens 25 sind jedoch abgerun­ det.

Nun wird ein Verfahren zum Herstellen des Halbleiterbauteils mit diesem Muster zum Verhindern von Rißbildung unter Be­ zugnahme auf die Fig. 5a bis 5c beschrieben.

Wie es in Fig. 5a dargestellt ist, wird eine untere Schicht auf der gesamten Oberfläche eines Halbleitersubstrats 20 mit einem Chipbereich (nicht dargestellt) und einem Bereich mit Ritzbahn hergestellt. Dann wird diese untere Schicht durch einen Photolithographie- und Ätzprozeß selektiv struktu­ riert, um auf einem vorbestimmten Bereich des Halbleitersub­ strats 20 das untere Schichtmuster 21 auszubilden. Dieses untere Schichtmuster 21 wird mit gewünschten Abmessungen im Chipbereich des Halbleitersubstrats 20 sowie mit zum Überwa­ chen der Prozeßschritte geeigneten Abmessungen im Bereich der Ritzbahn des Halbleitersubstrats 20 ausgebildet. Derar­ tige Prozeßschritte zum Herstellen des unteren Schichtmus­ ters 21, wie oben beschrieben, werden auch im Bereich der Ritzbahn des Halbleitersubstrats 20 ausgeführt.

Wie es in Fig. 5b dargestellt ist, werden ein erster Iso­ lierfilm 22 und ein zweiter Isolierfilm 23 aufeinanderfol­ gend auf der gesamten Oberfläche des Halbleitersubstrats 20 einschließlich dem unteren Schichtmuster 21 hergestellt. Der erste Isolierfilm 22 isoliert oder schützt das untere Schichtmuster 21. Der erste Isolierfilm 22 besteht aus einem Oxid- oder Nitridfilm. Der zweite Isolierfilm 23 ebnet das Halbleitersubstrat 20 ein, und er bildet eine ILD-Schicht aus BPSG.

Wie es in Fig. 5c veranschaulicht ist, werden der erste und der zweite Isolierfilm 22 und 23 durch einen Photolithogra­ phie- und Ätzprozeß selektiv strukturiert, um das Kontakt­ loch 24 zum Überwachen der Prozeßschritte sowie den umlau­ fenden Graben 25 auszubilden. Das Kontaktloch 24 bildet einen Lichtschlüssel. Der umlaufende Graben 25 umgibt das Kontaktloch 24 in einem vorbestimmten Bereich angrenzend an das Kontaktloch 24. Eckabschnitte des umlaufenden Grabens 25 sind abgerundet. Außerdem verfügt der umlaufende Graben 25 über eine Dicke von 1,0 µm oder weniger. Nachdem der zweite Isolierfilm 23 ausgebildet wurde, wird die gesamte Oberflä­ che des Halbleitersubstrats 20 wärmebehandelt, um den Chip­ bereich (nicht dargestellt) einzuebnen.

Das erfindungsgemäße verfahren zum Herstellen eines Halblei­ terbauteils mit einem Muster zum Verhindern von Rißbildung weist die folgenden Vorteile auf.

Um Rißbildung durch Druck- oder Zugspannungen zu verhin­ dern, wie sie auftreten, wenn ein großes Kontaktloch als Lichtschlüssel ausgebildet wird, durch den die Ausrichtungs­ genauigkeit zwischen einem vorigen Prozeßschritt und dem nächsten Prozeßschritt verbessert wird, wird, durch selek­ tives Entfernen der aus BPSG bestehenden ILD-Schicht, der das Kontaktloch umgebende umlaufende Graben ausgebildet, um die Druck- und/oder Zugspannungen zu verringern. Außerdem ist es möglich, da die Eckabschnitte der ILD-Schicht abge­ rundet sind, das Auftreten von Rissen in den Eck- und Kan­ tenabschnitten des Kontaktlochs zu vermeiden, wodurch ein Verfahren geschaffen ist, durch das ein Halbleiterbauteil mit zuverlässigem Muster hergestellt werden kann, wobei Rißbildung vermieden ist.

Claims (6)

1. Verfahren zum Herstellen eines Halbleiterbauteils, da­ durch gekennzeichnet, daß es zum verhindern von Rißbildung die folgenden Schritte aufweist:

• - Ausbilden eines unteren Schichtmusters (21) in einem Be­ reich mit Ritzbahn auf einem Halbleitersubstrat (20) mit dem Bereich mit Ritzbahn sowie einem Chipbereich;
• - Herstellen eines Isolierfilms (22, 23) auf der gesamten Oberfläche des Halbleitersubstrats einschließlich dem unte­ ren Schichtmuster; und
• - teilweises Entfernen des Isolierfilms über dem unteren Schichtmuster, um ein Kontaktloch (24) und gleichzeitig ei­ nen dieses Kontaktloch umgebenden umlaufenden Graben (25) durch selektives Entfernen des Isolierfilms benachbart zum Kontaktloch auszubilden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Isolierfilm (23) als aus BPSG bestehende ILD-Schicht hergestellt wird.

3. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß der umlaufende Graben (25) mit einer Dicke von 1,0 µm oder weniger hergestellt wird.

4. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß die Eckabschnitte des umlaufenden Grabens (25) abgerundet ausgebildet werden.

5. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß das untere Schichtmuster (21) im Chipbereich mit gewünschten Abmessungen ausgebildet wird, und es im Bereich der Schreibbahn mit Abmessungen ausgebil­ det wird, die zum Überwachen von Prozeßschritten geeignet sind.

6. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß der umlaufende Graben (25) im Be­ reich der Schreibbahn auf dem Halbleitersubstrat (20) ausge­ bildet wird.