DE10222589A1 - Verfahren zum Herstellen einer Halbleitervorrichtung, das einen Schritt des Bildens eines Elementisolationsgrabens aufweist, und Halbleitervorrichtung - Google Patents
Verfahren zum Herstellen einer Halbleitervorrichtung, das einen Schritt des Bildens eines Elementisolationsgrabens aufweist, und HalbleitervorrichtungInfo
- Publication number
- DE10222589A1 DE10222589A1 DE10222589A DE10222589A DE10222589A1 DE 10222589 A1 DE10222589 A1 DE 10222589A1 DE 10222589 A DE10222589 A DE 10222589A DE 10222589 A DE10222589 A DE 10222589A DE 10222589 A1 DE10222589 A1 DE 10222589A1
- Authority
- DE
- Germany
- Prior art keywords
- film
- forming
- element isolation
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 83
- 239000004065 semiconductor Substances 0.000 title claims description 89
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims abstract description 108
- 238000009413 insulation Methods 0.000 claims abstract description 104
- 238000005530 etching Methods 0.000 claims abstract description 100
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 56
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 56
- 238000007689 inspection Methods 0.000 claims abstract description 44
- 239000010410 layer Substances 0.000 claims description 139
- 239000011229 interlayer Substances 0.000 claims description 51
- 238000009792 diffusion process Methods 0.000 claims description 44
- 239000003973 paint Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 33
- 229910021332 silicide Inorganic materials 0.000 claims description 28
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 28
- 239000002019 doping agent Substances 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- 230000001681 protective effect Effects 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 127
- 229910052721 tungsten Inorganic materials 0.000 description 62
- 239000010937 tungsten Substances 0.000 description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 39
- 229920005591 polysilicon Polymers 0.000 description 39
- 229910052751 metal Inorganic materials 0.000 description 36
- 239000002184 metal Substances 0.000 description 36
- 230000004888 barrier function Effects 0.000 description 32
- 238000001312 dry etching Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 21
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 12
- 229910052785 arsenic Inorganic materials 0.000 description 12
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000004922 lacquer Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000004075 alteration Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000002966 varnish Substances 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000763 evoking effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Element Separation (AREA)
Abstract
In einem Markenabschnitt eines Substrats ist ein Elementisolationsgraben ausgebildet. Weiterhin ist in dem Elementisolationsgraben ein dielektrischer Elementisolationsfilm ausgebildet. Ein aus einem Siliziumnitridfilm gebildeter Ätzstopperfilm ist dergestalt gebildet, daß er zumindest einen Abschnitt der Oberfläche eines in dem Markenabschnitt gebildeten dielektrischen Elementisolationsfilms bedeckt. In einem Schaltungsabschnitt des Substrats werden Schaltungselement gebildet, während der in dem Markenabschnitt gebildete Ätzstopperfilm als eine Inspektionsmarke verwendet wird.
Description
- Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung und auf eine dadurch hergestellte Halbleitervorrichtung und spezieller auf eine Elementisolationstechnik.
- In der letzten Zeit wurden Fortschritte bei der Miniaturisierung, der Packungsdichte und der Betriebsgeschwindigkeit einer Halbleitervorrichtung erzielt. In Zusammenhang mit dieser Errungenschaft wurde die Verringerung des Widerstands eines Kontaktloches mit einem großen Höhe-/Breite-Verhältnis und die Verringerung eines in einem dielektrischen Elementisolationsfilm entstehenden Leckstroms sehr wichtig.
- Hier im Folgenden wird eine der Anmelderin bekannte Halbleitervorrichtung beschrieben.
- Fig. 43 ist eine Querschnittsansicht zum Beschreiben eines Schaltungsabschnitts einer der Anmelderin bekannten Halbleitervorrichtung. Die Fig. 44A und 44B sind Ansichten zum Beschreiben eines Markenabschnitts einer der Anmelderin bekannten Halbleitervorrichtung.
- Fig. 43 zeigt einen Schaltungsabschnitt der Halbleitervorrichtung, in dem ein Kontaktloch dergestalt geöffnet ist, daß es teilweise abseits einer aktiven Region liegt.
- In Fig. 43 bezeichnet das Bezugszeichen 101 ein Siliziumsubstrat; 102 bezeichnet einen dielektrischen Elementisolationsfilm; 103 bezeichnet einen Gatedielektrikumsfilm; 104 bezeichnet eine erste Verbindungsschicht (Gateelektrode); 104a bezeichnet einen Polysiliziumfilm; 104b bezeichnet einen Wolframfilm; 105 bezeichnet einen dielektrischen Film; 106 bezeichnet eine schwach dotierte Diffusionsschicht (eine schwach dotierte n--Schicht); 107 bezeichnet eine Seitenwand; 108 bezeichnet eine stark dotierte Diffusionschicht (eine stark dotierte n+-Schicht); 109 bezeichnet einen dielektrischen Zwischenschichtfilm; 120 bezeichnet ein Kontaktloch; 121 bezeichnet einen Kontakt (Kontaktpfropfen); 122 bezeichnet eine zweite Verbindungsschicht; 121a bezeichnet eine Barrierenmetallschicht; 121b bezeichnet einen Wolframpfropfen; 122b bezeichnet eine zweite Verbindungsschicht; 122a bezeichnet eine Barrierenmetallschicht und 122b bezeichnet einen Wolframfilm.
- Die Fig. 44A und 44B zeigen einen Markenabschnitt der Halbleitervorrichtung nach dem Bilden eines Lackmusters 123 zum Einbringen von n-Dotierstoffen in den Polysiliziumfilm 104a. Hier bezieht sich der Markenabschnitt auf einen Bereich, in dem eine Ausrichtungsmarke gebildet ist, um für die Positionierung (Ausrichtung) einer Photomaske unmittelbar vor dem Belichten einer Struktur verwendet zu werden oder der Markenabschnitt bezieht sich auf einen Bereich, in dem eine Überlagerungsmarke zum Prüfen einer Überlagerung zwischen einem Belichtungsmuster (Lackmuster) und einer Grundschicht gebildet ist. Bezogen auf Fig. 44 sind jene Elemente, die die gleichen wie die in Fig. 43 gezeigten sind, mit den gleichen Bezugszeichen versehen und eine Wiederholung der zugehörigen Erklärungen wird vereinfacht oder unterlassen. Das in Fig. 44 gezeigte Bezugszeichen 123 bezeichnet ein Lackmuster.
- Der in dem Markenabschnitt gebildete dielektrische Elementisolationsfilm 102 wurde bislang als eine Überlagerungsmarke zur Verwendung mit dem Lackmuster 123 verwendet.
- Die oben beschriebene der Anmelderin bekannte Halbleitervorrichtung bringt die folgenden Probleme mit sich.
- Zunächst überlappt das Kontaktloch 120 mit dem dielektrischen Elementisolationsfilm 102, wenn das Kontaktloch 120 außerhalb der aktiven Region gebildet ist, wie dies in Fig. 43 gezeigt ist. Hier bestehen der dielektrische Zwischenschichtfilm 109 und der dielektrische Elementisolationsfilm 102 aus einem Siliziumoxidfilm. Wenn das Kontaktloch 120 mittels Trockenätzens des dielektrischen Zwischenschichtfilms 109 gebildet wird, kann aus diesem Grunde eine Ätzselektivität gegenüber dem dielektrischen Elementisolationsfilm 102 nicht hinreichend sichergestellt werden. Folglich wird der dielektrische Elementisolationsfilm 102 an einer Grenze zwischen der Elementisolationsregion und der aktiven Region, das heißt einer Grenze zwischen dem dielektrischen Elementisolationsfilm 102 und der stark dotierten Diffusionsschicht 108, in der Form eines Schlitzes geätzt (siehe Fig. 43).
- In diesem Fall bleibt der durch das Trockenätzen resultierende Plasmaschaden an der Grenze zwischen dem dielektrischen Elementisolationsfilm 102 und der stark dotierten Diffusionsschicht 108 zurück, woraus ein Anstieg des Leckstroms resultiert. Wenn der dielektrische Elementisolationsfilm 102 in der Form eines Schlitzes geätzt wurde, der tiefer als die stark dotierte Diffusionsschicht 108 ist, ist ein Leckstrom in einem viel größerem Ausmaß erhöht.
- Sogar wenn mittels Sputterns die Barrierenmetallschicht 121a innerhalb des Kontaktlochs 120 ausgebildet ist, kann die Barrierenmetallschicht 121a nicht einheitlich ausgebildet werden und der Wolframpfropfen 121b kann auf der Barrierenmetallschicht 121a nicht mit einer hervorragenden Bedeckung ausgebildet werden. Daraus resultierend wird an einer Grenze zwischen dem dielektrischen Elementisolationsfilm 102 und der stark dotierten Diffusionsschicht 108 eine Fuge A gebildet. In diesem Fall tritt eine Vergrößerung des Widerstands des Kontakts auf, wodurch sich die Zuverlässigkeit des Pfropfens verschlechtert.
- Zweitens kann die Position einer Überlagerungsmarke (d. h. des dielektrischen Elementisolationsfilms 102) nicht mit einem hohen Genauigkeitsgrad gemessen werden, da der als Überlagerungsmarke verwendete dielektrische Elementisolationsfilm 102 ein durchsichtiger Siliziumfilm ist und keinen hinreichenden Kontrast gewährleisten kann. Dadurch wird die Position einer Überlagerungsmarke fehlerhaft gemessen. Folglich kann eine Überlagerungsinspektion nicht auf genaue Weise ausgeführt werden.
- Wenn, wie oben erwähnt, die Position des dielektrischen Elementisolationsfilms 102 fehlerhaft gemessen wurde, können Schaltungselemente nicht auf genaue Weise ausgebildet werden. Beispielsweise tritt bei der in den Fig. 44A und 44B gezeigten Halbleitervorrichtung das Problem auf, daß es nicht gelingt, eine genaue Implantation der n-Dotierstoffen in den Polysiliziumfilm 104a zu erreichen. Dasselbe gilt auch für einen Fall, in dem p-Dotierstoffen in den Polysiliziumfilm 104a eingebracht werden. Es kann das Problem auftreten, daß in einen vorbestimmten Bereich des Polysiliziumfilms 104a sowohl n- Dotierstoffen als auch p-Dotierstoffen eingebracht werden oder das Problem, daß in den vorbestimmten Bereich keine Dotierstoffen eingebracht werden. Dies führt zu einer Erhöhung des Widerstandes der Gateelektrode 104, wodurch Ausfälle von Vorrichtungen hervorgerufen werden.
- Die vorliegende Erfindung wurde ersonnen, um die vorstehend erwähnten Probleme zu lösen und eine Aufgabe der vorliegenden Erfindung ist es, eine neuartige und nützliche Plasmaätzvorrichtung bereitzustellen und ein neuartiges und nützliches Plasmaätzverfahren bereitzustellen. Insbesondere soll ein in hohem Maße zuverlässiger Kontakt bereitgestellt werden und eine Inspektionsmarke auf genaue Weise vermessen werden.
- Die Aufgabe wird gelöst durch ein Verfahren gemäß Anspruch 1 oder Anspruch 4 und eine Halbleitervorrichtung gemäß Anspruch 14.
- Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
- Die obige Aufgabe der vorliegenden Erfindung wird durch ein folgendes Verfahren zum Herstellen einer Halbleitervorrichtung und eine folgende Halbleitervorrichtung gelöst.
- Gemäß eines ersten Aspekts der vorliegenden Erfindung weist das Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Substrat, auf dem ein Markenabschnitt und ein Schaltungsabschnitt vorgesehen sind, wobei der Schaltungsabschnitt eine Elementisolationsregion zum Isolieren einer aktiven Region aufweist, die Schritte:
Ausbilden eines Elementisolationsgrabens in der Elementisolationsregion und dem Markenabschnitt;
Ausbilden eines dielektrischen Elementisolationsfilms in dem Elementisolationsgraben;
Ausbilden eines Ätzstopperfilms dergestalt, dass er zumindest einen Abschnitt eines Randes des dielektrischen Elementisolationsfilms bedeckt; und
Ausbilden von Schaltungselementen in dem Schaltungsabschnitt, während der in dem Markenabschnitt gebildete Ätzstopperfilm als eine Inspektionsmarke verwendet wird, auf. - Gemäß eines zweiten Aspekts der vorliegenden Erfindung weist das Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Substrat, auf dem ein Markenabschnitt und ein Schaltungsabschnitt vorgesehen sind, wobei der Schaltungsabschnitt eine Elementisolationsregion zum Isolieren einer aktiven Region aufweist, die Schritte:
Ausbilden eines Elementisolationsgrabens in der Elementisolationsregion und dem Markenabschnitt;
Ausbilden eines dielektrischen Elementisolationsfilms in dem Elementisolationsgraben;
Ausbilden einer Gateelektrode in der aktiven Region;
Ausbilden einer Verunreinigungsdiffusionsschicht in dem an die Gateelektrode angrenzenden Substrat;
Ausbilden eines dielektrischen Films auf der gesamten Oberfläche des Substrats nach der Bildung der Verunreinigungsdiffusionsschicht;
Ausbilden eines Ätzstopperfilms, der einen Rand des dielektrischen Elementisolationsfilms bedeckt, mittels Rückätzens des dielektrischen Films und
Ausbilden von Schaltungselementen in dem Schaltungsabschnitt, während der in dem Markenabschnitt gebildete Ätzstopperfilm als ein Inspektionsmarker verwendet wird, auf. - Gemäß eines dritten Aspekts der vorliegenden Erfindung weist
eine Halbleitervorrichtung mit einem Substrat, auf dem ein Markenabschnitt und ein Schaltungsabschnitt vorgesehen sind,
wobei der Schaltungsabschnitt eine Elementisolationsregion zum Isolieren einer aktiven Region aufweist,
einen in dem Markenabschnitt gebildeten Elementisolationsgraben,
einen in dem Elementisolationsgraben gebildeten dielektrischen Elementisolationsfilm,
einen Ätzstopperfilm, der zumindest einen Abschnitt der Oberfläche des dielektrischen Elementisolationsfilm bedeckt, einen über einer gesamten Oberfläche des Substrats gebildeten dielektrischen Zwischenschichtfilm, und
ein Kontaktloch, das sich von der Oberfläche des dielektrischen Zwischenschichtfilms zu der Oberfläche des Substrats erstreckt,
auf. - Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen. Von den Figuren zeigen:
- Fig. 1 eine Querschnittsansicht zum Beschreiben eines Schaltungsabschnitts einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
- Fig. 2A und 2B Ansichten zum Beschreiben eines Markenabschnitts einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
- Fig. 3 bis 8 Ansichten zum Beschreiben eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
- Fig. 9 eine Querschnittsansicht zum Beschreiben eines Schaltungsabschnitts einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
- Fig. 10A und 10B Ansichten zum Beschreiben eines Markenabschnitts einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
- Fig. 11 bis 16 Ansichten zum Beschreiben eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
- Fig. 17 eine Querschnittsansicht zum Beschreiben eines Schaltungsabschnitts einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
- Fig. 18A und 18B Ansichten zum Beschreiben eines Markenabschnitts einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
- Fig. 19 bis 24 Ansichten zum Beschreiben eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
- Fig. 25 eine Querschnittsansicht zum Beschreiben einer Abwandlung einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
- Fig. 26 eine Querschnittsansicht zum Beschreiben eines Schaltungsabschnitts einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung;
- Fig. 27A und 27B Ansichten zum Beschreiben eines Markenabschnitts einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung;
- Fig. 28 bis 33 Ansichten zum Beschreiben eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung;
- Fig. 34 eine Querschnittsansicht zum Beschreiben eines Schaltungsabschnitts einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung;
- Fig. 35A und 35B Ansichten zum Beschreiben eines Markenabschnitts einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung;
- Fig. 36 bis 41 Ansichten zum Beschreiben eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung;
- Fig. 42 eine Querschnittsansicht zum Beschreiben einer Abwandlung einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung;
- Fig. 43 eine Querschnittsansicht zum Beschreiben eines Schaltungsabschnitts einer der Anmelderin bekannten Halbleitervorrichtung; und
- Fig. 44A und 44B Ansichten zum Beschreiben eines Markenabschnitts einer der Anmelderin bekannten Halbleitervorrichtung.
- Im folgenden werden Prinzipien und Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Die Teile und Schritte, die in einigen der Zeichnungen gleich sind, sind mit den gleichen Bezugszeichen versehen und redundante Beschreibungen werden aus diesem Grunde unterlassen.
- Fig. 1 ist eine Querschnittsansicht zum Beschreiben eines Schaltungsabschnitts einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Die Fig.2A und 2B sind Ansichten zum Beschreiben eines Markenabschnitts einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
- In Fig. 1 bezeichnet das Bezugszeichen 101 ein Substrat, beispielsweise einen p-Siliziumwafer (Halbleitersubstrat) mit einem spezifischen Widerstand von 10 Ω.cm. Das Substrat 101 weist einen Schaltungsabschnitt mit einer aktiven Region und einer Elementisolationsregion zum Isolieren der aktiven Region sowie einen Markenabschnitt, auf dem eine später zu beschreibende Inspektionsmarke gebildet ist, auf. Das Bezugszeichen 101a bezeichnet einen in dem Substrat 101 gebildeten Elementisolationsgraben. Das Bezugszeichen 102 bezeichnet einen in dem Elementisolationsgraben 101a ausgebildeten dielektrischen Elementisolationsfilm, beispielsweise einen Plasma-Siliziumoxidfilm bis zu einer Dicke von z. B. 300 nm. Ein mittels z. B. des chemischen Hochdichte-Gasphasenabscheidungs(HDPCVD)-Verfahrens gebildeter Siliziumoxidfilm (hier im Folgenden "HDP-Oxidfilm" genannt) wird als der Plasma-Siliziumoxidfilm herangezogen. Das Bezugszeichen 103 bezeichnet einen Gatedielektrikumsfilm, beispielsweise einen Siliziumoxynitrid(SiON)- oder einen Siliziumoxidfilm bis zu einer Dicke von 3 nm.
- Das Bezugszeichen 104 bezeichnet eine Gateelektrode, die als eine erste Verbindungsschicht dient. Die erste Verbindungsschicht wird mittels Stapelns von z. B. einem Polysiliziumfilm 104a und einem Wolframfilm 104b übereinander gebildet. Hier wird der Polysiliziumfilm 104a mittels Einbringens von z. B. Phosphor (P+) bei 10 keV und 5E15 cm-2 als einem n-Dotierstoff in eine n-Region eines nicht dotierten Polysiliziumfilms gebildet. Beispielsweise wird Bor (BF2+) als ein p-Dotierstoff in eine p-Region des nicht dotierten Polysiliziumfilms bei 3 keV und 5E15 cm-2 eingebracht.
- Das Bezugszeichen 105 bezeichnet einen dielektrischen Film zur Verwendung als Hartmaske, beispielsweise einen Siliziumnitridfilm bis zu einer Dicke von 100 nm. Das Bezugszeichen 106 bezeichnet eine schwach dotierte Diffusionsschicht (z. B. eine schwach dotierte n--Schicht) einer Erweiterung. Die schwach dotierte Schicht wird beispielsweise mittels Einbringens von Arsen bei 30 kev, 1E14 vm-2 unter einem Winkel von 45° in das Substrat 101 gebildet. Das Bezugszeichen 107 bezeichnet eine Seitenwand, beispielsweise einen Siliziumnitridfilm bis zu einer Dicke von 50 nm. Das Bezugszeichen 108 bezeichnet eine stark dotierte Diffusionsschicht (eine stark dotierte n+- Schicht). Beispielsweise wird Arsen bei 50 keV, 5E15 cm-2 unter einem Winkel von 7° in das Substrat 101 eingebracht. Das Bezugszeichen 109 bezeichnet einen dielektrischen Zwischenschichtfilm, z. B. einen HDP-Oxidfilm bis zu einer Dicke von 700 nm.
- Das Bezugszeichen 110 bezeichnet einen Ätzstopperfilm, beispielsweise einen Siliziumnitridfilm bis zu einer Dicke von ungefähr 30 nm, der so ausgebildet ist, daß er zumindest einen Abschnitt der Oberfläche des dielektrischen Elementisolationsfilm 102 bedeckt. Der Ätzstopperfilm 110 ist im Übermaß über der hochdotierten Diffusionsschicht 108 sowie auf dem dielektrischen Elementisolationsfilm 102 ausgebildet, so daß er eine Grenze zwischen der hochdotierten Diffusionsschicht 108 in der aktiven Region und dem dielektrischen Elementisolationsfilm 102 bedeckt.
- Das Bezugszeichen 120 bezeichnet ein Kontaktloch mit einem Bodendurchmesser von beispielsweise 0,1 µm. Das Bezugszeichen 121 bezeichnet einen in dem Kontaktloch 120 ausgebildeten Kontakt (Kontaktpfropfen). Der Kontakt 121 weist die aus TiN (20 nm Dicke)/Ti (20 nm Dicke) gebildete Barrierenmetallschicht 121a und den Wolframpfropfen 121b auf. Das Bezugszeichen 122bezeichnet eine zweite Verbindungsschicht. Die zweite Verbindungsschicht 122 wird mittels Aufeinanderstapelns der aus TiN/Ti (20/20 nm) bestehenden Barrierenmetallschicht 122a und des Wolframfilms 122b von 100 nm ausgebildet.
- Wie in den Fig. 2A und 2B gezeigt, bezeichnen jene Elemente, denen die gleichen Bezugszeichen wie in Fig. 1 zugewiesen sind, die gleichen Elemente wie in Fig. 1. Das Bezugszeichen 123 bezeichnet ein Lackmuster. Die Fig. 2A und 2B zeigen einen Markenabschnitt einer Halbleitervorrichtung nach der Bildung eines Lackmusters 123, das als eine Maske zum Einbringen von n-Dotierstoffen in den Polysiliziumfilm 104a dient. Hier bezieht sich der Markenabschnitt auf einen Bereich, in dem eine Ausrichtungsmarke gebildet ist, um zur Positionierung (Ausrichtung) einer Photomaske unmittelbar vor der Belichtung eines Musters verwendet zu werden, oder auf einen Bereich, in dem eine Überlagerungsmarke zum Prüfen einer Überlagerung zwischen einem Belichtungsmuster (Lackmuster) und einer Grundschicht gebildet ist. Ein in dem Markenabschnitt gebildeter Ätzstopperfilm 110 wird als Überlagerungsmarke zum Überprüfen einer Überlagerung zwischen dem Lackmuster 123 und der Grundschicht verwendet. Der als eine äußere Marke dienende Ätzstopperfilm 110 wird in dem Markenabschnitt bis zu einer Breite von z. B. 0,2 bis 0,4 µm gebildet, so daß er die Form eines Quadrates mit den Seitenabmessungen von beispielsweise 20 bis 30 µm annimmt. Das als eine innere Marke dienende Lackmuster 123 ist dergestalt ausgebildet, daß es die Form eines Quadrates mit den Seitenabmessungen von beispielsweise 10 bis 15 µm annimmt.
- Im folgenden wird ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer ersten Ausführungsform beschrieben. Die Fig. 3 bis 8 sind Ansichten zum Beschreiben eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer ersten Ausführungsform.
- Wie in Fig. 3 gezeigt, wird zunächst auf einem Substrat 101 ein thermischer Oxidfilm 131 bis zu einer Dicke von z. B. 30 nm ausgebildet. Als nächstes wird auf dem thermischen Oxidfilm 131 ein Siliziumnitridfilm 132 bis zu einer Dicke von z. B. 150 nm ausgebildet. Weiterhin wird auf dem Siliziumnitridfilm 132 ein Lackmuster (nicht gezeigt) zum Bedecken der aktiven Region ausgebildet. Während das dergestalt ausgebildete Lackmuster als eine Maske verwendet wird, werden der Siliziumnitridfilm 132 und der Siliziumnitridfilm 132 und der thermische Oxidfilm 131 einer Trockenätzung unterzogen. Während der dergestalt geätzte Siliziumnitridfilm 132 und der dergestalt geätzte thermische Oxidfilm 131 als Masken verwendet werden, wird das Substrat 101 einer Trockenätzung unterzogen. Daraus resultierend wird in dem Substrat 101 ein Elementisolationsgraben 101a bis zu einer Tiefe von z. B. 300 nm ausgebildet.
- In dem Elementisolationsgraben 101a wird als dielektrischer Elementisolationsfilm 102 beispielsweise ein HDP-Oxidfilm bis zu einer Dicke von 500 nm abgelagert und der Wafer wird einer CMP-Prozessierung unterzogen.
- Um die Höhe einer Grabenisolationsstufe zu verringern, wird der dielektrische Elementisolationsfilm 102 einem Naßätzen über eine Dicke von lediglich 150 nm unterzogen.
- Wie in Fig. 4 gezeigt, werden der Siliziumnitridfilm 132 und Siliziumoxidfilm 131 einem Naßätzen unterzogen, so daß die Oberfläche des Substrats 101 in ihrem Niveau gleich der Oberfläche des dielektrischen Elementisolationsfilm 102 wird. Als nächstes wird ein als Ätzstopperfilm 110 dienender Siliziumnitridfilm bis zu einer Dicke von 30 nm über der gesamten Oberfläche des Substrats ausgebildet. Auf dem Ätzstopperfilm 110 wird ein Lackmuster 133 ausgebildet. Hier wird das Lackmuster dergestalt ausgebildet, daß es zumindest einen Rand des dielektrischen Elementisolationsfilms 102 bedeckt.
- Während das Lackmuster 133 als eine Maske verwendet wird, wird wie in Fig. 5 gezeigt, der Ätzstopperfilm 110 einem Naßätzen unterzogen. Gleichzeitig wird der Ätzstopperfilm 110 des Markenabschnitts ebenfalls strukturiert (siehe Fig. 6A und 6B).
- Als nächstes wird das Lackmuster 133 entfernt. Als Gate- Dielektrikumsfilm 103 wird beispielsweise ein Siliziumoxynitridfilm (SiON) bis zu einer Dicke von 3 nm ausgebildet. Auf dem Gate-Dielektrikumsfilm 103 wird ein nicht dotierter Polysiliziumfilm 104a bis zu einer Dicke von 100 nm ausgebildet.
- Auf dem Polysiliziumfilm 104a wird ein Lackfilm ausgebildet und durch Belichtung wird ein Muster auf den Lackfilm projiziert. Daraus resultierend wird auf dem Polysiliziumfilm 104a ein Lackmuster 123 zum Einbringen von n-Dotierstoffen in den Polysiliziumfilm 104a ausgebildet.
- Wie in den Fig. 6A und 6B gezeigt, wird das Lackmuster 123 gleichzeitig auch in dem Markenabschnitt ausgebildet.
- Nach der Ausbildung des Lackmusters 123 wird in Zusammenhang mit einer Überlappung zwischen dem Lackmuster 123 des Schaltungsabschnitts und der Grundschicht eine Überlagerungsprüfung durchgeführt, während der in dem Markenabschnitt angeordnete Ätzstopperfilm 110 als eine Überlagerungsmarke verwendet wird. Durch die Überlagerungsinspektion kann die Position der Inspektionsmarke (d. h. des Ätzstopperfilms 110) auf genaue Weise gemessen werden. Folglich kann eine Überlagerungsinspektion des Lackmusters 123 auf genaue Weise durchgeführt werden.
- Das Lackmuster 123 des Markenabschnitts wird bis zu einer Größe strukturiert, die nahe am Minimalmaß des in dem Schaltungsabschnitt ausgebildeten Lackmusters 123 ist. Daraus resultierend kann der Einfluß der Aberration einer in einem Stepper (nicht gezeigt) vorgesehenen Linse unterdrückt werden, wodurch die Genauigkeit einer Überlagerungsinspektion verbessert wird.
- Obwohl dies nicht dargestellt ist, wird ein n-Dotierstoff, z. B. Phosphor (P+) mit 10 keV und 5E15 cm-2 in den Polysiliziumfilm 104a in einer n-Region eingebracht, während das Lackmuster 123 als eine Maske verwendet wird.
- In ähnlicher Weise wird ein p-Dotierstoff, z. B. Bor (BF2 +) bei 3 kev und 5E15 cm-2 in den p-Polysiliziumfilm 104a eingebracht.
- Wie in Fig. 7 gezeigt, wird ein Wolframfilm 104b auf dem Polysiliziumfilm 104a bis zu einer Dicke von 100 nm ausgebildet. Auf dem Wolframfilm 104b wird ein dielektrischer Film 105 bis zu einer Dicke von 100 nm ausgebildet. Als nächstes wird der dielektrische Film 105 strukturiert und der Wolframfilm 104b und der Polysiliziumfilm 104a werden einem Trockenätzen unterzogen, während der so strukturierte dielektrische Film 105 als eine Maske verwendet wird. Dadurch wird die Gateelektrode 104 ausgebildet.
- Nachfolgend wird mittels Einbringens von z. B. Arsen (As+) in das Substrat 101 unter einem Winkel von 45° und bei 30 keV und 1E14 cm-2 die schwach dotierte Diffusionsschicht (schwach dotierte n--Schicht) 106 ausgebildet. Über dem Substrat wird beispielsweise ein Siliziumnitridfilm bis zu einer Dicke von 50 nm ausgebildet und der Siliziumnitridfilm wird zurückgeätzt. Somit wird auf der Seitenoberfläche der Gateelektrode 104 eine Seitenwand 107 ausgebildet. Die stark dotierte (hochdotierte n+-Schicht) 108, deren Dotierungsniveau höher ist als jenes der schwach dotierten Diffusionsschicht 106, wird mittels Einbringens von z. B. Arsen bei 50 kev und 5E15 cm-2 in das Substrat 101, während die Seitenwand 107 als eine Maske verwendet wird, ausgebildet.
- Als nächstes wird beispielsweise ein HDP-Oxidfilm bis zu einer Dicke von 1000 nm als dielektrischer Zwischenschichtfilm 109 ausgebildet und der dielektrische Zwischenschichtfilm 109 wird über eine Dicke von 300 nm einer CMP-Behandlung unterzogen. Auf dem dielektrischen Zwischenschichtfilm 109 wird das Lackmuster 134 ausgebildet.
- Nachfolgend wird der dielektrische Zwischenschichtfilm 109 einem Trockenätzen unterzogen, wobei eine Bedingung für das Ätzen (die Hauptätzung) ist, daß eine hohe Ätzselektivität gegenüber dem Ätzstopperfilm 110 erreicht wird. Dabei wird das Lackmuster 134 als eine Maske verwendet. Daraus resultierend wird in dem dielektrischen Zwischenschichtfilm 109 ein Kontaktloch 120 ausgebildet, das an der Oberfläche des dielektrischen Zwischenschichtfilms 109 einen Durchmesser von 0,2 µm aufweist und sich von der Oberfläche des dielektrischen Zwischenschichtfilms 109 zu der Oberfläche des Ätzstopperfilms 10 erstreckt. Da der dielektrische Zwischenschichtfilm 109 unter der Bedingung, daß eine hohe Ätzselektivität gegenüber dem Ätzstopperfilm 110 erreicht wird, das heißt unter der Bedingung, daß eine hohe Ätzselektivität gegenüber einem Siliziumnitridfilm erzielt wird, einem Trockenätzen unterzogen wird, werden keine Ätzschäden in der aktiven Region des Substrats 101 hervorgerufen. Dies ist sogar dann der Fall, wenn gleichzeitig eine Mehrzahl von Kontaktlöchern unterschiedlicher Tiefe ausgebildet wird.
- Der Ätzstopperfilm 110 wird unter der Ätz-(Überätz-)Bedingung geätzt, daß eine hohe Ätzselektivität gegenüber dem dielektrischen Elementisolationsfilm 102 und dem Substrat 101 erzielt wird. Dadurch wird ein Kontaktloch 120 ausgebildet, das sich von der Oberfläche des dielektrischen Zwischenschichtfilms 109 zu der Oberfläche des Substrats 101 erstreckt. Der Ätzstopperfilm 110 mit einer vergleichsweise kleinen und einheitlichen Dicke kann innerhalb einer kurzen Zeitdauer entfernt werden. Daher kann ein Ätzschaden an dem Substrat 101 verringert werden. Spezieller wird das Kontaktloch 120 in zwei Schritten ausgebildet, wodurch der Ätzschaden sowohl an dem Substrat 101 als auch an dem dielektrischen Elementisolationsfilm 102 verringert werden kann. Weiterhin wird der Ätzstopperfilm 110 an einer Grenze zwischen der stark dotierten Diffusionsschicht 108 und dem dielektrischen Elementisolationsfilm 102 ausgebildet. Dadurch kann ein Ätzen des Randes des dielektrischen Elementisolationsfilm 102 verhindert werden.
- Schließlich wird, wie in Fig. 8 gezeigt, in dem Kontaktloch 120 die z. B. aus TiN/Ti bestehende Barrierenmetallschicht 121a bis zu einer Dicke von 20 nm/20 nm ausgebildet. Weiterhin wird in dem Kontaktloch 120 Wolfram 121b bis zu einer Dicke von 200 nm mittels chemischer Gasphasenabscheidung (CVD) ausgebildet. Mittels des chemischen und mechanischen Polier(CMP)-Verfahrens wird nicht benötigtes Wolfram von der so gebildeten Wolframschicht entfernt. Daraus resultierend wird ein Wolframpfropfen 121b gebildet. Spezieller wird in dem Kontaktloch 120 ein aus der Barrierenmetallschicht 121a und dem Wolframpfropfen 121b bestehender Kontakt 121 gebildet. Auf dem Kontakt 121 wird beispielsweise TiN/Ti als Barrierenmetallschicht 122a bis zu einer Dicke von 20 nm/20 nm ausgebildet. Dadurch wird der Wolframfilm 122b bis zu einer Dicke von 100 nm gebildet. Somit werden die Barrierenmetallschicht 122a und der Wolframfilm 122b strukturiert. Daraus resultierend wird eine zweite Verbindungsschicht 122 auf dem Kontakt 121 gebildet.
- Wie oben erwähnt, wird in der ersten Ausführungsform ein als Ätzstopperfilm 110 dienender Siliziumnitridfilm an einer Grenze zwischen der aktiven Region und der Elementisolationsregion, d. h. einer Grenze zwischen der stark dotierten Diffusionsschicht 108 und dem dielektrischen Elementisolationsfilm 102, ausgebildet. Daraus resultierend kann ein Ätzschaden an dem Substrat 101 verringert werden, wenn das Kontaktloch 120 gebildet wird (insbesondere beim Überätzen). Daher kann eine hervorragende Kontaktverbindung mit einem kleinen Leckstrom geschaffen werden.
- Wenn das Kontaktloch 120 gebildet wird, wird der Abschnitt des dielektrischen Elementisolationsfilms 102 an der Grenze, das heißt dem Rand des dielektrischen Elementisolationsfilms 102, nicht in der Form eines Schlitzes geätzt. Somit wird bei dem Boden des Kontaktloches 120 eine verbesserte Geometrie erreicht. Daher können die Barrierenmetallschicht 121a und die Wolframschicht 121b in dem Kontaktloch 120 mit hervorragender Bedeckung ausgebildet werden. Daher kann der Kontakt 121 dergestalt ausgebildet werden, daß er einen hohen Zuverlässigkeitsgrad aufweist.
- Bei der ersten Ausführungsform wird der Ätzstopperfilm 110 gleichzeitig in dem Markenabschnitt und in dem Schaltungsabschnitt gebildet. Der in dem Markenabschnitt gebildete Ätzstopperfilm 110 wird als eine Überlagerungsmarke verwendet. Da der Ätzstopperfilm 110 einen hervorragenden Kontrast aufweist, kann die Position des Ätzstopperfilms 110, das heißt die Position einer Inspektionsmarke, leicht und mit hoher Genauigkeit gemessen werden. Folglich kann eine Überlagerung zwischen dem Lackmuster (d. h. dem in Fig. 5 gezeigten Lackmuster 123) und der Grundschicht auf genaue Weise inspiziert werden.
- Die erste Ausführungsform hat einen Fall beschrieben, bei dem der in dem Markenabschnitt angeordnete Ätzstopperfilm 110 als eine Überlagerungsmarke verwendet wird. Der Ätzstopperfilm 110 kann jedoch ebenfalls als eine Ausrichtungsmarke verwendet werden. Spezieller kann eine Inspektion der Positionierung einer Photomaske (d. h. eine Grobpositionierungsinspektion und eine Feinpositionierungsinspektion) durchgeführt werden, während der Ätzstopperfilm 110 als eine Ausrichtungsmarke verwendet wird. Sogar in diesem Fall kann die Position einer Ausrichtungsmarke mit hoher Genauigkeit gemessen werden, wie in dem Fall einer Überlagerungsmarke.
- Folglich kann die Positionierung einer Fotomaske auf genaue Weise inspiziert werden. Deshalb kann ein Lackmuster auf genaue Weise gebildet werden (dasselbe gilt auch für die später zu beschreibende zweite bis fünfte Ausführungsform). Beispielsweise kann das Lackmuster 123 auf genaue Weise gebildet werden, das Auftreten einer Überlappung zwischen einer n- Region und einer p-Region in dem Polysiliziumfilm 104a kann verhindert werden und das Auftreten einer Versetzung einer Implantierungsposition kann verhindert werden.
- Die erste Ausführungsform hat eine Überlappungsinspektion des Lackmusters 123 zum Einbringen von n-Dotierstoffen beschrieben. Die vorliegende Erfindung kann ebenfalls für eine Überlappungsinspektion bei einem mittels Strukturierens einer Gateelektrode gebildeten Lackmuster, bei einem Strukturierungsvorgang zum Bilden eines Zweifach-Gate-Oxidfilms oder bei einem Strukturierungsvorgang zum Bilden des Kapazitätselements/der Kapazitätselemente eines analogen Schaltungsabschnitts verwendet werden.
- Die erste Ausführungsform hat den Fall beschrieben, bei dem der Ätzstopperfilm 110 auf der stark dotierten Diffusionsschicht 108 in der aktiven Region gebildet ist. Die einzige Anforderung ist jedoch lediglich, daß der Ätzstopperfilm 110 zumindest auf dem Boden des Kontaktloches 120 ausgebildet ist. Spezieller wird der Bereich, in dem Ätzstopperfilm 110 ausgebildet werden soll, in geeigneter Weise entsprechend dem Durchmesser des Kontaktloches 120 verändert.
- In der ersten Ausführungsform wird der Ätzstopperfilm 110 in der Gestalt einer einzigen Schicht eines Siliziumnitridfilms gebildet. Der Ätzstopperfilm 110 kann jedoch in der Form eines mehrlagigen Films gebildet werden, der einen Siliziumnitridfilm beinhaltet. Der Ätzstopperfilm 110 kann beispielsweise mittels des Bildens eines Siliziumoxidfilms (nicht dotierter Siliziumoxidfilm) und des Stapelns eines Siliziumnitridfilms auf dem Siliziumoxidfilm aus einem mehrlagigen dielektrischen Film gebildet werden. In diesem Fall kann die auf die Kante des dielektrischen Elementisolationsfilms 102 wirkende Spannung abgeschwächt werden (dasselbe gilt für die später zu beschreibende zweite bis fünfte Ausführungsform).
- Der als eine Hartmaske dienende dielektrische Film 105 ist nicht auf einen Siliziumnitridfilm eingeschränkt und kann durch einen Siliziumoxidfilm oder einen Multischichtfilm, der aus einem Siliziumoxidfilm und einem Siliziumnitridfilm besteht, verkörpert werden. Weiterhin kann anstelle des dielektrischen Films 105 ebenfalls ein gewöhnliches Lackmuster verwendet werden (dasselbe gilt ebenfalls für die später zu beschreibende zweite bis fünfte Ausführungsform).
- Der Widerstand einer Oberfläche der stark dotierten Diffusionsschicht 108 kann durch Silizierung (d. h. Bildung eines Kobaltsilizids oder Titansilizids) verringert werden. Sogar in diesem Fall kann der Ätzstopperfilm 110 als eine Inspektionsmarke verwendet werden (das gleiche gilt ebenfalls für die später zu beschreibende zweite und vierte Ausführungsform).
- Bei der ersten Ausführungsform ist ein dielektrischer Elementisolationsfilm dergestalt ausgebildet, daß die Oberfläche der aktiven Region in einer Ebene mit der Oberfläche des dielektrischen Elementisolationsfilms liegt. Ein Ätzstopperfilm ist dergestalt ausgebildet, daß er die Kante der Oberfläche des dielektrischen Elementisolationsfilms bedeckt.
- Bei einer zweiten Ausführungsform wird die Oberfläche des in dem Schaltungsabschnitt und dem Markenabschnitt angeordneten dielektrischen Elementisolationsfilms niedriger gestaltet als die Oberfläche des in der aktiven Region angeordneten Substrats. Ein Ätzstopperfilm wird entlang des Randes von jeder der Oberflächen des dielektrischen Elementisolationsfilms ausgebildet.
- Fig. 9 ist eine Querschnittansicht zum Beschreiben eines Schaltungsabschnitts einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Die Fig. 10A und 10B sind Ansichten zum Beschreiben eines Markenabschnitts der Halbleitervorrichtung gemäß der zweiten Ausführungsform.
- In den Fig. 9, 10A und 10B bezeichnen jene Bezugszeichen, die die gleichen sind wie die in Fig. 1, 2A und 2B gezeigten, die gleichen Elemente und daher können ihre Erläuterungen vereinfacht oder unterlassen werden.
- Wie in Fig. 9 gezeigt, ist der dielektrische Elementisolationsfilm 102 in dem Elementisolationsgraben 101a bis zu einer Dicke von 250 nm eingebettet. Dadurch wird die Oberfläche des dielektrischen Elementisolationsfilms 102 niedriger als die Oberfläche des Substrats 101. Ein als ein Ätzstopperfilm 111 dienender Siliziumnitridfilm wird dergestalt ausgebildet, daß er zumindest einen Rand des dielektrischen Elementisolationsfilms 102 bedeckt. Ein über dem dielektrischen Elementisolationsfilm 102 angeordneter Bereich, nämlich die beiden Seiten des Elementisolationegrabens 101a, an denen kein dielektrischer Elementisolationsfilm 102 eingebettet ist, ist mit dem Ätzstopperfilm 111 bedeckt. Wie in den Fig. 10A und 10B gezeigt, ist der Ätzstopperfilm 111 dergestalt ausgebildet, daß er, wie im Falle des Schaltungsabschnitts, in dem Markenabschnitt einen Rand des dielektrischen Elementisolationsfilms 102 bedeckt. Der in dem Markenabschnitt gebildete Ätzstopperfilm 111 ist als eine Überlagerungsmarke zum Inspizieren einer Überlagerung zwischen dem Lackmuster 123 des Schaltungsabschnitts und der Grundschicht (die später beschrieben werden wird) gebildet.
- Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der zweiten Ausführungsform wird im Folgenden beschrieben. Die Fig. 11 bis 16 sind Ansichten zum Beschreiben eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der zweiten Ausführungsform.
- Wie in Fig. 11 gezeigt, wird auf dem Substrat 101 ein thermischer Oxidfilm 131 bis zu einer Dicke von z. B. 30 nm ausgebildet. Als nächstes wird auf dem thermischen Oxidfilm 131 ein Siliziumnitridfilm 132 bis zu einer Dicke von z. B. 150 nm ausgebildet. Auf dem Siliziumnitridfilm 132 wird das Lackmuster (nicht gezeigt), das eine aktive Region bedeckt, ausgebildet. Während das so gebildete Lackmuster als eine Maske verwendet wird, werden der Siliziumnitridfilm 132 und der thermische Oxidfilm 131 einer Trockenätzung unterzogen. Weiterhin wird das Substrat 101 einer Trockenätzung unterzogen, während der so geätzte Siliziumnitridfilm 132 und der thermische Oxidfilm 131 als Masken verwendet werden. Daraus resultierend wird der Elementisolationsgraben 101a in dem Substrat 101 bis zu einer Dicke von z. B. 300 nm ausgebildet.
- Als nächstes wird in dem Elementisolationsgraben 101a ein HDP- Oxidfilm bis zu einer Dicke von 500 nm als ein dielektrischer Elementisolationsfilm 102 abgelagert. Der so abgelagerte HDP- Oxidfilm wird danach einem CMP-Verfahren unterzogen.
- Der dielektrische Elementisolationsfilm 102 wird lediglich über einen Betrag von z. B. 200 nm einem Naßätzvorgang unterworfen.
- Wie in Fig. 12 gezeigt, sind der Siliziumnitridfilm 132 und der Siliziumoxidfilm 131 Gegenstand einer Naßätzung. Daraus resultierend wird der obere Abschnitt des dielektrischen Elementisolationsfilm 102 entfernt, so daß die Oberfläche des dielektrischen Elementisolationsfilms 102 niedriger wird als jene des Substrats 101. Als nächstes wird über dem Substrat 101 ein als Ätzstopper 111 dienender Siliziumnitridfilm bis zu einer Dicke von 30 nm ausgebildet. Weiterhin wird das Lackmuster 135 auf dem Ätzstopper 111 gebildet. Das Lackmuster 135 wird dergestalt ausgebildet, daß es einen Rand des dielektrischen Elementisolationsfilms 102 bedeckt.
- Wie in Fig. 13 gezeigt, wird der Ätzstopper 111 einer Naßätzung unterzogen, während das Lackmuster 135 als eine Maske verwendet wird. Gleichzeitig wird der in dem Markenabschnitt angeordnete Ätzstopper 1.11 ebenfalls strukturiert [siehe Fig. 14A und Fig. 14B].
- Danach wird das Lackmuster 135 entfernt. Als Gatedielektrikumsfilm 103 wird beispielsweise ein Silizium-Oxynitridfilm (SiON) bis zu einer Dicke von 3 nm ausgebildet. Weiterhin wird auf dem Gatedielektrikumsfilm 103 ein nicht dotierter Polysiliziumfilm 104a bis zu einer Dicke von 100 nm ausgebildet. Ein Lackmuster 123 - das als eine Maske zum Einbringen von n- Dotierstoffen in den Polysiliziumfilm 104a dienen soll - wird auf dem nicht dotierten Polysiliziumfilm 104a gebildet.
- Wie in den Fig. 14A und 14B gezeigt, wird das Lackmuster 123 gleichzeitig in dem Markenabschnitt gebildet.
- Nach dem Bilden des Lackmusters 123 wird eine Überlagerung zwischen dem in dem Schaltungsabschnitt angeordneten Lackmuster 123 und der Grundschicht inspiziert, während der in dem Markenabschnitt angeordnete Ätzstopperfilm 111 als eine Überlagerungsmaske verwendet wird. Durch die Überlagerungsinspektion kann die Position der Überlagerungsmarke (d. h. des Ätzstopperfilms 111) auf genaue Weise gemessen werden. Folglich kann die Überlagerungsinspektion des Lackmusters 123 auf genaue Weise durchgeführt werden.
- Das in dem Markenabschnitt angeordnete Lackmuster 123 wird bis zu einer Abmessung, die nahe an dem Minimalmaß des in dem Schaltungsabschnitt gebildeten Lackmusters 123 liegt, strukturiert. Daraus resultierend kann der Einfluß der Aberration einer in einem Stepper vorgesehenen Linse unterdrückt werden. Dadurch wird die Genauigkeit einer Überlagerungsinspektion verbessert.
- In gleicher Weise wie im Falle der ersten Ausführungsform werden n- und p-Dotierstoffen in den Polysiliziumfilm 104a eingebracht.
- Wie in Fig. 15 gezeigt, wird der Wolframfilm 104b auf dem Polysiliziumfilm 104a bis zu einer Dicke von 100 nm ausgebildet. Weiterhin wird der dielektrische Film 105 auf dem Wolframfilm 104b bis zu einer Dicke von 100 nm ausgebildet.
- Der dielektrische Film 105 wird strukturiert und der Wolframfilm 104b und der Polysiliziumfilm 104a werden einem Trockenätzvorgang unterzogen, während der so strukturierte dielektrische Film 105 als eine Maske verwendet wird. Somit wird die Gateelektrode 104 gebildet.
- Nachfolgend wird mittels des Einbringens von z. B. Arsen (As+) in das Substrat 101 bei einem Winkel von 45° und bei 30 keV und 1E14 cm-2 die schwach dotierte Diffusionsschicht (schwach dotierte n--Schicht) 106 ausgebildet. Über der gesamten Oberfläche des Substrats wird beispielsweise ein Siliziumnitridfilm bis zu einer Dicke von 50 nm gebildet und der so gebildete Siliziumnitridfilm wird zurückgeätzt. Daraus resultierend wird auf jeder Seite der. Gateelektrode 104 die Seitenwand 107 gebildet. Während die Seitenwand 107 als eine Maske verwendet wird, wird beispielsweise Arsen bei 50 keV und 5E15 cm-2 in das Substrat 101 eingebracht. Dadurch wird die stark dotierte Diffusionsschicht (stark dotierte n+-Schicht) 108 gebildet, deren Dotierungsniveau höher ist als jenes der schwach dotierten Diffusionsschicht 106.
- Als dielektrischer Zwischenschichtfilm 109 wird beispielsweise ein HDP-Oxidfilm bis zu einer Dicke von 1000 nm ausgebildet und der so gebildete dielektrische Zwischenschichtfilm 109 wird über einen Betrag von 300 nm einem CMP-Verfahren unterzogen. Auf dem dielektrischen Zwischenschichtfilm 109 wird das Lackmuster 134 gebildet.
- Mit der Ätz-(Hauptätz-)Bedingung, daß eine hohe Ätzselektivität gegenüber dem Ätzstopperfilm 111 erreicht wird, wird nachfolgend der dielektrische Zwischenschichtfilm 109 einem Trockenätzvorgang unterzogen, während das Lackmuster 134 als eine Maske verwendet wird. Daraus resultierend wird in dem dielektrischen Zwischenschichtfilm 109 ein Kontaktloch 120 gebildet, das an der Oberfläche des dielektrischen Zwischenschichtfilms 109 einen Durchmesser von 0,2 µm aufweist und sich von der Oberfläche des dielektrischen Zwischenschichtfilms 109 zu der Oberfläche des Ätzstopperfilms 111 erstreckt. Da unter der Bedingung, daß eine hohe Ätzselektivität gegenüber dem Ätzstopperfilm 111 erzielt wird, das heißt, unter der Bedingung, daß eine hohe Ätzselektivität gegenüber einem Siliziumnitridfilm erreicht wird, der dielektrische Zwischenschichtfilm 109 einer Trockenätzung unterzogen wird, werden keine Ätzschäden auf die aktive Region des Substrats 101 übertragen. Dies ist sogar dann der Fall, wenn gleichzeitig eine Mehrzahl von Kontaktlöchern unterschiedlicher Tiefe gebildet wird.
- Der auf einem Substrat 101 vorgesehene Ätzstopper 111 wird unter der Ätz-(Überätz-)Bedingung geätzt, daß eine hohe Ätzselektivität gegenüber dem dielektrischen Elementisolationsfilm 102 und dem Substrat 101 (oder der stark dotierten Diffusionsschicht 108) erzielt wird. Dadurch wird das Kontaktloch 120 gebildet, das sich von der Oberfläche des dielektrischen Zwischenschichtfilms 109 zu der Oberfläche des Substrats 101 erstreckt. Hier kann innerhalb eines kurzen Zeitraums der Ätzstopper 111 mit einer vergleichsweise kleinen und einheitlichen Dicke entfernt werden. Spezieller wird das Kontaktloch 120 in zwei Schritten gebildet und daher können Ätzschäden sowohl an dem Substrat 101 als auch an dem dielektrischen Elementisolationsfilm 102 verringert werden. Weiterhin wird der Ätzstopper 111 an einer Grenze zwischen der stark dotierten Diffusionsschicht 108 und dem dielektrischen Elementisolationsfilm 102 gebildet. Dadurch wird eine Ätzung des Randes des dielektrischen Elementisolationsfilm 102 verhindert.
- Wie in Fig. 16 gezeigt, wird schließlich die aus z. B. TiN/Ti bestehende Barrierenmetallschicht 121a in dem Kontaktloch 120 bis zu einer Dicke von 20 nm/20 nm ausgebildet. Weiterhin wird mittels CVD in dem Kontaktloch 120 Wolfram 121b bis zu einer Dicke von 200 nm gebildet. Mittels des CMP-Verfahrens wird nicht benötigtes Wolfram von der so gebildeten Wolframschicht entfernt. Daraus resultierend wird der Wolframpfropfen 121b gebildet. Spezieller wird in dem Kontaktloch 120 der aus der Barrierenmetallschicht 121a und dem Wolframpfropfen 121b bestehende Kontakt 121 gebildet. Auf dem Kontakt 121 wird beispielsweise TiN/Ti als Barrierenmetallschicht 122a bis zu einer Dicke von 20 nm/20 nm gebildet. Dadurch wird der Wolframfilm 122b bis zu einer Dicke von 100 nm gebildet. So werden die Barrierenmetallschicht 122a und der Wolframfilm 122b strukturiert. Daraus resultierend wird eine zweite Verbindungsschicht 122 auf dem Kontakt 121 gebildet.
- Wie oben erwähnt, wird bei der zweiten Ausführungsform der Ätzstopperfilm 111 an einer Grenze zwischen der aktiven Region und der Elementisolationsregion, das heißt eine Grenze zwischen der stark dotierten Diffusionsschicht 108 und dem dielektrischen Elementisolationsfilm 102, gebildet. Daraus resultierend kann ein Ätzschaden an dem Substrat 101 verringert werden, wenn das Kontaktloch 120 gebildet wird (insbesondere beim Überätzen). Daher kann eine hervorragende Kontaktverbindung mit einem geringen Leckstrom gebildet werden.
- Wenn das Kontaktloch 120 gebildet wird, wird der an der Grenze, das heißt, dem Rand des dielektrischen Elementisolationsfilms 102 angeordnete Abschnitt des dielektrischen Elementisolationsfilms 102 nicht in der Form eines Schlitzes geätzt. Somit nimmt der Boden des Kontaktloches 120 eine verbesserte Geometrie an. Daher können die Barrierenmetallschicht 121a und die Wolframschicht 121b in dem Kontaktloch 120 mit hervorragender Bedeckung gebildet werden. Daher kann der Kontakt 121 mit einem hohen Zuverlässigkeitsgrad gebildet werden.
- Bei der zweiten Ausführungsform wird der Ätzstopperfilm 111 gleichzeitig in dem Markenabschnitt und in dem Schaltungsabschnitt gebildet. Der in dem Markenabschnitt gebildete Ätzstopperfilm 111 wird als eine Überlagerungsmarke verwendet. Da der Ätzstopperfilm 111 einen hervorragenden Kontrast aufweist, kann die Position des Ätzstopperfilms 111, das heißt die Position einer Überlagerungsmarke, leicht und mit hoher Genauigkeit gemessen werden. Folglich kann eine Überlagerungsinspektion hoher Genauigkeit durchgeführt werden.
- Bei der zweiten Ausführungsform wird die Oberfläche des dielektrischen Elementisolationsfilms 102 niedriger gestaltet als die Oberfläche der aktiven Region. Daraus resultierend wird die Dicke einer Grenze zwischen dem dielektrischen Elementisolationsfilm 102 und der aktiven Region, nämlich die Dicke des entlang des Randes des dielektrischen Elementisolationsfilms 102 gebildeten Ätzstopperfilms 111, auf effektive Weise erhöht. Folglich kann der dem Substrat 101 zur Zeit des Bildens der Kontaktlöcher 120 zugefügte Ätzschaden in einem größeren Ausmaß verringert werden als im Falle der ersten Ausführungsform. Darüber hinaus wird die Oberfläche des dielektrischen Elementisolationsfilms 102 niedriger gemacht als die aktive Region, wodurch eine Verbesserung in der Stromtreiberfähigkeit eines Transistors ermöglicht wird. Somit ist die vorliegende Erfindung zweckmäßig für die Beschleunigung des Betriebs eines Logigabschnitts eines z. B. eDRAM (eingebettetes DRAM) (dasselbe gilt ebenfalls für eine dritte Ausführungsform, die später beschrieben wird).
- Bei der zweiten Ausführungsform wird die Oberfläche des in dem Schaltungsabschnitt und dem Markenabschnitt angeordneten dielektrischen Elementisolationsfilms niedriger gestaltet als die Oberfläche des in der aktiven Region angeordneten Substrats. Ein Ätzstopperfilm wird dergestalt strukturiert, das er den Rand von jeder der Oberflächen des dielektrischen Elementisolationsfilms bedeckt.
- Bei einer dritten Ausführungsform der vorliegenden Erfindung wird die Oberfläche des in dem Schaltungsabschnitt und dem Markenabschnitt angeordneten dielektrischen Elementisolationsfilms niedriger gestaltet als die Oberfläche des in der aktiven Region angeordneten Substrats. Weiterhin wird der Ätzstopperfilm in einer sich selbst ausrichtenden Weise lediglich an einem Rand der dielektrischen Elementisolationsoberfläche ausgebildet. Bei der dritten Ausführungsform wird auf der Oberfläche der stark dotieren Diffusionsschicht eine Silizidschicht gebildet.
- Fig. 17 ist eine Querschnittansicht zum Beschreiben eines Schaltungsabschnitts einer Halbleitervorrichtung gemäß der dritten Ausführungsform. Die Fig. 18A und 18B sind Ansichten zum Beschreiben eines Markenabschnitts der Halbleitervorrichtung gemäß der dritten Ausführungsform.
- In den Fig. 17, 18A und 18B bezeichnen jene Bezugszeichen, die die gleichen sind wie die in den Fig. 9, 10A und 10B gezeigten, die gleichen Elemente und daher werden ihre Erläuterungen vereinfacht oder unterlassen werden.
- Wie in Fig. 17 gezeigt, ist der dielektrische Elementisolationsfilm 102 in den Elementisolationsgraben bis zu einer Dicke von 250 nm eingebettet. Dadurch wird die Oberfläche des dielektrischen Elementisolationsfilms 102 niedriger als die Oberfläche des Substrats 101. Ein als ein Ätzstopperfilm 112 dienender Siliziumnitridfilm ist in einer sich selbst ausrichtenden Weise auf einem Rand des dielektrischen Elementisolationsfilms 102 gebildet. Ein auf dem dielektrischen Elementisolationsfilm 102 angeordneter Bereich, nämlich die beiden Seiten des Elementisolationsgrabens 101a, an denen kein dielektrischer Elementisolationsfilm 102 eingebettet ist, ist mit dem Ätzstopperfilm 112 bedeckt. Weiterhin ist auf der stark dotierten Diffusionsschicht 108 eine Silizidschicht gebildet.
- Wie in den Fig. 18A und 18B gezeigt, ist der Ätzstopperfilm 112 dergestalt ausgebildet, daß er wie im Falle des Schaltungsabschnitts in dem Markenabschnitt einen Rand des dielektrischen Elementisolationsfilms 102 bedeckt. Der in dem Markenabschnitt gebildete Ätzstopperfilm 112 wird als eine Überlagerungsmarke zum Inspizieren der Überlagerung zwischen dem Lackmuster 123 des Schaltungsabschnitts und der Grundschicht (die später beschrieben werden wird) verwendet.
- Somit wird derselbe Vorteil wie bei der zweiten Ausführungsform erhalten.
- Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der dritten Ausführungsform wird im Folgenden beschrieben. Die Fig. 19 bis 24 sind Ansichten zum Beschreiben eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der dritten Ausführungsform.
- Zuerst wird ein in Fig. 19 gezeigter Arbeitsvorgang durchgeführt. Da der in Fig. 19 gezeigte Arbeitsvorgang identisch ist mit jenem, der in Fig. 11 gezeigt ist und sich auf die zweite Ausführungsform bezieht, wird seine Erläuterung unterlassen. Wie in Fig. 20 gezeigt, werden der Siliziumnitridfilm 132 und der Siliziumoxidfilm 131 einem Naßätzvorgang unterzogen. Daraus resultierend wird der dielektrische Elementisolationsfilm 102 dergestalt ausgebildet, daß die Oberfläche des dielektrischen Elementisolationsfilms 102 niedriger wird als die Oberfläche des Substrats 101.
- Beispielsweise wird ein Silizium-Oxynitridfilm (SiON) als Gatedielektrikumsfilm 103 bis zu einer Dicke von 3 nm ausgebildet.
- Der nicht dotierte Polysiliziumfilm 104a wird auf dem Gatedielektrikumsfilm 103 bis zu einer Dicke von 100 nm gebildet.
- In der gleichen Weise wie im Falle der ersten Ausführungsform werden n- und p-Dotierstoffen in den Polysiliziumfilm 104a eingebracht.
- Der Wolframfilm 104b wird auf dem Polysiliziumfilm 104a bis zu einer Dicke von 100 nm gebildet. Weiterhin wird der dielektrische Film (Siliziumnitridfilm) 105 auf dem Wolframfilm 104b bis zu einer Dicke von 100 nm gebildet.
- Der dielektrische Film 105 wird strukturiert und der Wolframfilm 104b und der Polysiliziumfilm 104a werden einem Trockenätzvorgang unterzogen, während der so strukturierte dielektrische Film 105 als eine Maske verwendet wird. Nachfolgend wird mittels des Einbringens von z. B. Arsen (As+) bei einem Winkel von 45° und bei 30 kev und 1514 cm-2 in das Substrat 101die schwach dotierte Diffusionsschicht (schwach dotierte n-- Schicht) 106 gebildet.
- Über der gesamten Oberfläche des Substrats wird beispielsweise der Siliziumnitridfilm bis zu einer Dicke von 50 nm gebildet und der so gebildete Siliziumnitridfilm wird zurückgeätzt. Daraus resultierend wird auf jeder Seite der Gateelektrode 104 die Seitenwand 107 gebildet. Gleichzeitig wird zum Bedecken eines Randes des dielektrischen Elementisolationsfilms 102 der Ätzstopperfilm 112 in einer sich selbst ausrichtenden Weise gebildet.
- Während die Seitenwand 107 als eine Maske verwendet wird, wird beispielsweise Arsen in das Substrat 101 bei 50 keV und 5E15 cm-2 eingebracht. Dadurch wird die stark dotierte Diffusionsschicht (stark dotierte n+-Schicht) 108, deren Dotierungsniveau höher ist als jenes der schwach dotierten Diffusionsschicht 106, gebildet.
- Über der gesamten Oberfläche des Substrats wird ein aus einem Siliziumoxidfilm gebildeter Silizidschutzfilm 136 gebildet.
- Ein Lackmuster (124), das als eine Maske zum Strukturieren des Silizidschutzfilms 136 verwendet werden soll, wird auf dem Silizidschutzfilm 136 gebildet. Hier ist das Lackmuster (124) eine Öffnung, in der Silizid gebildet werden soll.
- Wie in Fig. 22 gezeigt, wird das Lackmuster 124 ebenfalls in dem Markenabschnitt gebildet.
- Nach der Bildung des Lackmuster 124 wird eine Überlagerung zwischen dem Lackmuster 124 und der Grundschicht inspiziert, während der in dem Markenabschnitt angeordnete Ätzstopperfilm 112 als eine Überlagerungsmarke verwendet wird. Durch die Überlagerungsinspektion kann die Position der Inspektionsmarke (d. h. des Ätzstopperfilms 112) auf genaue Weise gemessen werden. Folglich kann eine Überlagerung des Lackmusters 124 mit hoher Genauigkeit inspiziert werden.
- Das in dem Markenabschnitt angeordnete Lackmuster 124 wird bis zu einer Abmessung, die nahe dem Minimalmaß des in dem Schaltungsabschnitt gebildeten Lackmusters (124) ist, beispielsweise bis zu einer Abmessung, die von der Minimalabmessung bis zu ungefähr ihrem Doppelten reicht, strukturiert. Daraus resultierend kann der Einfluß der Aberration von Linsen, das heißt der Einfluß der Aberration, die von einem Unterschied zwischen Steppern herrührt, unterdrückt werden. Dadurch wird die Genauigkeit einer Überlagerungsinspektion verbessert.
- Wie in Fig. 23 gezeigt, wird auf der gesamten Oberfläche des Substrats ein Metallfilm aus z. B. Kobalt gebildet und der so gebildete Metallfilm wird danach einer Wärmebehandlung (d. h. Silizierung) unterzogen. Daraus resultierend wird auf Abschnitten des Substrats, die nicht mit dem Silizidschutzfilm 136 bedeckt sind, nämlich dem oberen Abschnitt der stark dotierten Diffusionsschicht 108, eine Silizidschicht 125 gebildet. Nachfolgend wird mittels einer Naßätzung der Silizidschutzfilm 136 entfernt.
- Als dielektrischer Zwischenschichtfilm 109 wird beispielsweise ein HDP-Oxidfilm bis zu einer Dicke von 1000 nm gebildet und der so gebildete dielektrische Zwischenschichtfilm 109 ist über einen Betrag von 300 nm einer CMP-Behandlung unterzogen. Auf dem dielektrischen Zwischenschichtfilm 109 wird das Lackmuster 134 gebildet. Mit der Ätzbedingung, daß eine hohe Ätzselektivität gegenüber der aktiven Region 108 und dem Ätzstopperfilm 112 erreicht wird, wird nachfolgend der dielektrische Zwischenschichtfilm 109 einem Trockenätzvorgang unterzogen, während das Lackmuster 134 als eine Maske verwendet wird. Daraus resultierend wird in dem dielektrischen Zwischenschichtfilm 109 ein Kontaktloch 120 gebildet, das einen Durchmesser von 0,2 µm an der Oberfläche des dielektrischen Zwischenschichtfilms 109 aufweist und sich von der Oberfläche des dielektrischen Zwischenschichtfilms 109 zu der Oberfläche des Substrats 101 erstreckt.
- Wie in Fig. 24 gezeigt, wird schließlich die aus z. B. TiN/Ti bestehende Barrierenmetallschicht 121a in dem Kontaktloch 120 bis zu einer Dicke von 20 nm/20 nm gebildet. Weiterhin wird mittels CVD Wolfram 121b in dem Kontaktloch 120 bis zu einer Dicke von 200 nm ausgebildet. Mittels des CMP-Verfahrens wird nicht benötigtes Wolfram von der so gebildeten Wolframschicht entfernt. Daraus resultierend wird der Wolframpfropfen 121b gebildet. Spezieller wird der aus der Barrierenmetallschicht 121a und dem Wolframpfropfen 121b bestehende Kontakt 121 in dem Kontaktloch 120 gebildet. Auf dem Kontakt 121 wird beispielsweise TiN/Ti als Barrierenmetallschicht 122a bis zu einer Dicke von 20 nm/20 nm gebildet. Dadurch wird der Wolframfilm 122b bis zu einer Dicke von 100 nm gebildet. Somit werden die Barrierenmetallschicht 122a und der Wolframfilm 122b strukturiert. Daraus resultierend wird die zweite Verbindungsschicht 122 auf dem Kontakt 121 gebildet.
- Wie oben erwähnt, wird bei der dritten Ausführungsform an einer Grenze zwischen der aktiven Region und der Elementisolationsregion, das heißt einer Grenze zwischen der stark dotierten Diffusionsschicht 108 und dem dielektrischen Elementisolationsfilm 102 der Ätzstopperfilm 112 in einer sich selbst ausrichtenden Weise gebildet. Daraus resultierend kann ein dem Substrat 101 zugefügter Ätzschaden verringert werden, wenn das Kontaktloch 120 gebildet wird. Es kann eine hervorragende Kontaktverbindung mit einem geringen Leckstrom gebildet werden.
- Wenn das Kontaktloch 120 gebildet wird, wird der an der Grenze, das heißt, an dem Rand des dielektrischen Elementisolationsfilms 102 angeordnete Abschnitt des dielektrischen Elementisolationsfilms 102 nicht in der Gestalt eines Schlitzes geätzt. Somit nimmt der Boden des Kontaktloches 120 eine verbesserte Geometrie an. Daher können in dem Kontaktloch 120 die Barrierenmetallschicht 121a und die Wolframschicht 121b mit hervorragender Bedeckung ausgebildet werden. Daher kann der Kontakt 121 mit einem hohen Zuverlässigkeitsgrad gebildet werden.
- Bei der dritten Ausführungsform wird der Ätzstopperfilm 112 gleichzeitig in dem Markenabschnitt und in dem Schaltungsabschnitt gebildet. Der in dem Markenabschnitt gebildete Ätzstopperfilm 112 wird als eine Überlagerungsmarke verwendet. Da der Ätzstopperfilm 112 einen hervorragenden Kontrast aufweist, kann die Position des Ätzstopperfilms 112, das heißt die Position einer Überlagerungsmarke, leicht und mit hoher Genauigkeit gemessen werden. Folglich kann eine Überlagerungsinspektion hoher Genauigkeit durchgeführt werden.
- Bei der dritten Ausführungsform wird der Ätzstopperfilm 112 in einer sich selbst ausrichtenden Weise gebildet und daher kann im Vergleich zur zweiten Ausführungsform die Anzahl der verwendeten Prozeßschritte verringert werden. Dies verringert die Kosten zum Herstellen von Halbleitervorrichtungen.
- Eine Abwandlung der Halbleitervorrichtung gemäß der dritten Ausführungsform wird im Folgenden beschrieben.
- Fig. 25 ist eine Querschnittsansicht zum Beschreiben einer Abwandlung der Halbleitervorrichtung gemäß der dritten Ausführungsform.
- Die Halbleitervorrichtung der Abwandlung unterscheidet sich von der in Zusammenhang mit der dritten Ausführungsform beschriebenen Halbleitervorrichtung darin, daß nach der Bildung der Silizidschicht 125 der Siliziumnitridfilm 126 über der gesamten Oberfläche des Substrats bis zu einer Dicke von z. B. 300 nm gebildet wird.
- Wie in Zusammenhang mit der Abwandlung beschrieben, verhindert der Siliziumnitridfilm 126, daß das Kontaktloch 120 eine Schlitzform annimmt, sogar dann, wenn das Kontaktloch 120 in starkem Maße von der Breite einer Seitenwand abweicht. Somit wird die Bildung des Kontaktlochs 120 von hervorragender Geometrie ermöglicht.
- Bei der ersten Ausführungsform wird der dielektrische Elementisolationsfilms dergestalt ausgebildet, daß die Oberfläche der aktiven Region auf dem Substrat in einer Ebene mit der Oberfläche des dielektrischen Elementisolationsfilms liegt. Weiterhin wird der Ätzstopperfilm dergestalt ausgebildet, daß er einen Rand der Oberfläche des dielektrischen Elementisolationsfilms bedeckt.
- Bei einer vierten Ausführungsform der vorliegenden Erfindung wird die Oberfläche des in dem Schaltungsabschnitt und dem Markenabschnitt angeordneten dielektrischen Elementisolationsfilms höher als der in der aktiven Region angeordnete Abschnitt des Substrats und ein Ätzstopperfilm wird entlang eines Randes der Oberfläche des dielektrischen Elementisolationsfilms gebildet.
- Fig. 26 ist eine Querschnittsansicht zum Beschreiben eines Schaltungsabschnitts einer Halbleitervorrichtung gemäß der vierten Ausführungsform. Fig. 27A und Fig. 27B sind Ansichten zum Beschreiben eines Markenabschnitts der Halbleitervorrichtung gemäß der vierten Ausführungsform.
- In den Fig. 26, 27A und 27B bezeichnen jene Bezugszeichen, die die gleichen sind, wie die in Fig. 1 oder den Fig. 2A und 2B gezeigten, die gleichen Elemente und daher werden ihre Erläuterungen vereinfacht oder unterlassen.
- Wie in Fig. 26 gezeigt, ist der dielektrische Elementisolationsfilm 102 dergestalt ausgebildet, daß er höher als die Oberfläche des Substrats 101 wird. Ein als ein Ätzstopperfilm 113 dienender Siliziumnitridfilm wird dergestalt ausgebildet, daß er zumindest einen Rand des dielektrischen Elementisolationsfilms 102 bedeckt.
- Wie in den Fig. 27A und 27B gezeigt, wird der Ätzstopperfilm 113 dergestalt ausgebildet, daß er in dem Markenabschnitt wie im Falle des Schaltungsabschnitts einen Rand des dielektrischen Elementisolationsfilms 102 bedeckt. Der in dem Markenabschnitt gebildete Ätzstopperfilm 113 wird als eine Überlagerungsmarke zum Inspizieren einer Überlagerung zwischen dem Lackmuster 123 und der Grundschicht (die später beschrieben werden wird) verwendet.
- Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vierten Ausführungsform wird im Folgenden beschrieben. Die Fig. 28 bis 33 sind Ansichten zum Beschreiben eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der vierten Ausführungsform.
- Wie in Fig. 28 gezeigt, wird der thermische Oxidfilm 131 auf dem Substrat 101 bis zu einer Dicke von z. B. 30 nm gebildet. Als nächstes wird auf dem thermischen Oxidfilm 131 der Siliziumnitridfilm 132 bis zu einer Dicke von z. B. 150 nm ausgebildet. Auf dem Siliziumnitridfilm 132 wird das eine aktive Region bedeckende Lackmuster (nicht gezeigt) gebildet. Während das so gebildete Lackmuster als eine Maske verwendet wird, werden der Siliziumnitridfilm 132 und der thermische Oxidfilm 131 einem Trockenätzvorgang unterzogen. Weiterhin wird das Substrat 101 einem Trockenätzvorgang unterzogen, während der so geätzte Nitridfilm 132 und der so geätzte thermische Oxidfilm 131 als Masken verwendet werden. Daraus resultierend wird in dem Substrat 101 der Elementisolationsgraben 101a bis zu einer Tiefe von z. B. 30 nm gebildet. Als nächstes wird als der dielektrische Elementisolationsfilm 102 beispielsweise ein HDP-Oxidfilm bis zu einer Dicke von 500 nm in dem Elementisolationsgraben 101a abgelagert. Der so abgelagerte HDP-Oxidfilm wird danach einer CMP-Behandlung unterzogen.
- Der dielektrische Elementisolationsfilm 102 wird lediglich über einen Betrag von z. B. 50 nm einem Naßätzvorgang unterzogen.
- Wie in Fig. 29 gezeigt, werden der Siliziumnitridfilm 132 und der Siliziumoxidfilm 131 einem Naßätzvorgang unterzogen. Daraus resultierend wird der dielektrische Elementisolationsfilm 102 dergestalt ausgebildet, daß die Oberfläche des dielektrischen Elementisolationsfilms 102 höher wird als jene des Substrats 101. Als nächstes wird über dem Substrat ein als Ätzstopper 113 dienender Siliziumnitridfilm bis zu einer Dicke von 30 nm gebildet. Weiterhin wird auf dem Ätzstopper 113 ein Lackmuster 137 gebildet. Das Lackmuster 137 wird dergestalt gebildet, daß es einen Rand des dielektrischen Elementisolationsfilms 102 bedeckt.
- Wie in Fig. 30 gezeigt, wird der Ätzstopper 113 einer Naßätzung unterzogen, während das Lackmuster 137 als eine Maske herangezogen wird. Gleichzeitig wird der in dem Markenabschnitt angeordnete Ätzstopper 113 ebenfalls strukturiert [siehe Fig. 31A und Fig. 31B].
- Danach wird das Lackmuster 137 entfernt. Als Gatedielektrikumsfilm 103 wird beispielsweise ein Silizium-Oxynitridfilm (SiON) bis zu einer Dicke von 3 nm gebildet. Weiterhin wird auf dem Gatedielektrikumsfilm 103 der nicht dotierte Polysiliziumfilm 104a bis zu einer Dicke von 100 nm gebildet.
- Das Lackmuster 123 - das als eine Maske zum Einbringen von n- Dotierstoffen in den Polysiliziumfilm 104a dienen soll - wird auf dem nicht dotierten Polysiliziumfilm 104a gebildet.
- Wie in den Fig. 31A und 31B gezeigt, wird das Lackmuster 123 gleichzeitig in dem Markenabschnitt gebildet.
- Nach der Bildung des Lackmusters 123 wird eine Überlagerung zwischen dem Lackmuster 123 und der Grundschicht inspiziert, während der in dem Markenabschnitt angeordnete Ätzstopperfilm 113 als eine Überlagerungsmaske verwendet wird. Durch die Überlagerungsinspektion kann die Position des als eine Inspektionsmarke dienenden Ätzstopperfilms 113 auf genaue Weise gemessen werden. Folglich kann die Überlagerungsinspektion des Lackmusters 123 auf genaue Weise durchgeführt werden.
- Das in dem Markenabschnitt angeordnete Lackmuster 123 wird bis zu einer Abmessung, die nahe dem Minimalmaß des in dem Schaltungsabschnitt gebildeten Lackmusters 123 ist, strukturiert. Daraus resultierend kann der Einfluß der Aberration einer in einem Stepper vorhandenen Linse unterdrückt werden. Dadurch wird die Genauigkeit einer Überlagerungsinspektion verbessert.
- In der gleichen Weise wie im Falle der ersten Ausführungsform werden n- und p-Dotierstoffen in den Polysiliziumfilm 104a eingebracht.
- Wie in Fig. 32 gezeigt, wird auf dem Polysiliziumfilm 104a der Wolframfilm 104b bis zu einer Dicke von 100 nm ausgebildet. Weiterhin wird der dielektrische Film 105 auf dem Wolframfilm 104b bis zu einer Dicke von 100 nm gebildet. Danach wird der dielektrische Film 105 strukturiert und der Wolframfilm 104b und der Polysiliziumfilm 104a werden einer Trockenätzung unterzogen, während der so strukturierte dielektrische Film 105 als eine Maske verwendet wird. Somit wird die Gateelektrode 104 gebildet.
- Nachfolgend wird mittels des Einbringens von z. B. Arsen (As+) in das Substrat 101 unter einem Winkel von 45° und bei 30 keV und 1E14 cm-2 die schwach dotierte Diffusionsschicht (schwach dotierte n--Schicht) 106 gebildet. Über der gesamten Oberfläche des Substrats wird beispielsweise ein Siliziumnitridfilm bis zu einer Dicke von 50 nm gebildet und der so gebildete Siliziumnitridfilm wird zurückgeätzt. Daraus resultierend wird auf jeder Seite der Gateelektrode 104 die Seitenwand 107 gebildet. Während die Seitenwand 107 als eine Maske verwendet wird, wird beispielsweise Arsen in das Substrat 101 bei 50 keV und 5E15 cm-2 eingebracht. Dadurch wird die stark dotierte Diffusionsschicht (stark dotierte n+-Schicht) 108 gebildet, deren Dotierungsniveau höher ist als jenes der schwach dotierten Diffusionsschicht 106.
- Als dielektrischer Zwischenschichtfilm 109 wird beispielsweise ein HDP-Oxidfilm bis zu einer Dicke von 1000 nm ausgebildet und der so gebildete dielektrische Zwischenschichtfilm 109 wird über einen Betrag von 300 nm einer CMP-Behandlung unterzogen. Auf dem dielektrischen Zwischenschichtfilm 109 wird das Lackmuster 134 gebildet.
- Mit der Ätz-(Hauptätz-)Bedingung, daß eine hohe Ätzselektivität gegenüber dem Ätzstopperfilm 113 erzielt wird, wird nachfolgend der dielektrische Zwischenschichtfilm 109 einem Trockenätzvorgang unterzogen, während das Lackmuster 134 als eine Maske verwendet wird. Daraus resultierend wird in dem dielektrischen Zwischenschichtfilm 109 das Kontaktloch 120 ausgebildet, das einen Durchmesser von 0,2 µm an der Oberfläche des dielektrischen Zwischenschichtfilms 109 aufweist und sich von der Oberfläche des dielektrischen Zwischenschichtfilms 109 zu der Oberfläche des Ätzstopperfilms 113 erstreckt. Da der dielektrische Zwischenschichtfilm 109 unter der Bedingung, daß eine hohe Ätzselektivität gegenüber dem Ätzstopperfilm 113 erzielt wird, das heißt, unter der Bedingung, daß eine hohe Ätzselektivität gegenüber einem Siliziumnitridfilm erzielt wird, einer Trockenätzung unterzogen wird, wird der aktiven Region des Substrats 101 kein Ätzschaden zugefügt. Dies ist sogar dann der Fall, wenn gleichzeitig eine Mehrzahl von Kontaktlöchern unterschiedlicher Tiefe gebildet wird.
- Der auf einem Substrat 101 vorgesehene Ätzstopper 113 wird unter der Ätz-(Überätz-)Bedingung geätzt, daß eine hohe Ätzselektivität gegenüber dem dielektrischen Elementisolationsfilm 102 und dem Substrat 101 erzielt wird. Dadurch wird das Kontaktloch 120 gebildet, das sich von der Oberfläche des dielektrischen Zwischenschichtfilms 109 zu der Oberfläche des Substrats 101 erstreckt. Hier kann der Ätzstopper 113 mit einer vergleichsweise kleinen und einheitlichen Dicke innerhalb eines kurzen Zeitraums entfernt werden. Spezieller wird das Kontaktloch 120 in zwei Schritten gebildet und dadurch kann der sowohl dem Substrat 101 als auch dem dielektrischen Elementisolationsfilm 102 zugefügte Ätzschaden verringert werden. Weiterhin wird der Ätzstopper 113 an einer Grenze zwischen der stark dotierten Diffusionsschicht 108 und dem dielektrischen Elementisolationsfilm 102 ausgebildet, wodurch eine Ätzung des Randes des dielektrischen Elementisolationsfilm 102 verhindert wird.
- Wie in Fig. 33 gezeigt, wird schließlich die aus z. B. TiN/Ti bestehende Barrierenmetallschicht 121a in dem Kontaktloch 120 bis zu einer Dicke von 20 nm/20 nm gebildet. Weiterhin wird mittels CVD Wolfram 121b in dem Kontaktloch 120 bis zu einer Dicke von 200 nm ausgebildet. Mittels des CMP-Verfahrens wird nicht benötigtes Wolfram von der so gebildeten Wolframschicht entfernt. Daraus resultierend wird der Wolframpfropfen 121b gebildet. Spezieller wird der aus der Barrierenmetallschicht 121a und dem Wolframpfropfen 121b bestehende Kontakt 121 in dem Kontaktloch 120 gebildet. Auf dem Kontakt 121 wird beispielsweise TiN/Ti als Barrierenmetallschicht 122a bis zu einer Dicke von 20 nm/20 nm gebildet. Dadurch wird der Wolframfilm 122b bis zu einer Dicke von 100 nm gebildet. Somit werden die Barrierenmetallschicht 122a und der Wolframfilm 122b strukturiert. Daraus resultierend wird auf dem Kontakt 121 eine zweite Verbindungsschicht 122 gebildet.
- Wie oben erwähnt, wird in der vierten Ausführungsform der Ätzstopperfilm 113 an einer Grenze zwischen der aktiven Region und der Elementisolationsregion, das heißt einer Grenze zwischen der stark dotierten Diffusionsschicht 108 und dem dielektrischen Elementisolationsfilm 102, gebildet. Dadurch kann ein Ätzschaden an dem Substrat 101 verringert werden, wenn das Kontaktloch 120 gebildet wird (insbesondere beim Überätzen). Daher kann eine hervorragende Kontaktverbindung mit einem geringen Leckstrom geschaffen werden.
- Wenn das Kontaktloch 120 gebildet wird, wird der an der Grenze, das heißt, an dem Rand des dielektrischen Elementisolationsfilms 102 angeordnete Abschnitt des dielektrischen Elementisolationsfilms 102 nicht in der Form eines Schlitzes geätzt. Somit nimmt der Boden des Kontaktloches 120 eine verbesserte Geometrie an. Daher können in dem Kontaktloch 120 die Barrierenmetallschicht 121a und die Wolframschicht 121b mit hervorragender Bedeckung gebildet werden. Daher kann der Kontakt 121 mit einem hohen Zuverlässigkeitsgrad ausgebildet werden.
- Bei der vierten Ausführungsform wird der Ätzstopperfilm 113 gleichzeitig in dem Markenabschnitt und in dem Schaltungsabschnitt gebildet. Der in dem Markenabschnitt gebildete Ätzstopperfilm 113 wird als eine Überlagerungsmarke verwendet. Da der Ätzstopperfilm 113 einen hervorragenden Kontrast aufweist, kann die Position des Ätzstopperfilms 113, das heißt die Position einer Überlagerungsmarke leicht und mit hoher Genauigkeit gemessen werden. Folglich kann eine Überlagerungsinspektion einer Überlagerung zwischen dem Lackmuster (z. B. dem in Fig. 30 gezeigten Lackmuster 123) und einer Grundschicht (untere Struktur) in genauer Weise durchgeführt werden.
- Bei der vierten Ausführungsform wird der dielektrische Elementisolationsfilms 102 dergestalt ausgebildet, daß die Oberfläche des dielektrischen Elementisolationsfilms 102 höher wird als die Oberfläche der aktiven Region. Eine derartige Ausführung verhindert das Auftreten eines entgegengesetzten Einengungseffektes in einem DRAM-Abschnitt eines eDRAM, wodurch ein Leckstrom unterdrückt wird (das Gleiche gilt ebenfalls für eine fünfte Ausführungsform, die später beschrieben wird).
- Bei der vierten Ausführungsform wird mittels Angleichens des Betrags des dielektrischen Elementisolationsfilms 102, der naß geätzt wird, die Oberfläche des dielektrischen Elementisolationsfilms 102 höher gestaltet als jene des Substrats 101. Der dielektrische Elementisolationsfilm 102 wird jedoch nicht notwendigerweise einem Naßätzvorgang unterzogen.
- Die Oberfläche des dielektrischen Elementisolationsfilms 102 kann mittels eines dichten Anordnens einer CMP-Dummy-Struktur in der Umgebung des dielektrischen Elementisolationsfilms 102 höher gestaltet werden als jene des Substrats.
- Bei der vierten Ausführungsform der vorliegenden Erfindung wird die in dem Schaltungsabschnitt und dem Markenabschnitt angeordnete Oberfläche des dielektrischen Elementisolationsfilms höher als die Oberfläche des in der aktiven Region angeordneten Substrats und ein Ätzstopperfilm wird mittels Strukturierens dergestalt ausgebildet, daß er einen Rand der Oberfläche des dielektrischen Elementisolationsfilms bedeckt.
- Bei einer fünften Ausführungsform der vorliegenden Erfindung wird die in dem Schaltungsabschnitt und dem Markenabschnitt angeordnete Oberfläche des dielektrischen Elementisolationsfilms so gestaltet, daß sie höher wird als die Oberfläche des in der aktiven Region angeordneten Substrats. Der Ätzstopperfilm wird in einer sich selbst ausrichtenden Weise lediglich an einem Rand der Oberfläche des dielektrischen Elementisolationsfilms ausgebildet. Weiterhin wird bei der fünften Ausführungsform eine Silizidschicht in einem oberen Abschnitt einer stark dotierten Diffusionsschicht gebildet.
- Fig. 34 ist eine Querschnittsansicht zum Beschreiben eines Schaltungsabschnitts einer Halbleitervorrichtung gemäß der fünften Ausführungsform. Fig. 35A und Fig. 35B sind Ansichten zum Beschreiben eines Markenabschnitts der Halbleitervorrichtung gemäß der fünften Ausführungsform.
- In den Fig. 34, 35A und 35B bezeichnen jene Bezugszeichen, die die gleichen sind, wie die in Fig. 26 oder Fig. 27A und Fig. 27B gezeigten, die gleichen Elemente und ihre Erläuterungen werden daher vereinfacht oder unterlassen.
- Wie in Fig. 34 gezeigt, wird der dielektrische Elementisolationsfilm 102 dergestalt ausgebildet, daß die Oberfläche des dielektrischen Elementisolationsfilms 102 höher wird als die Oberfläche des Substrats 101. Weiterhin wird ein als ein Ätzstopperfilm 114 dienender Siliziumnitridfilm in einer sich selbst ausrichtenden Weise dergestalt ausgebildet, daß er einen Rand des dielektrischen Elementisolationsfilms 102 bedeckt.
- Wie in den Fig. 35A und 35B gezeigt, wird der Ätzstopperfilm 114 dergestalt ausgebildet, daß er wie in dem Fall des Schaltungsabschnitts, in dem Markenabschnitt einen Rand des dielektrischen Elementisolationsfilms 102 bedeckt. Der in dem Markenabschnitt ausgebildete Ätzstopperfilm 114 wird als eine Überlagerungsmarke zum Inspizieren der Überlagerung zwischen dem Lackmuster 124 und der Grundschicht (die später beschrieben werden wird) verwendet.
- Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der fünften Ausführungsform wird im Folgenden beschrieben. Fig. 36 bis Fig. 41 sind Ansichten zum Beschreiben eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der fünften Ausführungsform.
- Zunächst wird ein in Fig. 36 gezeigter Vorgang durchgeführt. Da der in Fig. 36 gezeigte Vorgang identisch ist mit dem in Fig. 28 gezeigten Vorgang, der sich auf die vierte Ausführungsform bezieht, wird seine Erläuterung unterlassen.
- Wie in Fig. 37 gezeigt, werden der Siliziumnitridfilm 132 und der Siliziumoxidfilm 131 einer Naßätzung unterzogen. Daraus resultierend wird der dielektrische Elementisolationsfilm 102 dergestalt ausgebildet, daß die Oberfläche des dielektrischen Elementisolationsfilm 102 höher wird als die Oberfläche des Substrats 101.
- Als Gatedielektrikumsfilm 103 wird beispielsweise ein Silizium-Oxynitridfilm (SiON) bis zu einer Dicke von 3 nm gebildet. Auf dem Gatedielektrikumsfilm 103 wird der nicht dotierte Polysiliziumfilm 104a bis zu einer Dicke von 100 nm gebildet. In der gleichen Weise wie bei der ersten Ausführungsform werden n- und p-Dotierstoffen in den Polysiliziumfilm 104a eingebracht. Auf dem Polysiliziumfilm 104a wird der Wolframfilm 104b bis zu einer Dicke von 100 nm gebildet. Weiterhin wird auf dem Wolframfilm 104b der dielektrische Film (Siliziumnitridfilm) 105 bis zu einer Dicke von 100 nm gebildet.
- Der dielektrische Film 105 wird strukturiert und der Wolframfilm 104b und der Polysiliziumfilm 104a werden einem Trockenätzvorgang unterzogen, während der so strukturierte dielektrische Film 105 als eine Maske verwendet wird. Nachfolgend wird mittels Einbringens von z. B. Arsen (As+) in das Substrat 101 unter einem Winkel von 45° bei 30 keV und 1E14 cm-2 die schwach dotierte Diffusionsschicht (schwach dotierte n--Schicht) 106 gebildet.
- Über der gesamten Oberfläche des Substrats wird beispielsweise der Siliziumnitridfilm bis zu einer Dicke von 50 nm gebildet und der so gebildete Siliziumnitridfilm wird zurückgeätzt. Daraus resultierend wird auf jeder Seite der Gateelektrode 104die Seitenwand 107 gebildet. Gleichzeitig wird in einer sich selbst ausrichtenden Weise der Ätzstopperfilm 112 zum Bedecken eines Randes des dielektrischen Elementisolationsfilms 102 gebildet.
- Während die Seitenwand 107 als eine Maske verwendet wird, wird beispielsweise Arsen in das Substrat 101 bei 50 keV und 5E15 cm-2 eingebracht. Dadurch wird die stark dotierte Diffusionsschicht (stark dotierte n+-Schicht) 108 gebildet, deren Dotierungsniveau höher ist als jenes der schwach dotierten Diffusionsschicht 106.
- Der aus einem Siliziumoxidfilm bestehende Silizidschutzfilm 136 wird über der gesamten Oberfläche des Substrats 101 gebildet.
- Auf dem Silizidschutzfilm 136 wird das Lackmuster (124), das als eine Maske zum Strukturieren des Silizidschutzfilms 136 verwendet werden soll, gebildet. Hier ist das Lackmuster (124) eine Öffnung, in der Silizid gebildet werden soll.
- Wie in Fig. 39 gezeigt, wird das Lackmuster 124 ebenfalls in dem Markenabschnitt gebildet.
- Nach der Bildung des Lackmusters 124 wird eine Überlagerung zwischen dem Lackmuster 124 und der Grundschicht inspiziert, während der in dem Markenabschnitt angeordnete Ätzstopperfilm 114 als eine Überlagerungsmarke verwendet wird. Durch die Überlagerungsinspektion kann die Position des als eine Überlagerungsmarke dienenden Ätzstopperfilms 114 auf genaue Weise gemessen werden. Folglich kann eine Überlagerung des Lackmusters 124 mit hoher Genauigkeit inspiziert werden.
- Das in dem Markenabschnitt angeordnete Lackmuster 124 wird bis zu einer Abmessung, die nahe dem Minimalmaß des in dem Schaltungsabschnitt gebildeten Lackmusters (124) ist, beispielsweise einer Abmessung, die von der minimalen Abmessung zu dem Doppelten derselben reicht, strukturiert. Daraus resultierend kann der Einfluß der Aberration von Linsen, das heißt der Einfluß der Aberration, die von einem Unterschied zwischen Steppern herrührt, unterdrückt werden, wodurch die Genauigkeit einer Überlagerungsinspektion verbessert wird.
- Wie in Fig. 40 gezeigt, wird auf der gesamten Oberfläche des Substrats ein Metallfilm aus z. B. Kobalt gebildet und der so gebildete Metallfilm wird danach einer Wärmebehandlung (d. h. Silizierung) unterzogen. Daraus resultierend wird in den oberen Abschnitten des Substrats, die nicht mit dem Silizidschutzfilm 136 bedeckt sind, nämlich den oberen Abschnitten der stark dotierten Diffusionsschicht 108, die Silizidschicht 125 gebildet. Nachfolgend wird der Silizidschutzfilm 136 einer Naßätzung unterzogen.
- Als dielektrischer Zwischenschichtfilm 109 wird beispielsweise ein HDP-Oxidfilm bis zu einer Dicke von 1000 nm gebildet und der so gebildete dielektrische Zwischenschichtfilm 109 wird über einen Betrag von 300 nm einer CMP-Behandlung unterzogen. Auf dem dielektrischen Zwischenschichtfilm 109 wird das Lackmuster 134 gebildet. Mit der Ätzbedingung, daß eine hohe Ätzselektivität gegenüber der aktiven Region 108 und dem Ätzstopperfilm 114 erzielt wird, wird der dielektrische Zwischenschichtfilm 109 einem Trockenätzvorgang unterzogen, während das Lackmuster 134 als eine Maske herangezogen wird. Daraus resultierend wird in dem dielektrischen Zwischenschichtfilm 109 ein Kontaktloch 120 gebildet; das einen Durchmesser von 0,2 µm an der Oberfläche des dielektrischen Zwischenschichtfilms 109 aufweist und sich von der Oberfläche des dielektrischen Zwischenschichtfilms 109 zu der Oberfläche des Substrats 101 erstreckt.
- Wie in Fig. 41 gezeigt, wird schließlich die aus z. B. TiN/Ti bestehende Barrierenmetallschicht 121a in dem Kontaktloch 120 bis zu einer Dicke von 20 nm/20 nm ausgebildet. Weiterhin wird mittels CVD das Wolfram 121b in dem Kontaktloch 120 bis zu einer Dicke von 200 nm gebildet. Mittels des CMP-Verfahrens wird nicht benötigtes Wolfram von der so gebildeten Wolframschicht entfernt. Daraus resultierend wird der Wolframpfropfen 121b gebildet. Spezieller wird der aus der Barrierenmetallschicht 121a und dem Wolframpfropfen 121b bestehende Kontakt 121 in dem Kontaktloch 120 gebildet. Auf dem Kontakt 121 wird beispielsweise TiN/Ti als Barrierenmetallschicht 122a bis zu einer Dicke von 20 nm/20 nm gebildet. Dadurch wird der Wolframfilm 122b bis zu einer Dicke von 100 nm gebildet. Somit werden die Barrierenmetallschicht 122a und der Wolframfilm 122b strukturiert. Daraus resultierend wird die zweite Verbindungsschicht 122 auf dem Kontakt 121 gebildet.
- Wie oben erwähnt, wird in der fünften Ausführungsform der Ätzstopperfilm 114 in einer sich selbstausrichtenden Weise an einer Grenze zwischen der aktiven Region und der Elementisolationsregion, das heißt einer Grenze zwischen der stark dotierten Diffusionsschicht 108 und dem dielektrischen Elementisolationsfilm 102, gebildet. Daraus resultierend kann ein Ätzschaden an dem Substrat 101 verringert werden, wenn das Kontaktloch 120 gebildet wird. Es kann eine hervorragende Kontaktverbindung mit einem geringen Leckstrom gebildet werden.
- Wenn das Kontaktloch 120 gebildet wird, wird der an der Grenze, das heißt, an dem Rand des dielektrischen Elementisolationsfilms 102 angeordnete Abschnitt des dielektrischen Elementisolationsfilms 102 nicht in der Form eines Schlitzes geätzt. Somit erhält der Boden des Kontaktloches 120 eine verbesserte Geometrie. Dadurch können in dem Kontaktloch 120 die Barrierenmetallschicht 121a und die Wolframschicht 121b mit hervorragender Bedeckung ausgebildet werden. Dadurch kann der Kontakt 121 mit einem hohen Zuverlässigkeitsgrad gebildet werden.
- Bei der fünften Ausführungsform wird der Ätzstopperfilm 114 gleichzeitig in dem Markenabschnitt und in dem Schaltungsabschnitt gebildet. Der in dem Markenabschnitt gebildete Ätzstopperfilm 114 wird als eine Überlagerungsmarke verwendet. Da der Ätzstopperfilm 114 einen hervorragenden Kontrast aufweist, kann die Position des Ätzstopperfilms 114, das heißt die Position einer Überlagerungsmarke leicht und mit hoher Genauigkeit gemessen werden. Folglich kann eine Überlagerungsinspektion einer Überlagerung zwischen dem Lackmuster (124) und der Grundschicht mit einer hohen Genauigkeit durchgeführt werden.
- Bei der fünften Ausführungsform wird der Ätzstopperfilm 114 in einer sich selbstausrichtenden Weise gebildet und daher kann, verglichen mit der vierten Ausführungsform, die fünfte Ausführungsform die Anzahl der verwendeten Prozeßschritte verringern. Folglich können die Kosten zum Herstellen von Halbleitervorrichtungen verringert werden.
- Eine Abwandlung der Halbleitervorrichtung gemäß der fünften Ausführungsform wird im Folgenden beschrieben.
- Fig. 42 ist eine Querschnittsansicht zum Beschreiben einer Abwandlung der Halbleitervorrichtung gemäß der fünften Ausführungsform.
- Die Halbleitervorrichtung der Abwandlung unterscheidet sich von der im Zusammenhang mit der fünften Ausführungsform beschriebenen Halbleitervorrichtung darin, daß nach der Bildung der Silizidschicht 125 die Siliziumnitridschicht 126 über der gesamten Oberfläche des Substrats bis zu einer Dicke von z. B. 300 nm gebildet wird.
- Wie in Zusammenhang mit der Abwandlung beschrieben, verhindert der Siliziumnitridfilm 126, daß das Kontaktloch 120 eine Schlitzform annimmt, sogar dann, wenn das Kontaktloch 120 stark von der Breite einer Seitenwand abweicht. Dadurch wird die Bildung des Kontaktloches 120 von hervorragender Geometrie ermöglicht.
- Wenn diese Erfindung in der oben beschriebenen Weise beispielhaft durchgeführt wird, liefert sie die folgenden Haupteffekte:
Gemäß der vorliegenden Erfindung schützt die Anwesenheit eines Ätzstopperfilms, der einen Rand eines dielektrischen Elementisolationsfilm bedeckt, zu der Zeit der Bildung von Kontaktlöchern den dielektrischen Elementisolationsfilm davor, geätzt zu werden. Daraus resultierend können in hohem Maße zuverlässige Kontaktpfropfen gebildet werden. - Weiterhin wird auf dem in dem Markenabschnitt angeordneten dielektrischen Elementisolationsfilm ein Ätzstopperfilm gebildet und der in dem Markenabschnitt angeordnete Ätzstopperfilm wird als eine Inspektionsmarke verwendet. Folglich kann auf genaue Weise eine Inspektionsmarke gebildet werden.
- Die gesamte Offenbarung der am 22 Juni 2001 angemeldeten japanischen Patentanmeldung JP 2001-190397 ist hierin einschließlich der Beschreibung, der Ansprüche, der Zeichnungen und der Zusammenfassung unter Bezugnahme auf deren Gesamtheit enthalten.
Claims (20)
1. Verfahren zum Herstellung einer Halbleitervorrichtung
mit einem Substrat (101), auf dem ein Markenabschnitt und ein
Schaltungsabschnitt vorgesehen sind, wobei der
Schaltungsabschnitt eine Elementisolationsregion zum Isolieren einer
aktiven Region aufweist und das Verfahren die Schritte:
Ausbilden eines Elementisolationsgrabens (101a) in der Elementisolationsregion und dem Markenabschnitt,
Ausbilden eines dielektrischen Elementisolationsfilms (102) in dem Elementisolationsgraben (101a),
Ausbilden eines Ätzstopperfilms (110, 111, 113) dergestalt, daß er zumindest einen Abschnitt eines Randes des dielektrischen Elementisolationsfilms (102) bedeckt und
Ausbilden von Schaltungselementen in dem Schaltungsabschnitt, während der in dem Markenabschnitt gebildete Ätzstopperfilm (110, 111, 113) als eine Inspektionsmarke verwendet wird, aufweist.
Ausbilden eines Elementisolationsgrabens (101a) in der Elementisolationsregion und dem Markenabschnitt,
Ausbilden eines dielektrischen Elementisolationsfilms (102) in dem Elementisolationsgraben (101a),
Ausbilden eines Ätzstopperfilms (110, 111, 113) dergestalt, daß er zumindest einen Abschnitt eines Randes des dielektrischen Elementisolationsfilms (102) bedeckt und
Ausbilden von Schaltungselementen in dem Schaltungsabschnitt, während der in dem Markenabschnitt gebildete Ätzstopperfilm (110, 111, 113) als eine Inspektionsmarke verwendet wird, aufweist.
2. Verfahren zum Herstellen einer Halbleitervorrichtung
gemäß Anspruch 1, wobei der Schritt des Ausbildens der
Schaltungselemente die Schritte:
Ausbilden eines Gatedielektrikumsfilms (103) auf dem Substrat (101),
Ausbilden eines leitenden Films (104a) auf dem Gatedielektrikumsfilm (103)
Ausbilden eines ersten Lackmusters (123) auf dem leitenden Film (104a) und
Einbringen von Dotierstoffen in den leitenden Film (104a), während das erste Lackmuster (123) als eine Maske verwendet wird,
aufweist und
in dem Schritt des Bildens des ersten Lackmusters (123) der in dem Markenabschnitt gebildete Ätzstopperfilm (110, 111, 113) als die Inspektionsmarke verwendet wird.
Ausbilden eines Gatedielektrikumsfilms (103) auf dem Substrat (101),
Ausbilden eines leitenden Films (104a) auf dem Gatedielektrikumsfilm (103)
Ausbilden eines ersten Lackmusters (123) auf dem leitenden Film (104a) und
Einbringen von Dotierstoffen in den leitenden Film (104a), während das erste Lackmuster (123) als eine Maske verwendet wird,
aufweist und
in dem Schritt des Bildens des ersten Lackmusters (123) der in dem Markenabschnitt gebildete Ätzstopperfilm (110, 111, 113) als die Inspektionsmarke verwendet wird.
3. Verfahren zum Herstellen einer Halbleitervorrichtung
gemäß Anspruch 1, wobei der Schritt des Bildens der
Schaltungselemente die Schritte:
Ausbilden eines Silizidschutzfilms auf dem Substrat,
Ausbilden eines zweiten Lackmusters auf dem Silizidschutzfilm,
Strukturieren des Silizidschutzfilms, während das zweite Lackmuster als eine Maske verwendet wird und
Ausbilden einer Silizidschicht in einem oberen Abschnitt des Substrats, während der strukturierte Silizidschutzfilm als eine Maske verwendet wird,
aufweist und in dem Schritt des Bildens des zweiten Lackmusters der in dem Markenabschnitt gebildete Ätzstopperfilm als die Inspektionsmarke verwendet wird.
Ausbilden eines Silizidschutzfilms auf dem Substrat,
Ausbilden eines zweiten Lackmusters auf dem Silizidschutzfilm,
Strukturieren des Silizidschutzfilms, während das zweite Lackmuster als eine Maske verwendet wird und
Ausbilden einer Silizidschicht in einem oberen Abschnitt des Substrats, während der strukturierte Silizidschutzfilm als eine Maske verwendet wird,
aufweist und in dem Schritt des Bildens des zweiten Lackmusters der in dem Markenabschnitt gebildete Ätzstopperfilm als die Inspektionsmarke verwendet wird.
4. Verfahren zum Herstellen einer Halbleitervorrichtung mit
einem Substrat (101), auf dem ein Markenabschnitt und ein
Schaltungsabschnitt vorgesehen sind, wobei der
Schaltungsabschnitt eine Elementisolationsregion zum Isolieren einer
aktiven Region aufweist und das Verfahren die Schritte:
Ausbilden eines Elementisolationsgrabens (101a) in der Elementisolationsregion und dem Markenabschnitt,
Ausbilden eines dielektrischen Elementisolationsfilms (102) in dem Elementisolationsgraben (101a),
Ausbilden einer Gateelektrode (104) in der aktiven Region,
Ausbilden einer Verunreinigungsdiffusionsschicht (106) in dem an die Gateelektrode (104) angrenzenden Substrat (101),
Ausbilden eines dielektrischen Films auf der gesamten Oberfläche des Substrats (101) nach der Bildung der Verunreinigungsdiffusionsschicht (106),
Ausbilden eines Ätzstopperfilms (112, 114), der einen Rand des dielektrischen Elementisolationsfilms (102) bedeckt, mittels Rückätzens des dielektrischen Films und
Ausbilden von Schaltungselementen in dem Schaltungsabschnitt während der in dem Markenabschnitt gebildete Ätzstopperfilm (112, 114) als eine Inspektionsmarke verwendet wird,
aufweist.
Ausbilden eines Elementisolationsgrabens (101a) in der Elementisolationsregion und dem Markenabschnitt,
Ausbilden eines dielektrischen Elementisolationsfilms (102) in dem Elementisolationsgraben (101a),
Ausbilden einer Gateelektrode (104) in der aktiven Region,
Ausbilden einer Verunreinigungsdiffusionsschicht (106) in dem an die Gateelektrode (104) angrenzenden Substrat (101),
Ausbilden eines dielektrischen Films auf der gesamten Oberfläche des Substrats (101) nach der Bildung der Verunreinigungsdiffusionsschicht (106),
Ausbilden eines Ätzstopperfilms (112, 114), der einen Rand des dielektrischen Elementisolationsfilms (102) bedeckt, mittels Rückätzens des dielektrischen Films und
Ausbilden von Schaltungselementen in dem Schaltungsabschnitt während der in dem Markenabschnitt gebildete Ätzstopperfilm (112, 114) als eine Inspektionsmarke verwendet wird,
aufweist.
5. Verfahren zum Herstellen einer Halbleitervorrichtung
gemäß Anspruch 4,
wobei zu der gleichen Zeit, zu der der Ätzstopperfilm (112,
114) gebildet wird, auf jeder Seite der Gateelektrode (104)
eine Seitenwand (107) gebildet wird.
6. Verfahren zum Herstellen einer Halbleitervorrichtung
gemäß Anspruch 4 oder 5,
wobei der Schritt des Bildens der Schaltungselemente die
Schritte:
Bilden eines Silizidschutzfilms (136) auf dem Substrat (101),
Bilden eines ersten Lackmuster (124) auf dem Silizidschutzfilm (136),
Strukturieren des Silizidschutzfilms (136), während das erste Lackmuster (124) als eine Maske verwendet wird und
Ausbilden einer Silizidschicht (125) auf dem Substrat (101) während der strukturierte Silizidschutzfilm (136) als eine Maske verwendet wird,
aufweist und
in dem Schritt des Bildens des ersten Lackmusters (124) der in dem Markenabschnitt gebildete Ätzstopperfilm (112, 114) als die Inspektionsmarke verwendet wird.
Bilden eines Silizidschutzfilms (136) auf dem Substrat (101),
Bilden eines ersten Lackmuster (124) auf dem Silizidschutzfilm (136),
Strukturieren des Silizidschutzfilms (136), während das erste Lackmuster (124) als eine Maske verwendet wird und
Ausbilden einer Silizidschicht (125) auf dem Substrat (101) während der strukturierte Silizidschutzfilm (136) als eine Maske verwendet wird,
aufweist und
in dem Schritt des Bildens des ersten Lackmusters (124) der in dem Markenabschnitt gebildete Ätzstopperfilm (112, 114) als die Inspektionsmarke verwendet wird.
7. Verfahren zum Herstellen einer Halbleitervorrichtung
gemäß einem der Ansprüche 4 bis 6,
wobei der Ätzstopperfilm (112, 114) in einer sich
selbstausrichtenden Weise gebildet wird.
8. Verfahren zum Herstellen einer Halbleitervorrichtung
gemäß einem der Ansprüche 1 bis 7,
wobei die Inspektionsmarke einer Positionierungs-
Inspektionsmarke und einer Überlagerungs-Inspektionsmarke
entspricht.
9. Verfahren zum Herstellen einer Halbleitervorrichtung
gemäß einem der Ansprüche 1 bis 8,
wobei der Ätzstopperfilm (110, 111, 112, 113, 114) einen Si-
liziumnitridfilm aufweist.
10. Verfahren zum Herstellen einer Halbleitervorrichtung
gemäß Anspruch 9,
wobei der Ätzstopperfilm (110, 111, 112, 113, 114) weiterhin
einen Siliziumoxidfilm aufweist, der unter dem
Siliziumnitridfilm angeordnet ist.
11. Verfahren zum Herstellen einer Halbleitervorrichtung
gemäß einem der Ansprüche 1 bis 10, das weiterhin die Schritte:
Ausbilden eines dielektrischen Zwischenschichtfilms (109) über der gesamten Oberfläche des Substrats (101) dergestalt, daß er die Schaltungselemente bedeckt,
Ausbilden eines Kontaktloches (120) dergestalt, daß es sich von der Oberfläche des dielektrischen Zwischenschichtfilms (109) zu der Oberfläche des Substrats (101) erstreckt und
Ausbilden eines Kontaktpfropfens (121) in dem Kontaktloch (120),
aufweist.
Ausbilden eines dielektrischen Zwischenschichtfilms (109) über der gesamten Oberfläche des Substrats (101) dergestalt, daß er die Schaltungselemente bedeckt,
Ausbilden eines Kontaktloches (120) dergestalt, daß es sich von der Oberfläche des dielektrischen Zwischenschichtfilms (109) zu der Oberfläche des Substrats (101) erstreckt und
Ausbilden eines Kontaktpfropfens (121) in dem Kontaktloch (120),
aufweist.
12. Verfahren zum Herstellen einer Halbleitervorrichtung
gemäß einem der Ansprüche 1 bis 11,
wobei der dielektrische Elementisolationsfilm (102) dergestalt
in dem Elementisolationsgraben (101a) ausgebildet wird, daß
die Oberfläche des dielektrischen Elementisolationsfilms (102)
niedriger wird als die Oberfläche des Substrats (101).
13. Verfahren zum Herstellen einer Halbleitervorrichtung
gemäß einem der Ansprüche 1 bis 11,
wobei der dielektrische Elementisolationsfilm (102) dergestalt
in dem Elementisolationsgraben (101a) ausgebildet wird, daß
die Oberfläche des dielektrischen Elementisolationsfilm (102)
höher wird als die Oberfläche des Substrats (101).
14. Halbleitervorrichtung mit einem Substrat (101), auf dem
ein Markenabschnitt und ein Schaltungsabschnitt vorgesehen
sind, wobei der Schaltungsabschnitt eine
Elementisolationsregion zum Isolieren einer aktiven Region aufweist und die
Vorrichtung
einen in dem Markenabschnitt gebildeten Elementisolationsgraben (101a),
einen in dem Elementisolationsgraben (101a) gebildeten dielektrischen Elementisolationsfilm (102),
einen Ätzstopperfilm (110, 111, 112, 113, 114), der zumindest einen Abschnitt der Oberfläche des dielektrischen Elementisolationsfilms (102) bedeckt,
einen über einer gesamten Oberfläche des Substrats (101) gebildeten dielektrischen Zwischenschichtfilm (109) und
ein Kontaktloch (120), das sich von der Oberfläche des dielektrischen Zwischenschichtfilms (109) zu der Oberfläche des Substrats (101) erstreckt,
aufweist.
einen in dem Markenabschnitt gebildeten Elementisolationsgraben (101a),
einen in dem Elementisolationsgraben (101a) gebildeten dielektrischen Elementisolationsfilm (102),
einen Ätzstopperfilm (110, 111, 112, 113, 114), der zumindest einen Abschnitt der Oberfläche des dielektrischen Elementisolationsfilms (102) bedeckt,
einen über einer gesamten Oberfläche des Substrats (101) gebildeten dielektrischen Zwischenschichtfilm (109) und
ein Kontaktloch (120), das sich von der Oberfläche des dielektrischen Zwischenschichtfilms (109) zu der Oberfläche des Substrats (101) erstreckt,
aufweist.
15. Halbleitervorrichtung gemäß Anspruch 14,
wobei der in dem Markenabschnitt gebildete Ätzstopperfilm
(110, 111, 112, 113, 114) als eine Inspektionsmarke zum Bilden
von Schaltungselementen in dem Schaltungsabschnitt verwendet
wird.
16. Halbleitervorrichtung gemäß Anspruch 15,
wobei der Elementisolationsgraben (101a), der dielektrische Elementisolationsfilm (102) und der Ätzstopperfilm (110, 111, 112, 113, 114) weiterhin in der Elementisolationsregion des Schaltungsabschnitts gebildet sind und
das Kontaktloch (120) weiterhin in der aktiven Region des Schaltungsabschnitts ausgebildet ist.
wobei der Elementisolationsgraben (101a), der dielektrische Elementisolationsfilm (102) und der Ätzstopperfilm (110, 111, 112, 113, 114) weiterhin in der Elementisolationsregion des Schaltungsabschnitts gebildet sind und
das Kontaktloch (120) weiterhin in der aktiven Region des Schaltungsabschnitts ausgebildet ist.
17. Halbleitervorrichtung gemäß Anspruch 16,
wobei der in der Elementisolationsregion gebildete
Ätzstopperfilm (110, 111, 112, 113, 114) einen Rand des dielektrischen
Elementisolationsfilm (102) bedeckt.
18. Halbleitervorrichtung gemäß einem der Ansprüche 15 bis
17,
wobei der Ätzstopperfilm (110, 111, 112, 113, 114) einen
Siliziumnitridfilm aufweist.
19. Halbleitervorrichtung gemäß einem der Ansprüche 15 bis
18,
wobei der dielektrische Elementisolationsfilm (102) dergestalt
in dem Elementisolationsgraben (101a) ausgebildet ist, daß die
Oberfläche des dielektrischen Elementisolationsfilm (102)
niedriger wird als die Oberfläche des Substrats (101).
20. Halbleitervorrichtung gemäß einem der Ansprüche 15 bis
18,
wobei der dielektrische Elementisolationsfilm (102) dergestalt
in dem Elementisolationsgraben (101a) ausgebildet ist, daß die
Oberfläche des dielektrischen Elementisolationsfilms (102)
höher wird als die Oberfläche des Substrats (101).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001190397A JP4907014B2 (ja) | 2001-06-22 | 2001-06-22 | 半導体装置の製造方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10222589A1 true DE10222589A1 (de) | 2003-01-09 |
Family
ID=19029173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10222589A Ceased DE10222589A1 (de) | 2001-06-22 | 2002-05-22 | Verfahren zum Herstellen einer Halbleitervorrichtung, das einen Schritt des Bildens eines Elementisolationsgrabens aufweist, und Halbleitervorrichtung |
Country Status (5)
Country | Link |
---|---|
US (1) | US6806549B2 (de) |
JP (1) | JP4907014B2 (de) |
KR (1) | KR100439552B1 (de) |
DE (1) | DE10222589A1 (de) |
TW (1) | TW517274B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102022212501A1 (de) | 2022-11-23 | 2024-05-23 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verbesserte Endpunkt-Erkennung eines Halbleiterätzvorgangs |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100480636B1 (ko) * | 2002-11-22 | 2005-03-31 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
KR100615593B1 (ko) * | 2004-05-06 | 2006-08-25 | 주식회사 하이닉스반도체 | 리세스채널을 구비한 반도체소자의 제조 방법 |
KR100685735B1 (ko) * | 2005-08-11 | 2007-02-26 | 삼성전자주식회사 | 폴리실리콘 제거용 조성물, 이를 이용한 폴리실리콘 제거방법 및 반도체 장치의 제조 방법 |
JP2008041895A (ja) * | 2006-08-04 | 2008-02-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2010135346A (ja) * | 2007-03-15 | 2010-06-17 | Nec Corp | 半導体装置及びその製造方法 |
CN101806998B (zh) * | 2010-03-15 | 2012-05-09 | 彩虹集团公司 | 硅基电润湿微显示器件下基板的制作方法 |
JP2012059959A (ja) * | 2010-09-09 | 2012-03-22 | Rohm Co Ltd | 半導体メモリおよびその製造方法 |
US9461143B2 (en) * | 2012-09-19 | 2016-10-04 | Intel Corporation | Gate contact structure over active gate and method to fabricate same |
CN104752403B (zh) * | 2013-12-26 | 2018-02-06 | 中芯国际集成电路制造(上海)有限公司 | 一种测试结构及其制造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4599136A (en) * | 1984-10-03 | 1986-07-08 | International Business Machines Corporation | Method for preparation of semiconductor structures and devices which utilize polymeric dielectric materials |
JPH09134954A (ja) | 1995-11-08 | 1997-05-20 | Toshiba Microelectron Corp | 半導体装置およびその製造方法 |
US6197481B1 (en) * | 1998-09-17 | 2001-03-06 | Taiwan Semiconductor Manufacturing Company | Wafer alignment marks protected by photoresist |
JP2000100928A (ja) | 1998-09-21 | 2000-04-07 | Kawasaki Steel Corp | 半導体装置およびその製造方法 |
US6239476B1 (en) * | 1998-10-21 | 2001-05-29 | Advanced Micro Devices, Inc. | Integrated circuit isolation structure employing a protective layer and method for making same |
JP2000150633A (ja) * | 1998-11-12 | 2000-05-30 | Sony Corp | 半導体装置およびその製造方法 |
JP2000294490A (ja) * | 1999-04-07 | 2000-10-20 | Nec Corp | 半導体装置及びその製造方法 |
JP2000340644A (ja) * | 1999-05-27 | 2000-12-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US6159822A (en) * | 1999-06-02 | 2000-12-12 | Vanguard International Semiconductor Corporation | Self-planarized shallow trench isolation |
JP4666700B2 (ja) * | 1999-08-30 | 2011-04-06 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2001077189A (ja) * | 1999-09-08 | 2001-03-23 | Sony Corp | 半導体装置の製造方法 |
US6432797B1 (en) * | 2001-01-25 | 2002-08-13 | Chartered Semiconductor Manufacturing Ltd. | Simplified method to reduce or eliminate STI oxide divots |
-
2001
- 2001-06-22 JP JP2001190397A patent/JP4907014B2/ja not_active Expired - Fee Related
- 2001-12-26 TW TW090132308A patent/TW517274B/zh not_active IP Right Cessation
-
2002
- 2002-03-30 KR KR10-2002-0017645A patent/KR100439552B1/ko not_active IP Right Cessation
- 2002-04-10 US US10/119,065 patent/US6806549B2/en not_active Expired - Fee Related
- 2002-05-22 DE DE10222589A patent/DE10222589A1/de not_active Ceased
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102022212501A1 (de) | 2022-11-23 | 2024-05-23 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verbesserte Endpunkt-Erkennung eines Halbleiterätzvorgangs |
Also Published As
Publication number | Publication date |
---|---|
TW517274B (en) | 2003-01-11 |
JP2003007815A (ja) | 2003-01-10 |
US6806549B2 (en) | 2004-10-19 |
US20020197819A1 (en) | 2002-12-26 |
KR20030001232A (ko) | 2003-01-06 |
JP4907014B2 (ja) | 2012-03-28 |
KR100439552B1 (ko) | 2004-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4224793C2 (de) | Dünnfilmfeldeffektelement und Herstellungsverfahren dafür | |
DE102010064289B4 (de) | Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials | |
DE3588050T2 (de) | Halbleiterspeichervorrichtung und Verfahren zu deren Herstellung. | |
DE19836965A1 (de) | Halbleitervorrichtung mit Kondensator und Verfahren zur Herstellung derselben | |
DE102015120483A1 (de) | Selbstausgerichteter bottom-up-gate-kontakt und top-down-source-drain-kontaktstruktur in der vormetallisierungs-dielektrikumsschicht oder zwischenlevel-dielektrikumsschicht einer integrierten schaltung | |
DE3334333A1 (de) | Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten | |
DE4332074A1 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
DE19925657B4 (de) | Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement | |
EP0875937A2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE69226223T2 (de) | Kontaktausrichtung für Festwertspeicher | |
DE4233486B4 (de) | Grabenkondensator-Speicherzelle und Verfahren zu deren Herstellung | |
DE4444686A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE10222589A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung, das einen Schritt des Bildens eines Elementisolationsgrabens aufweist, und Halbleitervorrichtung | |
DE10208249A1 (de) | Halbleiterspeicher mit vertikalem Auswahltransistor | |
DE102020116563A1 (de) | Halbleitervorrichtung und verfahren zur herstellung derselben | |
DE4342817B4 (de) | Verfahren zur Bildung eines Kontaktloches für eine Metall-Leitung in einem Halbleiter-Bauelement | |
DE10223748B4 (de) | Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung | |
DE10109564A1 (de) | Grabenkondensator und Verfahren zu seiner Herstellung | |
DE112010003053B4 (de) | Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung | |
DE3927176C2 (de) | ||
DE102020125952A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE10226569A1 (de) | Modifizierter vertikaler Mosfet und Verfahren zu seiner Ausbildung | |
DE19820488A1 (de) | Herstellungsverfahren einer Halbleitervorrichtung | |
DE10259792A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung | |
DE4140173C2 (de) | DRAM und Verfahren zu dessen Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |