DE19743765A1 - Verfahren zum Herstellen eines Halbleiterbauteils mit einem Muster zur Verhinderung von Rißbildung - Google Patents
Verfahren zum Herstellen eines Halbleiterbauteils mit einem Muster zur Verhinderung von RißbildungInfo
- Publication number
- DE19743765A1 DE19743765A1 DE19743765A DE19743765A DE19743765A1 DE 19743765 A1 DE19743765 A1 DE 19743765A1 DE 19743765 A DE19743765 A DE 19743765A DE 19743765 A DE19743765 A DE 19743765A DE 19743765 A1 DE19743765 A1 DE 19743765A1
- Authority
- DE
- Germany
- Prior art keywords
- insulating film
- lower layer
- contact hole
- layer pattern
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
Die Erfindung betrifft ein Muster zum verhindern von Riß
bildung, und insbesondere betrifft sie ein Verfahren zum
Herstellen eines Halbleiterbauteils mit einem derartigen
Muster, durch das das Auftreten von Rissen in Kantenab
schnitten eines großen Kontaktlochs verhindert werden kann.
Im allgemeinen ist für Prozeßschritte an einem Wafer hohe
Genauigkeit erforderlich. Außerdem ist es erforderlich, Wa
fer aus dem Prozeß herauszunehmen, die schlechte Strukturen
oder keine Standardgröße aufweisen. Diesbezüglich ist es er
forderlich, Wafer in den jeweiligen Prozeßschritten zu tes
ten und zu bewerten.
Für derartige Tests und Bewertungen wird in einer Ritzbahn,
die Chips auf dem Wafer umgibt, ein Testmuster ausgebildet,
um den Wafer nach Abschluß der Prozeßschritte zu bewerten.
Alternativ kann ein Testwafer wie ein leerer Wafer oder ein
Waferbruchstück, das von einem Waferhalter gehalten wird,
dazu verwendet werden, Hauptprozeßschritte zu bewerten.
Bei Prozeßschritten betreffend Tests und Bewertungen ist es
wichtig, den Wafer hinsichtlich des vorigen Prozeßschritts
und des nächsten Prozeßschritts auszurichten. Wenn der
nächste Prozeßschritt ausgeführt wird, ohne daß der Wafer
korrekt ausgerichtet ist, besteht die Wahrscheinlichkeit,
daß ein schlechter Wafer erzeugt wird und demgemäß dessen
Ausbeute verringert ist.
Aus diesem Grund laufen weiterhin Untersuchungen zum Verbes
sern der Ausrichtungsgenauigkeit hinsichtlich des vorigen
und des nächsten Prozeßschritts durch Ausführen eines Mus
ters und eines Lichtschlüssels zum Überwachen der Prozeß
schritte in der Ritzbahn um die Chips auf dem Wafer.
Das Muster und der Lichtschlüssel zum Überwachen der Pro
zeßschritte innerhalb eines Rahmens eines herkömmlichen
Halbleiterbauteils werden nun unter Bezugnahme auf die Fig.
1 bis 3 beschrieben.
Fig. 1 ist eine Draufsicht auf einen Rahmen eines herkömmli
chen Wafers.
Gemäß Fig. 1 umfaßt ein Wafer 1 Chips 2 zum Herstellen von
Halbleiterbauteilen sowie eine Ritzbahn 3. Die Ritzbahn 3
ist so ausgebildet, daß sie die Chips 2 umgibt und daß
diese voneinander getrennt werden können. Hierbei sind ein
Chip und eine diesen umgebende Ritzbahn in einem Rahmen ent
halten. Der Wafer 1 umfaßt ferner ein Testbauteil wie einen
Konstruktionstestchip zum Kontrollieren der Qualität während
der Prozeßschritte, einen Kantenchip, der in Kantenab
schnitten des Wafers 1 ausgebildet ist, und Waferebenen zum
Anzeigen der Kristallstruktur des Wafers. Der Kantenchip ist
ein sogenannter nicht fertig bearbeiteter Chip. Außerdem
enthält die die Chips 2 umgebende Ritzbahn 3 ein Testmuster
4 und mehrere Lichtschlüssel 5 zum Überwachen der Prozeß
schritte. Das Testmuster 4 bewertet, ob der vorige Prozeß
schritt erfolgreich ausgeführt wurde. Die Lichtschlüssel 5
überwachen Prozeßschritte wie das Ausrichten des Wafers 1.
Obwohl die Form der Lichtschlüssel 5 von der Ausrüstung zum
Herstellen derselben abhängt, sind sie im allgemeinen recht
eckig ausgebildet.
Nachfolgend wird unter Bezugnahme auf die Fig. 2 und 3 ein
Verfahren zum Herstellen eines Kontaktlochs beschrieben, bei
dem Prozeßschritte durch die Lichtschlüssel überwacht wer
den, wie sie in der Ritzbahn eines Rahmens ausgebildet sind.
Fig. 2 ist eine Draufsicht eines Kontaktlochs in einer Ritz
bahn in einem Rahmen eines herkömmlichen Halbleiterbauteils.
Die Fig. 3a bis 3c sind Schnittansichten entlang der Linie
I-I' in Fig. 2 zum Veranschaulichen von Prozeßschritten.
Gemäß Fig. 2 ist bei einem Kontaktloch 14 ein unteres
Schichtmuster 11 auf einem vorbestimmten Bereich eines Halb
leitersubstrats 10 im Bereich einer Ritzbahn ausgebildet.
Die Prozeßschritte in der Ritzbahn in einem Rahmen eines
herkömmlichen Halbleiterbauteils werden im Kontaktloch 14
überwacht. Auf dem unteren Schichtmuster 11 wird ein Iso
lierfilm 13 ausgebildet, um es zu schützen, zu isolieren und
einzuebnen. Das Kontaktloch 14 wird durch selektives Entfer
nen eines Teils des Isolierfilms 13 hergestellt. Dabei soll
das Kontaktloch 14 rechteckige Form erhalten.
Indessen wird, wie es in Fig. 3a dargestellt ist, auf einem
Halbleitersubstrat 10, in dem ein Chipbereich (nicht darge
stellt) und ein Bereich für eine Ritzbahn festgelegt sind,
eine untere Schicht hergestellt. Diese untere Schicht wird
durch einen Photolithographie- und Ätzprozeß selektiv
strukturiert, um auf dem Halbleitersubstrat 10 ein unteres
Schichtmuster 11 auszubilden. Dabei wird dieses untere
Schichtmuster 11 im Chipbereich des Halbleitersubstrats 10
mit gewünschten Abmessungen ausgebildet, die dazu geeignet
sind, die Prozeßschritte im Bereich der Ritzbahn des Halb
leitersubstrats 10 zu überwachen. Die Prozeßschritte zum
Herstellen des unteren Schichtmusters 11, wie oben beschrie
ben, werden auch im Bereich der Ritzbahn ausgeführt.
Wie es in Fig. 3b dargestellt ist, werden ein erster Iso
lierfilm 12 und ein zweiter Isolierfilm 13 aufeinanderfol
gend auf der gesamten Oberfläche des Halbleitersubstrats 10,
einschließlich des unteren Schichtmusters 11 hergestellt.
Der erste Isolierfilm 12 isoliert oder schützt das untere
Schichtmuster 11. Er besteht aus einem Oxid- oder einem Ni
tridfilm. Der zweite Isolierfilm 13 wird als dielektrische
Zwischenschicht (ILD = inter layer dielectric layer) aus
Borphosphorsilikatglas (BPSG) hergestellt.
Wie es in Fig. 3c dargestellt ist, werden der erste und der
zweite Isolierfilm 12 und 13 selektiv strukturiert, um das
Kontaktloch 14 zum Überwachen der Prozeßschritte auszubil
den. Das Kontaktloch 14 bildet einen Lichtschlüssel.
Nachdem der zweite Isolierfilm 13 hergestellt wurde, wird
die Oberfläche des Halbleitersubstrats 10 zur Einebnung wär
mebehandelt (nicht dargestellt).
Beim herkömmlichen Verfahren zum Ausbilden des Kontaktlochs
für das Halbleiterbauteil, bei dem die Prozeßschritte über
wacht werden, wird die aus BPSG bestehende ILD-Schicht auf
der gesamten Oberfläche des Halbleitersubstrats mit dem
Chipbereich und dem Bereich der Ritzbahn hergestellt und se
lektiv geätzt, um das Kontaktloch auszubilden. Der Chipbe
reich wird zu seiner Einebnung wärmebehandelt. Wenn als
Lichtschlüssel zum Überwachen der Prozeßschritte ein großes
Kontaktloch ausgebildet wird, treten aufgrund von Zugspan
nungen im Kontaktloch sowie Druckspannungen zwischen dem un
teren Schichtmuster und der ILD-Schicht unregelmäßige Risse
auf. Insbesondere leiden Kantenabschnitte des rechteckig ge
formten Kontaktlochs unter Zugspannungen, die zu Rissen füh
ren. So ist es schwierig, zuverlässige Kontaktlöcher auszu
bilden, durch die Prozeßschritte überwacht werden können.
Im Ergebnis sind die Ausbeute für Halbleiterbauteile und de
ren Zuverlässigkeit verringert.
Der Erfindung liegt die Aufgabe zugrunde, ein verfahren zum
Herstellen eines Halbleiterbauteils zu schaffen, das ein
Muster aufweist, durch das Rißbildung in den Kantenab
schnitten großer Kontaktlöcher, durch die Prozeßschritte
überwacht werden, verhindert werden kann.
Diese Aufgabe ist durch das Verfahren gemäß dem beigefügten
Anspruch 1 gelöst.
Zusätzliche Merkmale und Aufgaben der Erfindung werden in
der folgenden Beschreibung dargelegt und gehen teilweise aus
dieser hervor, ergeben sich aber andererseits auch beim Aus
üben der Erfindung. Die Aufgaben und andere Vorteile der Er
findung werden durch die Konstruktion erzielt, wie sie spe
ziell in der Beschreibung, den Ansprüchen und den beigefüg
ten Zeichnungen dargelegt ist.
Es ist zu beachten, daß sowohl die vorstehende allgemeine
Beschreibung als auch die folgende detaillierte Beschreibung
beispielhaft und erläuternd für die beanspruchte Erfindung
sind.
Die beigefügten Zeichnungen, die beigefügt sind, um das Ver
ständnis der Erfindung zu fördern, veranschaulichen Ausfüh
rungsbeispiele der Erfindung und dienen zusammen mit der Be
schreibung dazu, deren Prinzipien zu erläutern.
Fig. 1 ist eine Draufsicht eines Rahmens bei einem herkömm
lichen Wafer;
Fig. 2 ist eine Draufsicht eines Kontaktlochs zur Prozeß
überwachung in einer Ritzbahn eines Rahmens eines herkömmli
chen Halbleiterbauteils;
Fig. 3a bis 3c sind Schnittansichten entlang der Linie I-I'
in Fig. 2 zum Veranschaulichen von Prozeßschritten zum Her
stellen eines Kontaktlochs,
Fig. 4 ist eine Draufsicht eines Musters zum Verhindern von
Rißbildung an einem Kontaktloch zum Überwachen von Prozeß
schritten in einer Ritzbahn eines Rahmens eines Halbleiter
bauteils, wie gemäß der Erfindung hergestellt; und
Fig. 5a bis 5c sind Schnittansichten entlang der Linie I-I'
in Fig. 4 zum veranschaulichen von Prozeßschritten zum Her
stellen eines Kontaktlochs, das zum Überwachen von Prozeß
schritten dient.
Nun wird detailliert auf die bevorzugten Ausführungsbeispie
le der Erfindung Bezug genommen, die teilweise in den beige
fügten Zeichnungen veranschaulicht sind.
Wie es in Fig. 4 dargestellt ist, umfaßt ein Halbleiterbau
teil mit einem Muster zum verhindern von Rißbildung gemäß
der Erfindung ein unteres Schichtmuster 21, einen Isolier
film 23, ein Kontaktloch 24 und einen umlaufenden Graben 25.
Das untere Schichtmuster 21 ist in einem vorbestimmten Be
reich eines Halbleitersubstrats 20 ausgebildet. Der Isolier
film 23, der teilweise über dem unteren Schichtmuster 21
ausgebildet ist, schützt und isoliert das untere Schichtmus
ter 21 und ebnet es ein. Das Kontaktloch 24 wird durch se
lektives Entfernen eines vorbestimmten Bereichs des Isolier
films 23 hergestellt. Im Kontaktloch 24 werden die Prozeß
schritte überwacht. Der umlaufende Graben 25 umgibt das Kon
taktloch 24, und er weist rechteckige Form auf. Die Eckab
schnitte dieses umlaufenden Grabens 25 sind jedoch abgerun
det.
Nun wird ein Verfahren zum Herstellen des Halbleiterbauteils
mit diesem Muster zum Verhindern von Rißbildung unter Be
zugnahme auf die Fig. 5a bis 5c beschrieben.
Wie es in Fig. 5a dargestellt ist, wird eine untere Schicht
auf der gesamten Oberfläche eines Halbleitersubstrats 20 mit
einem Chipbereich (nicht dargestellt) und einem Bereich mit
Ritzbahn hergestellt. Dann wird diese untere Schicht durch
einen Photolithographie- und Ätzprozeß selektiv struktu
riert, um auf einem vorbestimmten Bereich des Halbleitersub
strats 20 das untere Schichtmuster 21 auszubilden. Dieses
untere Schichtmuster 21 wird mit gewünschten Abmessungen im
Chipbereich des Halbleitersubstrats 20 sowie mit zum Überwa
chen der Prozeßschritte geeigneten Abmessungen im Bereich
der Ritzbahn des Halbleitersubstrats 20 ausgebildet. Derar
tige Prozeßschritte zum Herstellen des unteren Schichtmus
ters 21, wie oben beschrieben, werden auch im Bereich der
Ritzbahn des Halbleitersubstrats 20 ausgeführt.
Wie es in Fig. 5b dargestellt ist, werden ein erster Iso
lierfilm 22 und ein zweiter Isolierfilm 23 aufeinanderfol
gend auf der gesamten Oberfläche des Halbleitersubstrats 20
einschließlich dem unteren Schichtmuster 21 hergestellt. Der
erste Isolierfilm 22 isoliert oder schützt das untere
Schichtmuster 21. Der erste Isolierfilm 22 besteht aus einem
Oxid- oder Nitridfilm. Der zweite Isolierfilm 23 ebnet das
Halbleitersubstrat 20 ein, und er bildet eine ILD-Schicht
aus BPSG.
Wie es in Fig. 5c veranschaulicht ist, werden der erste und
der zweite Isolierfilm 22 und 23 durch einen Photolithogra
phie- und Ätzprozeß selektiv strukturiert, um das Kontakt
loch 24 zum Überwachen der Prozeßschritte sowie den umlau
fenden Graben 25 auszubilden. Das Kontaktloch 24 bildet
einen Lichtschlüssel. Der umlaufende Graben 25 umgibt das
Kontaktloch 24 in einem vorbestimmten Bereich angrenzend an
das Kontaktloch 24. Eckabschnitte des umlaufenden Grabens 25
sind abgerundet. Außerdem verfügt der umlaufende Graben 25
über eine Dicke von 1,0 µm oder weniger. Nachdem der zweite
Isolierfilm 23 ausgebildet wurde, wird die gesamte Oberflä
che des Halbleitersubstrats 20 wärmebehandelt, um den Chip
bereich (nicht dargestellt) einzuebnen.
Das erfindungsgemäße verfahren zum Herstellen eines Halblei
terbauteils mit einem Muster zum Verhindern von Rißbildung
weist die folgenden Vorteile auf.
Um Rißbildung durch Druck- oder Zugspannungen zu verhin
dern, wie sie auftreten, wenn ein großes Kontaktloch als
Lichtschlüssel ausgebildet wird, durch den die Ausrichtungs
genauigkeit zwischen einem vorigen Prozeßschritt und dem
nächsten Prozeßschritt verbessert wird, wird, durch selek
tives Entfernen der aus BPSG bestehenden ILD-Schicht, der
das Kontaktloch umgebende umlaufende Graben ausgebildet, um
die Druck- und/oder Zugspannungen zu verringern. Außerdem
ist es möglich, da die Eckabschnitte der ILD-Schicht abge
rundet sind, das Auftreten von Rissen in den Eck- und Kan
tenabschnitten des Kontaktlochs zu vermeiden, wodurch ein
Verfahren geschaffen ist, durch das ein Halbleiterbauteil
mit zuverlässigem Muster hergestellt werden kann, wobei
Rißbildung vermieden ist.
Claims (6)
1. Verfahren zum Herstellen eines Halbleiterbauteils, da
durch gekennzeichnet, daß es zum verhindern von Rißbildung
die folgenden Schritte aufweist:
- - Ausbilden eines unteren Schichtmusters (21) in einem Be reich mit Ritzbahn auf einem Halbleitersubstrat (20) mit dem Bereich mit Ritzbahn sowie einem Chipbereich;
- - Herstellen eines Isolierfilms (22, 23) auf der gesamten Oberfläche des Halbleitersubstrats einschließlich dem unte ren Schichtmuster; und
- - teilweises Entfernen des Isolierfilms über dem unteren Schichtmuster, um ein Kontaktloch (24) und gleichzeitig ei nen dieses Kontaktloch umgebenden umlaufenden Graben (25) durch selektives Entfernen des Isolierfilms benachbart zum Kontaktloch auszubilden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
der Isolierfilm (23) als aus BPSG bestehende ILD-Schicht
hergestellt wird.
3. Verfahren nach einem der vorstehenden Ansprüche, da
durch gekennzeichnet, daß der umlaufende Graben (25) mit
einer Dicke von 1,0 µm oder weniger hergestellt wird.
4. Verfahren nach einem der vorstehenden Ansprüche, da
durch gekennzeichnet, daß die Eckabschnitte des umlaufenden
Grabens (25) abgerundet ausgebildet werden.
5. Verfahren nach einem der vorstehenden Ansprüche, da
durch gekennzeichnet, daß das untere Schichtmuster (21) im
Chipbereich mit gewünschten Abmessungen ausgebildet wird,
und es im Bereich der Schreibbahn mit Abmessungen ausgebil
det wird, die zum Überwachen von Prozeßschritten geeignet
sind.
6. Verfahren nach einem der vorstehenden Ansprüche, da
durch gekennzeichnet, daß der umlaufende Graben (25) im Be
reich der Schreibbahn auf dem Halbleitersubstrat (20) ausge
bildet wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960076874A KR100205321B1 (ko) | 1996-12-30 | 1996-12-30 | 크랙방지 패턴을 갖는 반도체소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19743765A1 true DE19743765A1 (de) | 1998-07-02 |
DE19743765C2 DE19743765C2 (de) | 2001-03-29 |
Family
ID=19492356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19743765A Expired - Fee Related DE19743765C2 (de) | 1996-12-30 | 1997-10-02 | Verfahren zum Herstellen eines Halbleiterbauteils mit einem Muster zur Verhinderung von Rißbildung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5910679A (de) |
JP (1) | JP3946835B2 (de) |
KR (1) | KR100205321B1 (de) |
DE (1) | DE19743765C2 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6436809B1 (en) | 1998-06-25 | 2002-08-20 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices made using this method |
DE19928570B4 (de) * | 1998-06-25 | 2008-04-10 | Samsung Electronics Co., Ltd., Suwon | Verfahren zur Herstellung von Halbleitervorrichtungen |
DE102014211352A1 (de) * | 2014-06-13 | 2015-12-17 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Schichtsystem und Verfahren zur Bestimmung des spezifischen Widerstandes |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100268426B1 (ko) * | 1998-05-07 | 2000-11-01 | 윤종용 | 반도체 장치의 제조 방법 |
US6396297B1 (en) * | 2000-12-14 | 2002-05-28 | Xerox Corporation | Electrical detection of V-groove width |
US20040021741A1 (en) * | 2002-07-30 | 2004-02-05 | Ottenheimer Thomas H. | Slotted substrate and method of making |
US6666546B1 (en) | 2002-07-31 | 2003-12-23 | Hewlett-Packard Development Company, L.P. | Slotted substrate and method of making |
US20050026397A1 (en) * | 2003-07-28 | 2005-02-03 | International Business Machines Corporation | Crack stop for low k dielectrics |
JP4903014B2 (ja) * | 2006-05-18 | 2012-03-21 | ローム株式会社 | 半導体装置 |
TWI474458B (zh) * | 2012-03-23 | 2015-02-21 | Chipmos Technologies Inc | 半導體封裝基板 |
-
1996
- 1996-12-30 KR KR1019960076874A patent/KR100205321B1/ko not_active IP Right Cessation
-
1997
- 1997-09-26 JP JP26147797A patent/JP3946835B2/ja not_active Expired - Fee Related
- 1997-10-02 DE DE19743765A patent/DE19743765C2/de not_active Expired - Fee Related
- 1997-10-31 US US08/962,269 patent/US5910679A/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6436809B1 (en) | 1998-06-25 | 2002-08-20 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices made using this method |
DE19928570B4 (de) * | 1998-06-25 | 2008-04-10 | Samsung Electronics Co., Ltd., Suwon | Verfahren zur Herstellung von Halbleitervorrichtungen |
DE102014211352A1 (de) * | 2014-06-13 | 2015-12-17 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Schichtsystem und Verfahren zur Bestimmung des spezifischen Widerstandes |
DE102014211352B4 (de) | 2014-06-13 | 2021-08-12 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Schichtsystem und Verfahren zur Bestimmung des spezifischen Widerstandes |
Also Published As
Publication number | Publication date |
---|---|
JPH10199980A (ja) | 1998-07-31 |
US5910679A (en) | 1999-06-08 |
KR100205321B1 (ko) | 1999-07-01 |
KR19980057577A (ko) | 1998-09-25 |
DE19743765C2 (de) | 2001-03-29 |
JP3946835B2 (ja) | 2007-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102014204600B4 (de) | Wafer, integrierter schaltungschip und verfahren zur herstellung eines integrierten schaltungschips | |
DE19531691C2 (de) | Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür | |
DE4223455C2 (de) | Halbleiterdrucksensor und Herstellungsverfahren | |
DE4310955C2 (de) | Verfahren zum Bearbeiten eines Halbleiterwafers | |
DE19860505A1 (de) | ESD-Schutzschaltung und Verfahren zu deren Herstellung | |
DE19638684A1 (de) | Halbleitervorrichtung mit einem Kontaktloch | |
DE10152096A1 (de) | Halbleiter-Wafer | |
DE102014102087B4 (de) | Kontaktflecke über prozesssteuerungs-/überwachungs-strukturen in einem halbleiterchip | |
DE102005057076A1 (de) | Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen | |
DE60131926T2 (de) | Verfahren zur Herstellung von selbjustierenden L-förmigen Seitenwand-Abstandsstücken | |
DE102012109355A1 (de) | Prüfprozess für Halbleiterbauelemente | |
DE4102422A1 (de) | Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung | |
DE19837395A1 (de) | Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements | |
DE19743765A1 (de) | Verfahren zum Herstellen eines Halbleiterbauteils mit einem Muster zur Verhinderung von Rißbildung | |
DE68917003T2 (de) | Verfahren zur Herstellung von Halbleiterbauelementen, die gegen Musterverunreinigungen geschützt sind. | |
DE19808350A1 (de) | Halbleiterwaferbewertungsverfahren und Halbleitereinrichtungsherstellungsverfahren | |
DE102013202484B4 (de) | SOI-Wafer und Verfahren zu seiner Herstellung | |
DE4312468A1 (de) | Dynamische Speicherzelle mit wahlfreiem Zugriff und Verfahren zu ihrer Herstellung | |
DE19844751A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung | |
EP0567815B1 (de) | Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich | |
DE19626026A1 (de) | Rückbearbeitungsverfahren zum Analysieren eines Fehlverhaltens in einer Halbleitervorrichtung | |
EP0648374B1 (de) | Planarisierungverfahren für integrierte halbleiterschaltungen | |
DE19716687B4 (de) | Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung | |
DE19853432A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen derselben | |
DE10222589A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung, das einen Schritt des Bildens eines Elementisolationsgrabens aufweist, und Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |