DE19718432A1 - Thyristor mit isoliertem Gate - Google Patents
Thyristor mit isoliertem GateInfo
- Publication number
- DE19718432A1 DE19718432A1 DE19718432A DE19718432A DE19718432A1 DE 19718432 A1 DE19718432 A1 DE 19718432A1 DE 19718432 A DE19718432 A DE 19718432A DE 19718432 A DE19718432 A DE 19718432A DE 19718432 A1 DE19718432 A1 DE 19718432A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- base
- layer
- emitter
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000010410 layer Substances 0.000 claims description 136
- 238000009792 diffusion process Methods 0.000 claims description 39
- 239000012535 impurity Substances 0.000 claims description 34
- 239000002344 surface layer Substances 0.000 claims description 34
- 238000009413 insulation Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 239000000758 substrate Substances 0.000 description 18
- 230000000694 effects Effects 0.000 description 15
- -1 boron ions Chemical class 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 14
- 235000012431 wafers Nutrition 0.000 description 10
- 238000011161 development Methods 0.000 description 9
- 230000018109 developmental process Effects 0.000 description 9
- 230000000903 blocking effect Effects 0.000 description 8
- 101000585350 Rattus norvegicus Estrogen sulfotransferase, isoform 2 Proteins 0.000 description 7
- 101000585348 Rattus norvegicus Estrogen sulfotransferase, isoform 3 Proteins 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 241000863814 Thyris Species 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000004807 localization Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
Die vorliegende Erfindung bezieht sich allgemein auf einen Thyristor mit isoliertem Gate und
genauer auf einen als Leistungsschaltvorrichtung benutzten Thyristor mit isoliertem Gate.
Thyristoren sind wegen ihrer geringen Durchlaßspannung als unverzichtbare Bauelemente zum
Schalten großer Leistungen eingesetzt worden. Beispielsweise werden derzeit GTO-Thyristoren
(gate-abschaltbare Thyristoren) für Anwendungen im Bereich hoher Spannungen und großer
Ströme eingesetzt. GTO-Thyristoren besitzen allerdings auch Nachteile, nämlich zum einen erfor
dern sie zum Abschalten einen großen Gatestrom, gleichbedeutend mit einer geringen Abschalt
verstärkung, und zum anderen sind zum sicheren Abschalten der GTO-Thyristoren große Über
spannungs-Schutzschaltungen, sogenannte Snubber-Schaltungen, erforderlich. Da GTO-Thyristo
ren in ihrer Strom-Spannungs-Kennlinie keine Stromsättigung zeigen, muß ein passives Element,
etwa eine Sicherung, als Schutz vor Lastkurzschlüssen mit einem GTO-Thyristor verbunden wer
den. Dies läuft einer Verminderung der Größe und der Kosten des gesamten Systems zuwider.
Ein MOS-gesteuerter Thyristor (als "MCT" bekannt und nachfolgend so bezeichnet) als ein span
nungsgesteuerter Thyristor ist in der Druckschrift IEEE IEDM Tech. Dig. 1984, Seite 282
beschrieben worden. Seitdem sind die Eigenschaften dieser Thyristorart in verschiedenen Institu
ten weltweit analysiert und verbessert worden. Der Grund dafür ist, daß ein MCT, weil es sich
bei ihm um ein spannungsgesteuertes Bauelement handelt, eine sehr viel einfachere Gateschal
tung erfordert als ein GTO-Thyristor, zugleich aber die Eigenschaft einer relativ geringen Durch
laßspannung besitzt. Wie ein GTO-Thyristor zeigt aber auch der MCT keine Stromsättigung und
erfordert daher bei seinem praktischen Einsatz ein passives Element, etwa eine Sicherung.
Aus der US 4,847,671 ist ein sogenannter emitter-geschalteter (emitter switched) Thyristor
bekannt, der eine Stromsättigungscharakteristik aufweist. Aus der Druckschrift IEEE Electron
Device Letters, Band 12 (1991), Seite 387 geht hervor, daß man aufgrund von Messungen
herausgefunden hat, daß solch ein emitter-geschalteter Thyristor mit Doppelkanal (EST-1) eine
Stromsättigungscharakteristik selbst in einem hohen Spannungsbereich zeigt. In den Druck
schriften IEEE ISPSD′93, Seite 71 und IEEE ISPSD′94, Seite 195 sind die Ergebnisse von Analy
sen hinsichtlich des sicheren Betriebsbereichs im Durchlaßbetrieb (FBSOA = Forward Bias Safe
Operation Area) und des sicheren Betriebsbereiches im Sperrbetrieb (RBSOA = Reverse Bias
Safe Operation Area) dieses EST offenbart, womit der Weg geebnet wurde für die Entwicklung
eines spannungsgesteuerten Thyristors mit einem sicheren Betriebsbereich, innerhalb dessen das
Bauelement sicher arbeitet, wenn ein Lastkurzschluß auftritt. Fig. 17 zeigt den Aufbau dieses
EST-Bauelements.
In dem in Fig. 17 gezeigten Bauelement sind in einer Oberflächenschicht einer n Basisschicht 3
eine erste p Basiszone 4, eine p⁺ Wannenzone 5 und eine zweite p Basiszone 6 ausgebildet. Die
Basisschicht 3 ist unter Zwischenlage einer n⁺ Pufferschicht 2 auf einer p Emitterschicht 1
abgeschieden. Die Wannenzone 5 bildet einen Teil der ersten Basiszone 4 und weist eine relativ
große Diffusionstiefe auf. Eine n Sourcezone 7 ist in einer Oberflächenschicht der ersten Basis
zone 4 ausgebildet, und eine n Emitterzone 8 ist in einer Oberflächenschicht der zweiten Basis
zone 6 ausgebildet. Eine Gateelektrode 10 ist unter Zwischenlage eines Gateoxidfilms 9 über
einem Abschnitt der ersten Basiszone 4 angeordnet, der zwischen der Sourcezone 7 und einem
freiliegenden Abschnitt der Basisschicht 3 liegt, sowie einem Abschnitt der zweiten Basiszone 6,
der zwischen der Emitterzone 8 und einem frei liegenden Abschnitt der Basisschicht 3 liegt. Die
Länge jeweils der Sourcezone 7, der Emitterzone 8 und der Gateelektrode 10 ist bei der in Fig.
17 gezeigten Anordnung in Z-Richtung beschränkt, und die erste Basiszone 4 und die zweite
Basiszone 6 sind außerhalb dieser Zonen 7, 8 und der Elektrode 10 gekoppelt. Ferner ist die
Wannenzone 5 mit einer L-Form außerhalb des Kopplungsabschnitts der ersten Basiszone 4 mit
der zweiten Basiszone 6 ausgebildet. Eine Kathodenelektrode 11 ist in Kontakt mit einer Oberflä
che der Wannenzone 5 und einer Oberfläche der Sourcezone 7 ausgebildet. Andererseits ist eine
Anodenelektrode 12 über der gesamten Fläche der Rückseite der Emitterschicht 1 ausgebildet.
Wenn die Kathodenelektrode 11 dieses Bauelements an Masse gelegt und eine positive Span
nung an die Gateelektrode 10 angelegt wird, während eine positive Spannung an der Anoden
elektrode 12 anliegt, wird unter dem Gateoxidfilm 9 eine Inversionsschicht
(Teilakkumulationsschicht) ausgebildet, und ein lateraler MOSFET wird dadurch eingeschaltet.
Als Folge werden Elektronen von der Kathodenelektrode 11 über die Sourcezone 7 und die in der
Oberflächenschicht der ersten Basiszone 4 gebildete Inversionsschicht (Kanal) zur Basisschicht 3
geliefert. Diese Elektronen wirken als Basisstrom eines pnp Transistors, der sich aus der p Emit
terschicht 1, der n ⁺ Pufferschicht 2 und der n Basisschicht 3 sowie der ersten und der zweiten
p Basiszone 4, 6 und der p⁺ Wannenzone 5 zusammensetzt. Dieser pnp Transistor arbeitet mit
diesem Basisstrom. Dadurch werden Löcher von der Emitterschicht 1 injiziert und fließen über
die Pufferschicht 2 und die Basisschicht 3 in die erste Basiszone 4. Ein Teil dieser Löcher fließt in
die zweite Basiszone 6 und dann unter der Emitterzone 8 in Z-Richtung zur Kathodenelektrode
11. Damit arbeitet das Bauelement in einer IGBT-Betriebsart (IGBT = Insulated Gate Bipolar
Transistor bzw. bipolarer Transistor mit isoliertem Gate). Bei weiterer Zunahme des Stroms wird
der pn-Übergang zwischen der Emitterzone 8 und der zweiten Basiszone 6 in Durchlaßrichtung
vorgespannt, und ein Thyristorabschnitt umfassend die p Emitterschicht 1, die n ⁺ Pufferschicht
2, die n Basisschicht 3, die zweite p Basiszone 6 und die n Emitterzone 8 gerät in den sogenann
ten Latch-up-Zustand. In diesem Fall arbeitet das Bauelement in einer Thyristor-Betriebsart. Zum
Abschalten des EST wird der MOSFET durch Absenken des Potentials der Gateelektrode 10
unter den Schwellenwert des lateralen MOSFET in den Sperrzustand versetzt. Als Folge wird die
Emitterzone 8 potentialmäßig von der Kathodenelektrode 11 getrennt und das Bauelement hört
auf, in der Thyristor-Betriebsart zu arbeiten.
Die Fig. 18 und 19 zeigen Querschnittsansichten verbesserter ESTs, wie sie in den US Patenten
5,317,171 und 5,319,222 offenbart sind. Insbesondere der verbesserte EST von Fig. 19 unter
scheidet sich von demjenigen nach Fig. 17 und ist zur Erzielung einer verbesserten Durchlaß
spannungscharakteristik ausgelegt.
Fig. 20 zeigt eine Querschnittsansicht eines FET-gesteuerten Thyristors, wie er in der US
4,502,070 offenbart ist. Dieser Thyristor zeichnet sich dadurch aus, daß die Elektrode 11 nicht
die zweite Basiszone 6 kontaktiert.
Wie sich aus dem Voranstehenden ergibt, nutzt der in Fig. 17 gezeigte EST den Löcherstrom in
der zweiten Basiszone 6 in Z-Richtung, um den pn-Übergang zwischen der zweiten Basiszone 6
und der Emitterzone 8 in Durchlaßrichtung vorzuspannen, weshalb der Grad der Vorspannung in
Durchlaßrichtung in Z-Richtung zur Kontaktfläche der zweiten Basiszone 6 mit der Kathodenelek
trode 11 hin abnimmt. Das heißt, die Menge der von der Emitterzone 8 injizierten Elektronen ist
über die Länge des pn-Übergangs in Z-Richtung nicht gleichförmig. Wenn dieser EST vom Leitzu
stand in den Sperrzustand geschaltet wird, gerät zunächst ein schwach vorgespannter Abschnitt
des pn-Übergangs nahe der Kontaktzone mit der Kathodenelektrode 11 in den Sperrzustand,
während ein tiefer vorgespannter Abschnitt des pn-Übergangs weiter entfernt von der Kontakt
zone mit der Kathodenelektrode 11 diesen Sperrzustand nur langsam annimmt. Daraus ergibt
sich eine Tendenz zu einer lokalen Stromkonzentration beim Abschalten verbunden mit einer
verringerten Durchbruchsfestigkeit des EST während des Abschaltens.
Obwohl der in Fig. 18 gezeigte EST ähnlich arbeitet wie derjenige in Fig. 17, kann der EST von
Fig. 18 schneller abgeschaltet werden, da sich die Kathodenelektrode 11 in Y-Richtung erstreckt
und mit der Oberfläche der zweiten Basiszone 6 direkt im Kontakt steht. Weiterhin zeigt der EST
von Fig. 18 eine gleichförmige Einschaltcharakteristik infolge des Fehlens eines Löcherstroms in
der Z-Richtung. Beim Betrieb dieses Thyristors werden jedoch Minoritätsladungsträger nicht
gleichförmig in der Horizontalrichtung (Y-Richtung) injiziert, wenn der pn-Übergang zwischen der
Emitterzone 8 und der zweiten Basiszone 6 eingeschaltet wird, weshalb die Durchlaßspannung
nicht in erwartetem Maß abgesenkt werden kann. Wenn zur Lösung dieses Problems beispiels
weise die Störstellenkonzentration der zweiten Basiszone 6 zur Erhöhung ihres Widerstands ver
ringert wird, durchbricht eine Verarmungsschicht die Emitterzone 8 bei in Durchlaßrichtung ange
legter Spannung. Dieser herkömmliche EST erreicht daher keine zufriedenstellend hohe Durch
bruchs- bzw. Stehspannung.
Bei dem in Fig. 19 gezeigten Bauelement erstreckt sich die Emitterzone 8 über die zweite Basis
zone 6 hinaus, damit die Durchlaßspannung weiter gesenkt wird. Dieser Aufbau bereitet jedoch
Probleme hinsichtlich der Stehspannung in Durchlaßrichtung.
Bei dem in Fig. 20 gezeigten Bauelement sind die Emitterzone 8 und die zweite Basiszone 6 von
der Kathodenelektrode 11 völlig getrennt, womit der ungleichförmige Betrieb des Thyristors ver
hindert wird. Dieser Aufbau hat jedoch folgende Nachteile. Zum einen ist die Durchbruchsspan
nung des Bauelements verringert, da der Löcherstrom so durch das Bauelement fließt, daß er
sich an der Seite der ersten Basiszone 4 konzentriert. Zum anderen ist der Leitwert beim Betrieb
des Thyristors in der IGBT-Betriebsart infolge des Kontakt-FET-Effekts verringert.
Zusätzlich leiden sowohl der EST als auch der FET-gesteuerte Thyristor daran, daß der maximale
Strom (Grenzstrom), der durch das Bauelement fließen kann, groß ist und die Bauelemente eine
geringe Durchbruchsfestigkeit im Fall von Lastkurzschlüssen aufweisen.
Es ist daher eine Aufgabe der vorliegenden Erfindung, einen Thyristor mit isoliertem Gate zu
schaffen, bei dem der pn-Übergang beim Abschalten des Thyristors gleichmäßig die Sperrfähig
keit annimmt, bei dem eine erhöhte Abschaltfestigkeit gewährleistet ist und der eine hohe
Durchbruchsfestigkeit bei Lastkurzschluß aufweist, wobei zugleich eine ausreichend niedrige
Durchlaßspannung gewährleistet ist.
Diese Aufgabe wird erfindungsgemäß mit einem Thyristor mit isoliertem Gate gelöst, wie er in
den Patentansprüchen 1, 2, 3, 4 bzw. 5 beansprucht wird. Vorteilhafte Weiterbildungen der
Erfindung sind Gegenstand der Unteransprüche.
Wenn bei einem Thyristor mit einem Aufbau gemäß Patentanspruch 1 eine Spannung an die iso
lierte Gateelektrode angelegt wird, so daß eine Inversionsschicht gerade unterhalb der Gateelek
trode auftritt, wird das Potential der Emitterzone des ersten Leitungstyps über einen Kanal des
MOSFETs gleich dem der ersten Hauptelektrode, wodurch ein Thyristor eingeschaltet wird, der
von der Emitterzone des ersten Leitungstyps, der zweiten Basiszone des zweiten Leitungstyps,
der Basisschicht des ersten Leitungstyps und der Emitterschicht des zweiten Leitungstyps gebil
det wird. Da beim Einschalten des Thyristors Elektronen gleichförmig von der gesamten Emitter
zone des ersten Leitungstyps injiziert werden, schaltet das Bauelement rasch in eine Thyristor-Betriebsart,
und die Durchlaßspannung wird verringert. Der Einschaltbetrieb dieses Bauelements
erfordert keinen Löcherstrom in Z-Richtung durch die zweite Basiszone des zweiten Leitung
styps, wie dies bei dem herkömmlichen EST der Fall ist. Bei Abschalten andererseits kann der
pn-Übergang gleichförmig seine Sperrfähigkeit annehmen, ohne daß eine Stromkonzentration
auftritt mit dem Ergebnis einer erhöhten Durchbruchsfestigkeit. Ferner wird die Diffusionstiefe
der zweiten Basiszone des zweiten Leitungstyps so gewählt, daß sie kleiner ist als die größere
derjenigen der ersten Basiszone des zweiten Leitungstyps und der Wannenzone des zweiten Lei
tungstyps, wodurch die Konzentration des elektrischen Feldes beim Anlegen einer Spannung
vermieden werden kann, was zu einer hohen Stehspannung und einer erhöhten Durchbruchsfe
stigkeit des Bauelements führt.
Bei einer bevorzugten Ausführungsform der Erfindung weist die zweite Basiszone des zweiten
Leitungstyps eine Oberflächen-Störstellenkonzentration auf, die geringer als diejenige der ersten
Basiszone des zweiten Leitungstyps ist. In diesem Fall wird die Leitfähigkeit der Inversions
schicht, die an der Oberfläche der zweiten Basiszone des zweiten Leitungstyps beim Anlegen
einer Spannung an die Gateelektrode auftritt, verbessert.
Bei einer anderen bevorzugten Ausführungsform der Erfindung umfaßt die Sourcezone des ersten
Leitungstyps eine erste Teilzone mit einer ersten Oberflächen-Störstellenkonzentration und eine
zweite Teilzone mit einer zweiten Oberflächen-Störstellenkonzentration, die niedriger als die erste
Oberflächen-Störstellenkonzentration ist. In diesem Fall steht die erste Hauptelektrode in Kontakt
mit einer Oberfläche der ersten Teilzone mit der höheren Oberflächen-Störstellenkonzentration.
Bei dieser Anordnung bewirkt die zweite Teilzone der Sourcezone des ersten Leitungstyps mit
der geringeren Oberflächen-Störstellenkonzentration einen Begrenzungswiderstand, durch den
der Grenzstrom verringert wird. Andererseits wird durch das Vorhandensein der ersten Teilzone
der Sourcezone des ersten Leitungstyps mit relativ hoher Oberflächen-Störstellenkonzentration
der Kontaktwiderstand nicht erhöht.
Bei einer weiteren bevorzugten Ausführungsform der Erfindung enthält der Thyristor mit isolier
tem Gate eine Hilfszone des ersten Leitungstyps, die in dem freiliegenden Abschnitt der Basis
schicht des ersten Leitungstyps zwischen der ersten und der zweiten Basiszone des zweiten
Leitungstyps ausgebildet ist. Die Hilfszone weist eine Störstellenkonzentration auf die höher ist
als diejenige der Basisschicht, und eine Diffusionstiefe, die kleiner ist als diejenige der ersten und
der zweiten Basiszone. In dieser Anordnung kann der Kontakt-FET-Effekt verringert werden, und
die effektive Kanallänge kann reduziert werden, was zu einer Reduzierung der Durchlaßspannung
führt.
Bei noch einer weiteren bevorzugten Ausführungsform der Erfindung weist ein erster Teil des
Gateisolierfilms auf dem freiliegenden Abschnitt der Basisschicht des ersten Leitungstyps, der
zwischen den zwei ersten Basiszonen des zweiten Leitungstyps liegt, eine größere Dicke auf als
ein zweiter Teil des Gateisolierfilms auf dem freiliegenden Abschnitt der Basisschicht des ersten
Leitungstyps, der zwischen der ersten und der zweiten Basiszone liegt. In dieser Anordnung kann
die Gatekapazität verringert werden, und hochfrequente Schwingungsanteile können verringert
werden.
Im Fall der Weiterbildung gemäß Anspruch 11 bzw. 15 kann das Halbleitersubstrat mit erhöhter
Effizienz genutzt werden, und der das Bauelement durchfließende Strom kann gleichförmig ver
teilt werden, was ein verbessertes thermisches Gleichgewicht gewährleistet.
Im Fall der Weiterbildungen der Ansprüche 12 bzw. 13 wird der von der Emitterzone des ersten
Leitungstyps zur Sourcezone des ersten Leitungstyps durch den Kanal fließende Strom verteilt,
wodurch eine Stromkonzentration oder Lokalisierung vermieden wird.
Im Fall der Weiterbildung gemäß Anspruch 14, wird in der Oberflächenschicht der Halbleiter
schicht des ersten Leitungstyps, die unter der Gateelektrode liegt, eine Akkumulationsschicht
gebildet, was zu einer Verringerung der Durchlaßspannung führt.
Bei der Weiterbildung gemäß Anspruch 16 fließt der Strom von der Emitterzone des ersten Lei
tungstyps zur Sourcezone des ersten Leitungstyps über einen Inversionskanal gerade unterhalb
der Gateelektrode nicht durch einen Abschnitt nahe der Emitterzone des ersten Leitungstyps,
was eine Verriegelung (Latch-up) eines parasitären Transistors vermeidet. Ferner wird der Grenz
strom infolge der Wirkung als Vorschaltwiderstand verringert und damit die Durchbruchsfestig
keit erhöht.
Im Fall der Weiterbildung gemäß Anspruch 17 wird die Injektion von Elektronen in einem Thyri
storabschnitt erhöht, und der Stromverstärkungsfaktor des Transistors wird erhöht mit der Folge
einer Verringerung der Durchlaßspannung.
Bei der Weiterbildung gemäß Anspruch 18 kann die Lebensdauerverteilung der Ladungsträger
optimal gesteuert werden derart, daß keine Lebensdauerkiller in unnötigen Abschnitten vorhan
den sind, womit eine Erhöhung der Durchlaßspannung und andere unerwünschte Einflüsse ver
mieden werden.
Bei der Weiterbildung gemäß Anspruch 19 verhindert die Pufferschicht des ersten Leitungstyps,
die eine hohe Störstellenkonzentration aufweist, daß sich eine Verarmungsschicht ausdehnt,
wodurch es ermöglicht wird, die Dicke der Basisschicht des ersten Leitungstyps zu verringern.
Dieser Aufbau eignet sich für einen Hochspannungs-Thyristor mit isoliertem Gate.
Bevorzugte Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnungen im
einzelnen erläutert. Es zeigen:
Fig. 1 ist eine Querschnittsansicht, die einen Teil eines Thyristors mit isoliertem Gate gemäß
einer ersten Ausführungsform der vorliegenden Erfindung zeigt,
Fig. 2(a) ist eine Querschnittsansicht mit einer sich durch die Mitte der Gateelektrode des Thy
ristors von Fig. 1 erstreckenden horizontalen Schnittebene,
Fig. 2(b) ist eine Draufsicht auf die Oberfläche eines Siliziumsubstrats dieses Thyristors,
Fig. 3 ist eine Querschnittsansicht mit einer sich durch die Mitte der Gateelektrode eines
Thyristors mit isoliertem Gate gemäß einer zweiten Ausführungsform der Erfindung
erstreckenden horizontalen Schnittebene,
Fig. 4(a) ist eine Querschnittsansicht längs der Linie A-A′ in Fig. 3,
Fig. 4(b) ist eine Querschnittsansicht längs der Linie B-B′ in Fig. 3,
Fig. 5 ist eine graphische Darstellung, die den RBSOA-Bereich eines Bauelements gemäß der
zweiten Ausführungsform sowie von Vergleichs-Bauelementen jeweils der 600 V-Klasse
zeigt,
Fig. 6 ist ein Schaltbild einer Schaltung zur Messung des RBSOA-Bereichs,
Fig. 7(a) ist eine Querschnittsansicht mit einer horizontalen Schnittebene, die sich durch die
Mitte von Gateelektroden eines Thyristors mit isoliertem Gate gemäß einer dritten
Ausführungsform der vorliegenden Erfindung erstreckt,
Fig. 7(b) ist eine Draufsicht, die die Oberfläche eines Siliziumsubstrats dieses Thyristors zeigt,
Fig. 8(a) und 8(b) sind Querschnittsansichten eines Teiles eines Thyristors mit isoliertem Gate
gemäß einer vierten Ausführungsform der vorliegenden Erfindung,
Fig. 9 ist eine graphische Darstellung, die den RBSOA-Bereich eines Bauelements der vierten
Ausführungsform und von Vergleichs-Bauelementen jeweils der 2500 V-Klasse zeigt,
Fig. 10 ist eine graphische Darstellung, die die Abschaltzeit über der Durchlaßspannung für ein
Bauelement gemäß der ersten Ausführungsform und Vergleichs-Bauelemente jeweils
der 600 V-Klasse zeigt,
Fig. 11 ist eine Darstellung ähnlich Fig. 10 für ein Bauelement der vierten Ausführungsform
und Vergleichs-Bauelemente jeweils der 2500 V-Klasse,
Fig. 12 ist eine Querschnittsansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß
einer sechsten Ausführungsform der vorliegenden Erfindung,
Fig. 13 ist eine graphische Darstellung einer Strom-Spannungs-Kennlinie des Thyristors der
sechsten Ausführungsform,
Fig. 14 ist eine Querschnittsansicht, die einen Teil eines Thyristors mit isoliertem Gate gemäß
einer siebten Ausführungsform der vorliegenden Erfindung zeigt,
Fig. 15 ist eine Querschnittsansicht, die einen Teil eines Thyristors mit isoliertem Gate gemäß
einer Modifikation der siebten Ausführungsform zeigt,
Fig. 16(a) und 16(b) sind Querschnittsansichten, die einen Teil eines Thyristors mit isoliertem
Gate gemäß einer achten Ausführungsform der vorliegenden Erfindung zeigen,
Fig. 17 ist eine perspektivische Ansicht, die eine herausgeschnittene Einheitszelle eines EST
zeigt,
Fig. 18 ist eine Querschnittsansicht, die einen verbesserten EST zeigt,
Fig. 19 ist eine Querschnittsansicht, die einen weiter verbesserten EST zeigt, und
Fig. 20 ist eine Querschnittsansicht, die einen FET-gesteuerten Thyristor zeigt.
Im Verlauf der Entwicklung des herkömmlichen EST zur Erzeugung von Prototypen verschiedener
Thyristoren mit isoliertem Gate mit der Absicht, die oben beschriebenen Probleme zu lösen,
haben die Erfinder herausgefunden, daß keine Notwendigkeit besteht, die erste Hauptelektrode
mit der zweiten Basiszone des zweiten Leitungstyps zu kontaktieren. Selbst wenn die Oberfläche
dieser zweiten Basiszone mit einem Isolierfilm bedeckt ist, kann das resultierende Bauelement in
die Thyristor-Betriebsart geschaltet werden, die zu einem guten Kompromiß zwischen der
Durchlaßspannung und der Abschaltzeit führt. Die Erfinder stellten ferner Analysen hinsichtlich
der in der Ebene der Bauelemente betrachteten Muster sowie der Störstellenkonzentrationen an.
Als Ergebnis der Analysen wurde gefunden, daß die Stehspannungseigenschaft und die Durch
laßspannung durch Verändern der Diffusionstiefen und Störstellenkonzentrationen der ersten und
der zweiten Basiszone des zweiten Leitungstyps verbessert werden. Es wurde außerdem gefun
den, daß sich durch jede der folgenden Maßnahmen eine gute Wirkung oder ein guter Einfluß auf
das Bauelement einstellt: Ausbilden der Sourcezone des ersten Leitungstyps als zwei Teilzonen
mit hoher bzw. niedriger Störstellenkonzentration, Ausbilden einer Hilfszone hoher Konzentration
in einer Oberflächenschicht der Basisschicht des ersten Leitungstyps, und Variieren der Dicke
eines oder mehrerer lokaler Abschnitte des Gateoxidfilms.
Die erste und die zweite Basiszone des zweiten Leitungstyps können in der Form von parallel
zueinander verlaufenden Streifen ausgebildet werden, sie können aber auch eine polygonale,
kreisförmige oder elliptische Form aufweisen. Wenn die erste Basiszone des zweiten Leitungs
typs so angeordnet wird, daß sie die zweite Basiszone des zweiten Leitungstyps umgibt, kann
die Stromkonzentration verringert oder vermieden werden, was zu verbesserten Kompromißei
genschaften des Bauelements führt. Eine Vielzahl der ersten Basiszonen des zweiten Leitungs
typs kann vorteilhafterweise um die zweite Basiszone des zweiten Leitungstyps herum ausgebil
det werden. Es ist auch vorteilhaft, die Diffusionsdicke der Emitterzone des ersten Leitungstyps
zu variieren und Lebensdauerkiller in lokalen Bereichen des Thyristors vorzusehen.
Einige Ausführungsbeispiele der vorliegenden Erfindung werden nun unter Bezugnahme auf die
Zeichnungen beschrieben, bei denen die gleichen Bezugszahlen wie in Fig. 17 zur Bezeichnung
von strukturell und/oder funktional entsprechenden Elementen verwendet werden. In der folgen
den Beschreibung verweisen "n" oder "p" in Verbindung mit einer Zone oder Schicht darauf, daß
die jeweilige Zone oder Schicht Elektronen bzw. Löcher als Majoritätsladungsträger besitzt. Wäh
rend bei den nachfolgenden Ausführungsbeispielen der erste Leitungstyp der n Typ und der
zweite Leitungstyp der p Typ ist, können diese beiden Leitungstypen genauso gut vertauscht
werden.
Fig. 1 zeigt eine Querschnittsansicht eines Teiles eines Thyristors gemäß einer ersten Ausfüh
rungsform der Erfindung. Die Darstellung in Fig. 1 zeigt nur eine Einheitszelle des Thyristors.
Tatsächlich wird ein Vielzahl solcher Einheitszellen zur Bildung des Halbleiterbauelements inver
tiert bzw. gespiegelt und wiederholt. Der Thyristor von Fig. 1 besitzt einen Halbleitersubstratab
schnitt, der strukturell ähnlich dem des EST von Fig. 17 ist. Genauer gesagt sind eine erste p
Basiszone 4 und eine zweite p Basiszone 6 in einer Oberflächenschicht einer von zwei entgegen
gesetzten Oberflächen einer n Basisschicht 3 mit hohem spezifischen Widerstand derart ausge
bildet, daß diese beiden Basiszonen 4, 6 voneinander beabstandet sind. Eine p⁺ Wannenzone 5
mit größerer Diffusionstiefe als die erste Basiszone 4 ist in einem Teil dieser Basiszone 4 aus
gebildet, um ein Latch-up eines parasitären Thyristors zu vermeiden. Unter Zwischenlage einer
n⁺ Pufferschicht 2 ist eine p Emitterschicht 1 auf der anderen Oberfläche der Basisschicht 3
ausgebildet. Eine n Sourcezone 7 ist einem ausgewählten Abschnitt einer Oberflächenschicht der
ersten Basiszone 4 ausgebildet, und eine n Emitterzone 8 ist einem ausgewählten Abschnitt einer
Oberflächenschicht der zweiten Basiszone 6 ausgebildet. Wie bei dem Thyristor von Fig. 17 ist
eine Gateelektrode 10 auf einem Gateoxidfilm 9 über den Oberflächen der ersten Basiszone 4,
einem freiliegenden Abschnitt der Basisschicht 3 und der zweiten Basiszone 6, die zwischen der
Sourcezone 7 und der Emitterzone 8 liegen, ausgebildet, um so einen lateralen n-Kanal-MOSFET
zu schaffen. Die Oberfläche des MOSFET an der Seite der Gateelektrode 10 ist mit einem Isolierfilm
14 aus Phosphorglas (PSG) bedeckt, und in dem Isolierfilm 14 befindet sich ein Kontakt
loch, durch das eine Kathodenelektrode 11 die Oberflächen sowohl der ersten Basiszone 4 als
auch der Sourcezone 7 kontaktiert. Die Oberfläche der Emitterzone 8 ist mit einem Isolierfilm 19
bedeckt. Eine Anodenelektrode 12 ist an der Oberfläche der Emitterschicht 1 vorgesehen.
Fig. 2(a) zeigt eine Querschnittsansicht längs einer horizontalen Ebene, die sich durch die Mitte
der Gateelektrode 10 des Thyristors gemäß dem ersten Ausführungsbeispiel erstreckt. In Fig.
2(a) dienen dieselben Bezugszahlen wie in Fig. 1 zur Bezeichnung einander entsprechender Ele
mente. Wie in Fig. 2 (a) gezeigt, sind hexagonale Isolierfilme 19 in dem Netzwerk der Gateelek
trode 10 vorgesehen, und hexagonale Kathodenelektroden 11, jeweils von dem Isolierfilm 14
umgeben, sind um jeden der Isolierfilme 19 herum angeordnet. Dieses Muster von Gateelektrode
10, Isolierfilm 19, Kathodenelektroden 11 und Isolierfilmen 14 wiederholt sich in dem Thyristor.
Obwohl die Kathodenelektrode 11 im Querschnitt von Fig. 2(a) eine hexagonale Form aufweist,
erstreckt sie sich in tatsächlichen Bauelementen oft über die Gateelektrode 10 unter Zwischen
lage des Isolierfilms 14, wie sich aus der Querschnittsansicht von Fig. 1 ergibt.
Fig. 2(b) ist eine Draufsicht, die jeweilige Diffusionszonen zeigt, welche in der Oberfläche des
Siliziumsubstrats des Thyristors von Fig. 1 ausgebildet sind, von dem Isolierfilme und Elektroden
entfernt wurden. Die Emitterzonen 8 sind in Abschnitten des Siliziumsubstrats an Stellen unter
den hexagonalen Isolierfilmen 19, die in Fig. 2(a) gezeigt sind, ausgebildet, und jede der Emitter
zonen 8 ist von der zweiten Basiszone 6 umgeben. Im wesentlichen ringförmige Sourcezonen 7
hexagonaler Gestalt sowie die Wannenzonen 5 innerhalb der Sourcezonen 7 sind in Abschnitten
des Siliziumsubstrats an Stellen unterhalb der Kathodenelektroden 11 ausgebildet, wobei jede
der Zonen 7 von der ersten Basiszone 4 umgeben ist. Die Basisschicht 3 liegt zwischen den
ersten Basiszonen 4 und den zweiten Basiszonen 6 und zwischen jeweils zwei benachbarten
ersten Basiszonen 4 frei. Die ersten Basiszonen 4, die zweiten Basiszonen 6 und der freiliegende
Abschnitt der Basisschicht 3 befinden sich unterhalb der Gateelektrode 10 von Fig. 2(a).
Der Thyristor des ersten Ausführungsbeispiels kann im wesentlichen mit demselben Verfahren
wie der herkömmliche IGBT unter Verwendung unterschiedlicher Masken zur Ausbildung der
jeweiligen Diffusionszonen hergestellt werden. Zur Herstellung eines Bauelements der 600 V-Klasse
werden beispielsweise eine n Schicht mit einem spezifischen Widerstand von 0,1 Ωcm
und 10 µm Dicke zur Schaffung der n⁺ Pufferschicht 2 sowie eine n Schicht mit einem spezifi
schen Widerstand von 40 Ωcm und 55 µm Dicke zur Schaffung der n Basisschicht 3 epitaxial auf
einem p Siliziumsubstrat einer Dicke von 450 µm und eines spezifischen Widerstands von 0,02
Ωcm zur Schaffung eines Epitaxial-Wafers aufgewachsen. Die erste und die zweite p Basiszone
4, 6 und die p Emitterschicht 1 werden durch Implantieren von Borionen und thermische Diffu
sion ausgebildet, und die n Emitterzone 8 und die n Sourcezone 7 werden durch Implantation
von Arsenionen und Phosphorionen und thermische Diffusion ausgebildet. Die Kanten der ersten
Basiszone 4, der zweiten Basiszone 6, der Sourcezone 7 und der Emitterzone 8 werden durch die
aus polykristallinem Silizium gebildete Gateelektrode 10 und andere auf dem Halbleitersubstrat
bestimmt, und die Abstände zwischen diesen Zonen 4, 6, 7 und 8 werden durch die Diffusion
der jeweiligen Zonen in seitlichen Richtungen bestimmt. Die Kathodenelektrode 11 besteht aus
einer Al-Legierung und ist durch Sputtern ausgebildet, und die Anodenelektrode 12, die mit
einem Metallsubstrat verlötet werden soll, besteht aus drei Schichten aus Ti, Ni und Au, die
schichtweise durch Sputtern ausgebildet sind. Das Bauelement wird mit Heliumionen bestrahlt,
um die Ladungsträgerlebensdauer zu steuern und dadurch die Schaltzeit zu verringern. Die
Bestrahlung mit Heliumionen ist ein Verfahren zur Schaffung von Kristalldefekten, die in lokalen
Abschnitten des Bauelements Lebensdauerkiller bilden, und wird unter Bedingungen einer
Beschleunigungsspannung von 24 MeV und einer Dosis von 1 × 10¹¹ bis 1 × 10¹² cm-2 ausge
führt. Nach der Bestrahlung wird das Bauelement bei 350 bis 375°C wärmebehandelt bzw.
angelassen.
Die Diffusionstiefe der Wannenzone 5 beträgt 7 µm und jene der ersten und der zweiten Basis
zone 4, 6 beträgt 3 µm. Die Diffusionstiefen der Emitterzone 8 und der Sourcezone 7 betragen 2
µm bzw. 0,4 µm. Werden die Diffusionstiefen der jeweiligen Zonen in dieser Weise eingestellt,
weist der pnp Transistor des Thyristorabschnitts einen erhöhten Stromverstärkungsfaktor auf
und zeigt eine reduzierte Durchlaßspannung. Die Breite der Gateelektrode 10, gemessen zwi
schen der ersten und der zweiten Basiszone beträgt 15 µm und die Breite der Elektrode 10′
gemessen zwischen zwei ersten Basiszonen 4 beträgt 30 µm, während die Breite der Sourcezone
7 4 µm beträgt. Das Zellenrastermaß beträgt 55 µm. Der Abschnitt der Emitterzone 8, der nahe
bei der ersten Basiszone 4 liegt, weist unter Berücksichtigung der Stehspannung im wesentlichen
dieselbe Tiefe wie die Sourcezone 7 auf.
Die Betriebsweise des gemäß obiger Beschreibung aufgebauten Thyristors soll nun beschrieben
werden. Wenn die Kathodenelektrode 11 an Masse liegt und eine positive Spannung gleich oder
größer als ein bestimmter (Schwellen-)Wert an die Gateelektrode 10, 10′ angelegt wird, während
eine positive Spannung an der Anodenelektrode 12 anliegt, wird eine Inversionsschicht
(Teilakkumulationsschicht) unter dem Gateoxidfilm 9 gebildet, und der laterale MOSFET wird
eingeschaltet. Als Folge davon werden Elektronen anfänglich von der Kathodenelektrode 11 über
die Sourcezone 7 und den in der Oberflächenschicht der ersten Basiszone 4 gebildeten Kanal des
MOSFETs zur Basisschicht 3 geliefert. Diese Elektronen wirken als Basisstrom für einen pnp
Transistor, der aus der Emitterschicht 1, der Pufferschicht 2, der Basisschicht 3 und der Basis
zone 4 (Wannenzone 5) besteht. Der Transistor arbeitet mit diesem Basisstrom in der IGBT-Betriebsart.
Wenn der pnp Transistor auf diese Weise eingeschaltet ist, werden Löcher von der Emitter
schicht 1 injiziert und fließen über die Pufferschicht 2 und die Basisschicht 3 in die erste Basis
zone 4. Das Potential der zweiten Basiszone 6, die sich in einem schwimmenden Zustand befin
det, steigt aufgrund des Löcherstroms durch die Basisschicht 3 langsam an. Wie sich aus der
Querschnittsansicht von Fig. 1 ergibt, wird, wenn der Transistor eingeschaltet ist, das Potential
der Emitterzone 8 über den Kanal des MOSFET im wesentlichen gleich demjenigen der Source
zone 7 gehalten, weshalb Elektronen nach einer Weile beginnen von der Emitterzone 8 in die
zweite Basiszone 6 injiziert zu werden. Damit arbeitet ein Thyristorabschnitt, der aus der Emit
terschicht 1, der Pufferschicht 2, der Basisschicht 3, der zweiten Basiszone 6 und der Emitter
zone 8 besteht, in einer Thyristor-Betriebsart.
Zum Abschalten wird das Potential der Gateelektrode 10, 10′ unter den Schwellenwert des late
ralen MOSFETs abgesenkt, um den lateralen MOSFET zu sperren, so daß die Emitterzone 8 elek
trisch von der Kathodenelektrode 11 getrennt wird und der Betrieb des Thyristorabschnitts
stoppt.
Bei dem Thyristor von Fig. 1 sind die Oberflächen sowohl der zweiten Basiszone 6 als auch der
Emitterzone 8 mit dem Isolierfilm 19 bedeckt, und die zweite Basiszone 6 steht nicht in Kontakt
mit der Kathodenelektrode 11. Weiterhin ist die Diffusionstiefe der zweiten Basiszone 6 kleiner
als die der Wannenzone 5.
Wenn der Transistor eingeschaltet wird, wird daher das Potential der Emitterzone 8 über den
gerade unterhalb der Gateelektrode 10 gebildeten Kanal im wesentlichen gleich dem der Katho
denelektrode 11 gehalten. Als Folge nimmt das Potential der zweiten Basiszone 6 infolge des
Löcherstroms durch die Basisschicht 3 allmählich zu, bis Elektronen von der Emitterzone 8 in die
zweite Basiszone 6 injiziert werden. Auf diese Weise wird der Thyristor bestehend aus der Emit
terzone 8, der zweiten Basiszone 6, der Basisschicht 3 und der Emitterschicht 1 eingeschaltet.
Somit kann die IGBT-Betriebsart rasch zu der Thyristor-Betriebsart umgeschaltet werden, ohne
daß ein Löcherstrom in Z-Richtung in der zweiten Basiszone fließt, wie dies beim herkömmlichen
EST der Fall ist. Ferner wird die Durchlaßspannung gesenkt, da die Elektronen gleichförmig von
der Emitterzone 8 als ganzes injiziert werden.
Beim Abschalten andererseits kann der pn-Übergang zwischen der Emitterzone 8 und der zwei
ten Basiszone 6 infolge des zwischen ihnen bestehenden Potentialunterschieds gleichförmig
seine Sperrfähigkeit annehmen, wodurch eine Stromlokalisierung oder -konzentration vermieden
werden kann, was eine deutliche Erhöhung des RBSOA-Bereichs garantiert. Da ferner eine Viel
zahl erster Basiszonen 4 mit in ihren Oberflächenschichten vorhandenen Sourcezonen 7 um die
zweite Basiszone 6 herum angeordnet sind, wie in Fig. 2(b) gezeigt, ist das Bauelement dieses
Ausführungsbeispiels frei von Stromkonzentrationen oder -lokalisierung und besitzt eine hohe
Durchbruchsfestigkeit. Die Durchbruchsfestigkeit wird teilweise dadurch erhöht, daß eine Strom
konzentration beim Anlegen einer hohen Spannung durch Einstellen der Diffusionstiefe der zwei
ten Basiszone 6 kleiner als die der Wannenzone 5 vermieden werden kann.
Der in Fig. 1 gezeigte Aufbau kann auf Thyristoren mit verschiedenen anderen als den in Fig. 2
gezeigten Mustern angewendet werden, einschließlich Mustern, bei denen die ersten Basiszonen
so angeordnet sind, daß sie die zweiten Basiszonen umgeben, und Mustern, bei denen sowohl
die ersten als auch die zweiten Basiszonen als Streifen ausgebildet sind oder rechteckige Form
aufweisen.
Fig. 3 ist eine Schnittansicht eines Thyristors gemäß einem zweiten Ausführungsbeispiel der
Erfindung, wobei sich die Schnittebene durch die Mitte der Gateelektrode 10 des Thyristors
erstreckt. Bei diesem Ausführungsbeispiel sind hexagonale Isolierfilme 19 und hexagonale Iso
lierfilme 14 in dem Netzwerk der Gateelektrode 10 ausgebildet, und Kathodenelektroden 11, die
sich in drei Richtungen zu den Oxidfilmen hin erstrecken, sind innerhalb der Isolierfilme 14 aus
gebildet. Die mit den Kathodenelektroden 11 darin versehenen Isolierfilme 14 sind um jeden der
Isolierfilme 19 herum angeordnet, die die Kathodenelektroden 11 nicht aufweisen. Die gepunkte
ten Linien in Fig. 3 deuten pn-Übergänge zwischen den n Sourcezonen 7 und den p⁺ Wannen
zonen 5 an.
Eine Draufsicht, die die jeweiligen Diffusionszonen zeigt, welche in der Oberfläche des Silizium
substrats des Thyristors des zweiten Ausführungsbeispiels ausgebildet sind, von dem Isolierfilme
und Elektroden entfernt wurden, ist ähnlich der Ansicht von Fig. 2(b). Das heißt, die n Emitter
zonen 8 sind in Abschnitten des Siliziumsubstrats an Stellen unterhalb der hexagonalen Isolier
filme 19 ausgebildet, und jede der Emitterzonen 8 ist von einer zweiten p Basiszone 6 umgeben.
Die Kathodenelektroden 11 stehen im Kontakt jeweils mit den Oberflächen eines Teiles der
Sourcezone 7 und der Wannenzone 5. Der größte unterhalb der Gateelektrode 10 liegende Teil
besteht aus dem freiliegenden Abschnitt der n Basisschicht 3.
Fig. 4(a) ist eine Schnittansicht längs der Linie A-A′ von Fig. 3, die einen Isolierfilm 19 und eine
Kathodenelektrode 11 verbindet. Während der in der Querschnittsansicht von Fig. 4(a) gezeigte
Aufbau ähnlich demjenigen des ersten Ausführungsbeispiels von Fig. 1 ist, ist die gesamte Ober
fläche der Sourcezone 7 mit dem Isolierfilm 14 bedeckt und steht somit nicht im Kontakt mit der
Kathodenelektrode 11. Anders ausgedrückt, die Kathodenelektrode 11 ist nur mit der Oberfläche
der Wannenzone 5 im Kontakt.
Fig. 4(b) zeigt andererseits eine Querschnittsansicht längs der Linie B-B′ in Fig. 3, die eine der
Kathodenelektroden 11 mit einer anderen Kathodenelektrode 11 verbindet. In diesem Quer
schnitt ist die Kathodenelektrode 11 im Kontakt mit den Oberflächen sowohl der ersten Basis
zone 4 als auch der Sourcezone 7, wie dies bei dem Thyristor des ersten Ausführungsbeispiels
der Fall ist.
Der Thyristor mit dem Muster von Fig. 3 kann mit im wesentlichen demselben Verfahren wie
derjenige des ersten Ausführungsbeispiels hergestellt werden, und die Betriebsweise des Thyri
stors von Fig. 3 ist ebenfalls ähnlich derjenigen des ersten Ausführungsbeispiels und soll daher
hier nicht beschrieben werden.
Wie bei dem ersten Ausführungsbeispiel ist der Thyristor des zweiten Ausführungsbeispiels so
aufgebaut, daß die Diffusionstiefe der zweiten Basiszone 6 kleiner als die der Wannenzone 5 ist,
womit eine Stromkonzentration beim Anlegen einer hohen Spannung vermieden wird und eine
erhöhte Durchbruchsfestigkeit gewährleistet ist.
Bei dem Thyristor des zweiten Ausführungsbeispiels sind die Oberflächen der zweiten Basiszone
6 und der in ihrer Oberflächenschicht ausgebildeten Emitterzone 8 mit dem Isolierfilm 19
bedeckt, wie in Fig. 4(a) gezeigt. Mit dieser Anordnung wird der Thyristor, der aus der Emitter
zone 8, der zweiten Basiszone 6, der Basisschicht 3 und der Emitterschicht 1 besteht, gleich
förmig ein- und ausgeschaltet, was ein schnelles Schaltverhalten und einen großen RBSOA-Be
reich sicherstellt, wie dies im Hinblick auf die Betriebsweise des ersten Ausführungsbeispiels
beschrieben wurde. Ferner bedeckt der Isolierfilm 14 die Oberfläche der Sourcezone 7, die in
einem Teil der ersten Basiszone 4 ausgebildet ist, welcher nahe der zweiten Basiszone 6 und der
Emitterzone 8 liegt, so daß der betroffene Teil der Sourcezone 7 die Kathodenelektrode 11 nicht
kontaktiert. Wenn beim Abschalten der Strom von der Emitterzone 8 über eine gerade unterhalb
der Gateelektrode 10 gebildete Inversionsschicht zur Sourcezone 7 fließt, wird daher die Source
zone 7 nahe der zweiten Basiszone 6 nicht mit der Kathodenelektrode 11 kurzgeschlossen, was
ein Latch-up eines parasitären Thyristors verhindert, der sich aus der Sourcezone 7, der ersten
Basiszone 4, der Basisschicht 3 und der Emitterschicht 1 zusammensetzt. Demgemäß kann die
Abschaltzeit in vorteilhafter Weise verringert werden, und zwar im Vergleich mit dem herkömmli
chen Bauelement, bei dem die Abschaltzeit durch Injektion von Elektronen von der Sourcezone 7
erhöht wird.
Obwohl die Kathodenelektrode 11 mit der Sourcezone 7 in dem Abschnitt des Bauelements im
Kontakt steht, wo eine Sourcezone 7 einer anderen zugewandt ist, wie in Fig. 4(b) dargestellt,
ist nicht zu erwarten, daß dieser Abschnitt ein Latch-up bewirkt, da die Wannenzone 5 mit hoher
Störstellenkonzentration in einem unteren Teil der ersten Basiszone 4 ausgebildet ist.
Die graphische Darstellung von Fig. 5 zeigt Ergebnisse von Messungen des RBSOA-Bereichs des
Thyristors des zweiten Ausführungsbeispiels von Fig. 3 sowie von ESTs als Vergleichsbeispielen
einschließlich des EST-1, der in Fig. 17 gezeigt ist, des EST-2 von Fig. 18 und des EST-3 von
Fig. 19, sowie eines IGBT als weiteres Vergleichsbeispiel. Der RBSOA-Bereich wurde bei 125°C
mit einer in Fig. 6 gezeigten Meßschaltung gemessen. In der Darstellung von Fig. 5 ist die Span
nung (VAK) zwischen der Anode und der Kathode aufgetragen, während auf der Ordinate der
elektrische Strom (IAK) aufgetragen ist.
Wie aus Fig. 6 ersichtlich, wird ein zu messendes Bauelement 21 über eine Parallelschaltung aus
einer 1 mH-Drossel 22 und einer Freilaufdiode 23 mit einer Stromquelle 24 verbunden, und das
Gate des Bauelements 21 wird über einen Widerstand 25 mit 20 Ω mit einer Gatestromversor
gung 26 verbunden.
Die Bauelemente, deren Meßergebnisse in Fig. 5 dargestellt sind, wurden als Bauelemente der
600 V-Klasse hergestellt, und die Vergleichs-Bauelemente wurden unter Verwendung von Epita
xialwafern hergestellt, die dieselben Spezifikationen wie dasjenige des oben beschriebenen Thy
ristors des ersten Ausführungsbeispiels aufwiesen. Die n Emitterzone 8 sowohl des EST-2 als
auch des EST-3 besaß eine Breite von 20 µm. Alle fünf Bauelemente der Fig. 3, 17, 18, 19 und
des IGBT besaßen eine Chipgröße von 1 cm². Die Durchlaßspannungen, gemessen als Potential
abfall bei einem Strom von 100 A, betrugen 0,9 V für den Thyristor des zweiten Ausführungs
beispiels, 1,6 V für den EST-1, 1,7 V für den EST-2, 1,0 V für den EST-3 und 2,3 V für den
IGBT. Wie man aus Fig. 5 erkennt, weist das Bauelement gemäß dem zweiten Ausführungsbei
spiel der Erfindung eine geringere Durchlaßspannung auf als die übrigen Bauelemente und besitzt
einen sicheren Betriebsbereich, der dreimal so groß wie der des IGBT und zweimal so groß wie
der des EST-1 und des EST-3 ist, was bedeutet, daß das vorliegende Bauelement eine hohe
Durchbruchsfestigkeit besitzt. Während das vorliegende Bauelement im wesentlichen den glei
chen Grad an Durchbruchsfestigkeit aufweist wie der EST-2, ist es letzterem gegenüber auf
grund der geringeren Durchlaßspannung vorteilhaft. Gemäß der vorliegenden Erfindung kann
somit die Durchlaßspannung verringert werden, ohne daß andere Eigenschaften beeinträchtigt
werden. Dies liegt daran, daß keine Stromkonzentration bei der Anordnung auftritt, bei der die
Emitterzone 8 und die zweite Basiszone 6 in polygonaler Form ausgestaltet sind und diese Zonen
8, 6 von einer Vielzahl erster Basiszonen 4 umgeben sind.
Die Graphik in Fig. 10 zeigt die Kompromißcharakteristik zwischen der Durchlaßspannung und
der Einschaltzeit der 600 V-Bauelemente, wie sie oben beschrieben wurden. Auf der Abszisse ist
die Durchlaßspannung, auf der Ordinate die Abschaltzeit aufgetragen. Die Durchlaßspannung
war definiert als der Potentialabfall, der bei 25°C bzw. 125°C und einer Stromdichte von 100
Acm-2 auftritt. Die Abschaltzeit wurde bei 125°C gemessen. Man erkennt aus Fig. 10, daß das
Bauelement des zweiten Ausführungsbeispiels eine bessere Kompromißcharakteristik als die
ESTs und der IGBT aufweist.
Die bessere Kompromißcharakteristik wird erzielt, weil das Latch-up des parasitären Thyristors
durch Beschichten der Oberfläche der Sourcezone 7 nahe der zweiten Basiszone 6 mit dem Iso
lierfilm 14 verhindert wird. Bei dem zweiten Ausführungsbeispiel insbesondere wird durch
Implantieren von Heliumionen eine Lebensdauersteuerung ausgeführt, um Kristalldefekte zu
schaffen, die ihrerseits Lebensdauerkiller in lokalen Abschnitten des Bauelements bilden, um so
die Verteilung der Lebensdauerkiller zu optimieren. Somit treten die Lebensdauerkiller nicht in
unnötigen Abschnitten auf, was in einer weiteren Verbesserung der Kompromißcharakteristik
zwischen der Durchlaßspannung und der Abschaltzeit resultiert.
Andere Muster des Thyristors mit isoliertem Gate wurden hergestellt, bei denen die Lebensdau
ersteuerung durch Protonenbestrahlung ausgeführt wurde. Die Dosis war im wesentlichen äqui
valent zu derjenigen der Heliumionen, wie sie bei dem zweiten Ausführungsbeispiel verwendet
wird. Die so hergestellten Bauelemente zeigten im wesentlichen dieselben Charakteristika wie
das zweite Ausführungsbeispiel, bei dem die Lebensdauersteuerung durch Bestrahlung mit Heli
umionen ausgeführt wurde.
Fig. 7(a) ist eine Querschnittsansicht eines Thyristors gemäß einem dritten Ausführungsbeispiel
der vorliegenden Erfindung, und zwar mit einer Schnittebene, die sich durch die Mitte der
Gateelektroden erstreckt. In Fig. 7(a) sind streifenförmige Isolierfilme 19 und leiterförmige
Gateelektroden 10 so angeordnet, daß sie sich parallel zueinander erstrecken, und Kathodenelek
troden 11 umgeben von Isolierfilmen 14 erkennt man in den Gateelektroden 10. Obwohl die
Kathodenelektroden 11 mit rechteckiger Form in der Querschnittsansicht von Fig. 7(a) voneinan
der getrennt sind, erstrecken sich diese Kathodenelektroden 11 tatsächlich über die Isolierfilme
14 und sind miteinander verbunden.
Fig. 7(b) ist eine Draufsicht, die jeweilige Diffusionszonen zeigt, welche in der Oberfläche des
Siliziumsubstrats des Thyristors von Fig. 7(a) ausgebildet sind, von dem die Isolierfilme und die
Elektroden entfernt wurden. Wie in der Figur gezeigt, sind n Emitterzonen 8 in streifenförmigen
zweiten p Basiszonen 6 ausgebildet, und rechteckförmige n Sourcezonen 7 mit rechteckförmigen
Löchern und p⁺ Wannenzonen 5 sind in rechteckförmigen ersten p Basiszonen 4 ausgebildet, die
in Oberflächenschichten von leiterförmigen n Basisschichten 3 ausgebildet sind. Der größte
Anteil der Abschnitte des Siliziumsubstrats, die gerade unterhalb der Gateelektrode 10 von Fig.
7(a) liegen, besteht aus freiliegenden Abschnitten der Basisschicht 3. Die Kathodenelektroden 11
liegen über den Sourcezonen 7 und den Wannenzonen 5 zum Kontakt mit diesen Zonen.
Der Querschnitt längs der Linie C-C′, der den Isolierfilm 19 mit einer Kathodenelektrode 11 ver
bindet, ist identisch zu dem in Fig. 4(a) gezeigten, und der Querschnitt längs der Linie D-D′, der
zwei benachbarte Kathodenelektroden 11 verbindet, ist identisch zu dem in Fig. 4(b) gezeigten.
In diesem Querschnitt steht die Kathodenelektrode 11 im Kontakt mit den Oberflächen sowohl
der ersten Basiszone 4 als auch der Sourcezone 7, wie dies bei dem Thyristor des ersten Ausfüh
rungsbeispiels der Fall ist.
Der Thyristor des dritten Ausführungsbeispiels hat - in der Draufsicht gesehen - ein anderes
Muster als der des zweiten Ausführungsbeispiels, liefert aber im wesentlichen dieselben
Betriebsergebnisse.
Während bei den Bauelementen des ersten und des dritten Ausführungsbeispiels die Puffer
schicht 2 zwischen der Emitterschicht 1 und der Basisschicht 3 vorgesehen ist, ist die vorlie
gende Erfindung auch anwendbar auf ein ähnliches Bauelement ohne Pufferschicht 2. Die Fig.
8(a) und 8(b) sind Querschnittsansichten, die einen Teil eines Thyristors gemäß einem vierten
Ausführungsbeispiel der vorliegenden Erfindung zeigen, der unter Verwendung eines Bulk-Silizi
umwafers (bzw. Block- oder Massiv-Siliziumwafer) anstelle eines Epitaxial-Wafers hergestellt
wird. Das heißt, während der Aufbau an einer der entgegengesetzten Hauptflächen der n Basis
schicht 3, die auf dem Bulk-Siliziumwafer ausgebildet ist, der gleiche ist wie bei dem zweiten
Ausführungsbeispiel von Fig. 3, ist die p Emitterschicht 1 direkt auf der anderen Hauptfläche der
Basisschicht 3 ausgebildet.
Die graphische Darstellung in Fig. 9 zeigt Ergebnisse von Messungen des RBSOA-Bereiches bei
125°C des Thyristors des vierten Ausführungsbeispiels mit dem Aufbau von Fig. 8 und dem
Muster von Fig. 4, des EST-1, des EST-2, des EST-3 und des IGBT, bei denen es sich jeweils um
Bauelemente der 2500-V-Klasse handelt. In der Darstellung von Fig. 9 sind auf der Abszisse und
der Ordinate die Spannung zwischen der Anode und der Kathode bzw. der Strom aufgetragen. In
diesem Fall betrug die Dicke der Basisschicht 3 440 µm. Die übrigen Abmessungen und anderes
waren im wesentlichen gleich wie bei dem Thyristor des ersten Ausführungsbeispiels. Die
Durchlaßspannung betrug 1,1 V für den Thyristor des vierten Ausführungsbeispiels, 2,0 V für
den EST-1, 2,2 V für den EST-2, 1,4 V für EST-3 und 3,3 V für den IGBT. Wie im Fall der Bau
elemente für die 600-V-Klasse unter Verwendung von Epitaxial-Wafern, die oben beschrieben
sind, zeigen die in Fig. 9 gezeigten Meßergebnisse bezüglich der Bauelemente der 2500-V-Klasse
unter Verwendung von Bulk-Wafern, daß der Thyristor des vorliegenden Ausführungsbeispiels
der Erfindung im Vergleich mit den ESTs und dem IGBT einen deutlich größeren RBSOA-Bereich
und außerdem eine niedrige Durchlaßspannung aufweist. Dies liegt daran, daß eine Stromkon
zentration bei Anlegen einer hohen Spannung dadurch vermieden werden kann, daß die Diffusi
onstiefe der zweiten Basiszone 6 kleiner als die der Wannenzone 5 eingestellt wird. Bei der
Anordnung, bei der sechs erste Basiszonen 4 mit Sourcezonen 7 in ihren Oberflächenschichten
um jede der zweiten Basiszonen 6 mit der Emitterzonen 8 in ihrer Oberflächenschicht herum
angeordnet sind, liegen die ersten und die zweiten Basiszonen 4, 6 einander über eine größere
Länge gegenüber, was Stromkonzentrationen verhindert.
Es zeigt sich also, daß die Wirkungen der vorliegenden Erfindung, nämlich ein erhöhter RBSOA-Bereich
und eine verringerte Durchlaßspannung nicht abhängig vom spezifischen Widerstand der
n Basisschicht 3 und des Stromverstärkungsfaktors des pnp Transistors mit weiter Basis variie
ren. Anders ausgedrückt, die vorliegende Erfindung führt zur Verringerung der Durchlaßspannung
und zur Erhöhung des RBSOA-Bereichs ohne Beeinträchtigung der Nennspannung des Bauele
ments und des Verfahrens zur Herstellung des Halbleiterkristalls des Substrats des Bauelements.
Fig. 11 zeigt eine Kompromißcharakteristik zwischen der Durchlaßspannung und der Abschaltzeit
der oben beschriebenen Bauelemente für 2500 V Nennspannung. Die Durchlaßspannung ist auf
der Abszisse, die Abschaltzeit auf der Ordinate aufgetragen. Die Durchlaßspannung ist definiert
als Potentialabfall bei 125°C bei einer Stromdichte von 50 Acm-2. die Abschaltzeit wurde bei
125°C gemessen. Auf jeden Fall zeigt das Bauelement des vierten Ausführungsbeispiels der
Erfindung mit dem Aufbau von Fig. 8 und dem Muster von Fig. 2 eine bessere Kompromißcha
rakteristik als die ESTs und der IGBT.
Die Querschnittsansicht eines Teiles eines Thyristors gemäß einem fünften Ausführungsbeispiel
der vorliegenden Erfindung ist identisch mit derjenigen des ersten Ausführungsbeispiels in Fig. 1.
Das fünfte Ausführungsbeispiel unterscheidet sich von dem ersten darin, daß die erste und die
zweite Basiszone 4, 6 beim Thyristor des fünften Ausführungsbeispiels verschiedene Störstellen
konzentrationen aufweisen.
Die erste p Basiszone 4 und die zweite p Basiszone 6 sind durch Implantieren von Borionen in
den Mengen 2 × 10¹⁴ cm-2 bzw. 8 × 10¹³ cm-2 ausgebildet, was bedeutet, daß die Menge der in
die zweite Basiszone 6 implantierten Borionen gegenüber der in der ersten Basiszone 4 um das
2,5fache reduziert ist. Die der Ionenimplantation folgende Wärmebehandlung wird für beide
Zonen 4, 6 bei 1150°C während 90 Minuten ausgeführt, und die Diffusionstiefe der Basiszone 4
unterscheidet sich nicht wesentlich von derjenigen der Basiszone 6.
Wenn man die Kompromißcharakteristik zwischen der Durchlaßspannung und der Abschaltzeit
des Thyristors des fünften Ausführungsbeispiels mit derjenigen des ersten Ausführungsbeispiels
vergleicht, zeigt sich, daß die Durchlaßspannung des Thyristors des fünften Ausführungsbei
spiels bei derselben Abschaltzeit um 0,12 V niedriger als die beim ersten Ausführungsbeispiel ist.
Der Grund für diese niedrigere Durchlaßspannung beim fünften Ausführungsbeispiel kann darin
liegen, daß der Widerstand des Kanals unter der Gateelektrode 10 durch Senken der Störstellen
konzentration der zweiten Basiszone 6 reduziert ist. Die Verminderung der Störstellenkonzentra
tion hatte keinen Einfluß auf die Stehspannung und die Durchbruchsfestigkeit des resultierenden
Bauelements. Der obige Effekt ist nicht beschränkt auf einen Thyristor, bei dem die Diffusi
onstiefe der zweiten Basiszone geringer als die der Wannenzone 5 ist, sondern zeigt sich auch in
einem Bauelement, bei dem,die zweite Basiszone 6 eine große Diffusionstiefe aufweist. Einen
ähnlichen Effekt findet man auch in einem Hochspannungs-Thyristor mit einem Bulk-Siliziumwa
fer wie etwa bei dem vierten Ausführungsbeispiel.
Fig. 12 zeigt eine Querschnittsansicht eines Teils eines Thyristors gemäß einem sechsten Aus
führungsbeispiel der vorliegenden Erfindung. Dieser Thyristor unterscheidet sich von demjenigen
des ersten Ausführungsbeispiels nach Fig. 1 nur darin, daß die Sourcezone 7 aus einer Teilzone
7a mit niedriger Oberflächen-Störstellenkonzentration und einer Teilzone 7b mit hoher Oberflä
chen-Störstellenkonzentration besteht.
Die Sourcezone 7 ist durch Implantieren von Arsenionen in den Mengen 1 × 10¹⁵ cm-2 und 5 ×
10¹⁵ cm-2 gebildet, um die Teilzone 7a bzw. die Teilzone 7b zu schaffen. Die der Ionenimplantation
folgende Wärmebehandlung wird für die beiden Teilzonen 7a und 7b bei 1000°C während
60 Minuten ausgeführt. Die Diffusionstiefe der Teilzone 7a unterscheidet sich nicht wesentlich
von derjenigen der Teilzone 7b.
Die graphische Darstellung in Fig. 13 zeigt Strom-Spannungs-Kennlinien des Thyristors des
sechsten Ausführungsbeispiels sowie des IGBT, des EST-1, des EST-2 und des EST-3 als Ver
gleichsbeispiele. Auf der Ordinate ist die Stromdichte, auf der Abszisse die Spannung aufgetra
gen. Die Kennlinie des Thyristors gemäß dem sechsten Ausführungsbeispiel zeigt eine niedrigere
Durchlaßspannung in der Nähe der Nennspannung (100 Acm-2) als die übrigen Bauelemente. Im
Bereich höherer Ströme tritt jedoch bei dem Thyristor des sechsten Ausführungsbeispiels die
Stromsättigung am schnellsten ein und führt zum kleinsten Grenzstrom (360 Acm-2). Der Thyri
stor dieses Ausführungsbeispiels ist in der Lage, Lastkurzschlüssen für 45 µs bei 125°C stand
zuhalten, wenn die Spannung zwischen Anode und Kathode 400 V und die Gatespannung 15 V
beträgt, während der Thyristor mit einer Sourcezone 7 gleichmäßig hoher Störstellenkonzentra
tion einem solchen Lastkurzschluß für 30 µs standhält. Somit ist die Lastkurzschlußstehdauer
des vorliegenden Ausführungsbeispiels 1,5mal so lang wie diejenige des Thyristors mit einer
Sourcezone 7, die eine einzige Zone hoher Konzentration darstellt.
Der Grund für den geringen Grenzstrom des Thyristors des sechsten Ausführungsbeispiels kann
darin liegen, daß die Teilzone 7a niedriger Konzentration der Sourcezone 7 zum Auftreten einer
Widerstandskomponente innerhalb der Sourcezone im Bereich großer Ströme führt. Die Source-Teilzone
7b hoher Konzentration stellt den Kontakt der Sourcezone 7 mit der Kathodenelektrode
11 sicher. Der obige Effekt ist nicht notwendigerweise auf einen Thyristor beschränkt, bei dem
die Diffusionstiefe der zweiten Basiszone 6 geringer als die der Wannenzone 5 ist, wie dies bei
dem ersten Ausführungsbeispiel der Fall ist, sondern zeigt sich auch in einem Bauelement, bei
dem die zweite Basiszone 6 eine große Diffusionstiefe aufweist. Ein ähnlicher Effekt zeigt sich
auch bei einem Hochspannungs-Thyristor, bei dem, wie bei dem vierten Ausführungsbeispiel, ein
Bulk-Siliziumwafer eingesetzt wird.
Fig. 14 ist eine Querschnittsansicht eines Teiles eines Thyristors gemäß einem siebten Ausfüh
rungsbeispiel der Erfindung. Dieses Ausführungsbeispiel unterscheidet sich von dem ersten
Ausführungsbeispiel nach Fig. 1 darin, daß eine Hilfszone 15 mit höherer Störstellenkonzentra
tion als die Basisschicht 3 in einer Oberflächenschicht des freiliegenden Abschnitts der Basis
schicht 3 zwischen der ersten und der zweiten Basiszone 4, 6 vorgesehen ist.
Nach Implantieren von Borionen (mit einer Dosis von 2 × 10¹⁵ cm-2) zur Ausbildung der Wan
nenzone 5 und Ausführen einer Wärmebehandlung bei 1150°C während 180 Minuten werden 1
× 10¹² cm-2 Phosphorionen über die gesamte Oberfläche des Siliziumsubstrats zur Ausbildung
der n Hilfszone 15 implantiert. Danach wird polykristallines Silizium zur Ausbildung der Gateelek
trode 10 aufgebracht und gemustert, und Borionen werden zur Ausbildung der ersten Basiszone
4 und der zweiten Basiszone 6 implantiert.
Wenn man die Kompromißcharakteristik zwischen der Durchlaßspannung und der Abschaltzeit
des Thyristors des siebten Ausführungsbeispiels mit derjenigen des ersten Ausführungsbeispiels
vergleicht, zeigt sich, daß der Thyristor des siebten Ausführungsbeispiels eine um 0,1 V gerin
gere Durchlaßspannung als der Thyristor des ersten Ausführungsbeispiels bei derselben
Abschaltzeit besitzt.
Der Grund für die geringere Durchlaßspannung des Thyristors des siebten Ausführungsbeispiels
kann darin liegen, daß das Vorsehen der Hilfszone 15 mit hoher Störstellenkonzentration in der
Oberflächenschicht der Basisschicht 3 gerade unterhalb der Gateelektrode 10 zu einer Verringe
rung der Widerstandskomponente (sogenannter Kontakt-FET-Effekt) führt, die in der Basisschicht
3 auftritt, wenn sich eine Verarmungsschicht von den pn Übergängen zwischen der ersten und
der zweiten Basiszone einerseits und der Basisschicht 3 andererseits ausbreitet. Das Vorsehen
der Hilfszone 15 hat keinen Einfluß auf die Stehspannung, die Durchbruchsfestigkeit und andere
Eigenschaften des Bauelements. Der oben beschriebene Effekt ist nicht auf einen Thyristor
beschränkt, bei dem die Diffusionstiefe der zweiten Basiszone 6 geringer ist als die der Wannen
zone 5, wie dies bei dem ersten Ausführungsbeispiel der Fall ist, sondern findet sich auch bei
einem Bauelement, bei dem die zweite Basiszone 6 eine große Diffusionstiefe aufweist. Ein ähn
licher Effekt findet sich auch bei einem Hochspannungs-Thyristor, für den, wie bei dem vierten
Ausführungsbeispiel, ein Bulk-Siliziumwafer verwendet wird.
Fig. 15 zeigt eine Modifikation des Thyristors des siebten Ausführungsbeispiels. Bei dieser Modi
fikation ist eine n Hilfszone 15 in ausgewählten Abschnitten der Oberfläche des Siliziumsubstrats
statt über die gesamte Oberfläche des Substrats ausgebildet. Bei der dargestellten Ausführungs
form sind die ausgewählten Abschnitte, die unmittelbar an die Basiszonen 4, 6 angrenzenden
Abschnitte. Insbesondere wenn die Wannenzone 5 mit einer größeren Diffusionstiefe als die
erste Basiszone 4 ausgebildet wird, werden Phosphorionen unter Verwendung einer Maske für
die erste Basiszone 4 zur Ausbildung der Hilfszone 15 implantiert.
Die Fig. 16(a) und 16(b) zeigen Querschnittsansichten eines Teiles eines Thyristors gemäß einem
achten Ausführungsbeispiel der Erfindung. Dieses Ausführungsbeispiel unterscheidet sich von
dem ersten Ausführungsbeispiel nach Fig. 1 darin, daß die Dicke des Gateoxidfilms 9 von
Abschnitt zu Abschnitt variiert. Im Querschnitt gemäß Fig. 16(b) längs einer Linie, die die erste
Basiszone 4 und die zweite Basiszone 6 verbindet, weist der Gateoxidfilm 9 die gleiche geringe
Dicke (von 0,05 µm) auf, wie sie auch beim ersten Ausführungsbeispiel von Fig. 1 vorhanden ist.
Im Querschnitt gemäß Fig. 16(a) längs einer Linie, die zwei benachbarte erste Basiszonen 4 ver
bindet, ist die Dicke des Gateoxidfilms 9 dagegen in den Abschnitten die über den ersten Basis
zonen 4 liegen, gering, während die Dicke in den über der Basisschicht 3 liegenden Abschnitten
groß (0,4 µm) ist.
Wenn die Eigenschaften des Thyristors gemäß dem achten Ausführungsbeispiel mit denen des
ersten Ausführungsbeispiels verglichen werden, zeigen beide die gleiche Durchlaßspannung, das
achte Ausführungsbeispiel besitzt jedoch bessere Schalteigenschaften und eine höhere Durch
bruchsfestigkeit als das erste Ausführungsbeispiel. Insbesondere hochfrequente Schwingungs
komponenten in der Spannungs-Strom-Wellenform sind reduziert und die Widerstandsfähigkeit
gegenüber Störimpulsen oder Rauschen verbessert. Dies kann daran liegen, daß die Gatekapazi
tät durch die Vergrößerung der Dicke des Gateoxidfilms verringert ist.
Bei dem achten Ausführungsbeispiel steht in einer Schnittansicht längs einer Linie, die die erste
Basiszone 4 mit der zweiten Basiszone 6 verbindet, die Sourcezone 7 wie beim ersten Ausfüh
rungsbeispiel mit der Kathodenelektrode 11 in Kontakt. Die Anordnung des vorliegenden Ausfüh
rungsbeispiels kann aber auch auf ein Bauelement angewendet werden, bei dem die Kathodene
lektrode 11 in dem Teil der ersten Basiszone 4, der der zweiten Basiszone 6 gegenüberliegt,
nicht mit der Sourcezone 7 im Kontakt steht, wie dies bei dem zweiten Ausführungsbeispiel der
Fall ist.
Der obige Effekt ist nicht notwendigerweise auf einen Thyristor beschränkt, bei dem die Diffusi
onstiefe der zweiten Basiszone 6 kleiner als die der Wannenzone 5 ist, wie dies bei dem ersten
Ausführungsbeispiel der Fall ist, sondern stellt sich auch bei einem Bauelement ein, bei dem die
zweite Basiszone 6 eine große Diffusionstiefe aufweist. Ein ähnlicher Effekt ergibt sich auch bei
einem Hochspannungs-Thyristor, bei dem wie bei dem vierten Ausführungsbeispiel ein Bulk-Sili
ziumwafer eingesetzt wird.
Wenn mehrere der dargestellten Ausführungsbeispiele zusammen auf einem Chip eingesetzt
werden, können die Wirkungen der jeweiligen Ausführungsbeispiele kombiniert werden, womit
ein Thyristor mit noch besseren Eigenschaften geschaffen wird.
Der herkömmliche EST wird von der IGBT-Betriebsart zur Thyristor-Betriebsart geschaltet, in wel
cher der Thyristor einrastet, wobei ein Potentialabfall aufgrund eines in Z-Richtung fließenden
Stroms ausgenutzt wird. Gemäß der vorliegenden Erfindung ist dagegen die Oberfläche der zwei
ten Basiszone des zweiten Leitungstyps mit einem Isolierfilm bedeckt, und ein Potentialanstieg
dieser Basiszone infolge des Löcherstroms wird dazu ausgenutzt, das Bauelement in die Thyri
stor-Betriebsart zu schalten, und beim Abschalten gleichförmig die Sperrfähigkeit des pn-Über
gangs zu erzielen, wodurch der steuerbare Strom erhöht wird. Ferner ist die Diffusionstiefe der
zweiten Basiszone vorteilhafterweise kleiner eingestellt als die der ersten Basiszone des zweiten
Leitungstyps oder die der Wannenzone des zweiten Leitungstyps, um die Konzentration des elek
trischen Feldes zu vermeiden und die Durchbruchsfestigkeit des Bauelements zu erhöhen.
Zusätzlich kann die Störstellenkonzentration der zweiten Basiszone des zweiten Leitungstyps
geringer eingestellt werden als die der ersten Basiszone des zweiten Leitungstyps, um den
Widerstand der Inversionsschicht zu verringern und die Durchlaßspannung zu reduzieren.
Die Sourcezone des ersten Leitungstyps kann in eine Teilzone niedriger Konzentration und eine
Teilzone hoher Konzentration unterteilt werden, in welchem Fall die Kathodenelektrode mit der
Teilzone hoher Konzentration im Kontakt steht, um den Grenzstrom zu verringern und die Wider
standsfähigkeit des Bauelements gegenüber einem Lastkurzschluß zu erhöhen.
Die Dicke des Gateoxidfilms zwischen ersten Basiszone des zweiten Leitungstyps kann teilweise
erhöht werden, um die Gatekapazität zu verringern und die Störfestigkeit des Bauelements zu
verbessern.
Somit schafft die vorliegende Erfindung einen spannungsgesteuerten Thyristor mit isoliertem
Gate, der eine bessere Kompromißcharakteristik zwischen der Durchlaßspannung und der
Abschaltzeit sowie einen größeren sicheren Betriebsbereich bei Sperrvorspannung aufweist als
der herkömmliche EST und der IGBT, und zwar über einen weiten Stehspannungsbereich von
600 V bis 2500 V.
Die vorliegende Erfindung verbessert nicht nur die Eigenschaften des Bauelements selbst, son
dern trägt auch erheblich zu Verringerung von Schaltverlusten eines dieses Bauelement verwen
denden Leistungsschaltgeräts bei.
Claims (19)
1. Thyristor mit isoliertem Gate, umfassend:
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
eine erste und eine zweite Basiszone (4, 6) des zweiten Leitungstyps, die in ausgewähl ten Bereichen einer Oberflächenschicht an einer ersten Hauptfläche der Basisschicht (3) ausgebil det sind, wobei die erste Basiszone (4) eine Wannenzone (5) des zweiten Leitungstyps enthält,
eine Sourcezone (7) des ersten Leitungstyps, die in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildet ist,
eine Emitterzone (8) des ersten Leitungstyps, die in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildet ist,
eine Gateelektrode (10), die auf einem Gateisolierfilm (9) auf einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die sowohl einen freiliegenden Abschnitt der ersten Basiszone (4) als auch die Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert, und
einen Isolierfilm (19), der gesamte Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt,
wobei die zweite Basiszone (6) eine Diffusionstiefe aufweist, die kleiner ist als die größere der Diffusionstiefen der ersten Basiszone (4) und der Wannenzone (5).
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
eine erste und eine zweite Basiszone (4, 6) des zweiten Leitungstyps, die in ausgewähl ten Bereichen einer Oberflächenschicht an einer ersten Hauptfläche der Basisschicht (3) ausgebil det sind, wobei die erste Basiszone (4) eine Wannenzone (5) des zweiten Leitungstyps enthält,
eine Sourcezone (7) des ersten Leitungstyps, die in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildet ist,
eine Emitterzone (8) des ersten Leitungstyps, die in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildet ist,
eine Gateelektrode (10), die auf einem Gateisolierfilm (9) auf einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die sowohl einen freiliegenden Abschnitt der ersten Basiszone (4) als auch die Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert, und
einen Isolierfilm (19), der gesamte Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt,
wobei die zweite Basiszone (6) eine Diffusionstiefe aufweist, die kleiner ist als die größere der Diffusionstiefen der ersten Basiszone (4) und der Wannenzone (5).
2. Thyristor mit isoliertem Gate, umfassend:
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
eine erste und eine zweite Basiszone (4, 6) des zweiten Leitungstyps, die in ausgewähl ten Bereichen einer Oberflächenschicht an einer ersten Hauptfläche der Basisschicht (3) ausgebil det sind,
eine Sourcezone (7) des ersten Leitungstyps, die in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildet ist,
eine Emitterzone (8) des ersten Leitungstyps, die in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildet ist,
eine Gateelektrode (10), die auf einem Gateisolierfilm (9) auf einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die sowohl einen freiliegenden Abschnitt der ersten Basiszone (4) als auch die Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert, und
einen Isolierfilm (19), der gesamte Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt,
wobei die zweite Basiszone (6) eine Oberflächen-Störstellenkonzentration aufweist, die niedriger ist als die der ersten Basiszone (4).
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
eine erste und eine zweite Basiszone (4, 6) des zweiten Leitungstyps, die in ausgewähl ten Bereichen einer Oberflächenschicht an einer ersten Hauptfläche der Basisschicht (3) ausgebil det sind,
eine Sourcezone (7) des ersten Leitungstyps, die in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildet ist,
eine Emitterzone (8) des ersten Leitungstyps, die in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildet ist,
eine Gateelektrode (10), die auf einem Gateisolierfilm (9) auf einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die sowohl einen freiliegenden Abschnitt der ersten Basiszone (4) als auch die Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert, und
einen Isolierfilm (19), der gesamte Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt,
wobei die zweite Basiszone (6) eine Oberflächen-Störstellenkonzentration aufweist, die niedriger ist als die der ersten Basiszone (4).
3. Thyristor mit isoliertem Gate, umfassend:
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
eine erste und eine zweite Basiszone (4, 6) des zweiten Leitungstyps, die in ausgewähl ten Bereichen einer Oberflächenschicht an einer ersten Hauptfläche der Basisschicht (3) ausgebil det sind,
eine Sourcezone (7) des ersten Leitungstyps, die in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildet ist,
eine Emitterzone (8) des ersten Leitungstyps, die in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildet ist,
eine Gateelektrode (10), die auf einem Gateisolierfilm (9) auf einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die sowohl einen freiliegenden Abschnitt der ersten Basiszone (4) als auch die Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert, und
einen Isolierfilm (19), der gesamte Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt,
wobei die Sourcezone (7) eine erste Teilzone (7b) mit einer ersten Oberflächen-Störstel lenkonzentration und eine zweite Teilzone (7a) mit einer zweiten Oberflächen-Störstellenkonzen tration aufweist, die niedriger als die erste Oberflächen-Störstellenkonzentration ist, und die erste Hauptelektrode (11) im Kontakt mit einer Oberfläche der ersten Teilzone (7b) steht.
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
eine erste und eine zweite Basiszone (4, 6) des zweiten Leitungstyps, die in ausgewähl ten Bereichen einer Oberflächenschicht an einer ersten Hauptfläche der Basisschicht (3) ausgebil det sind,
eine Sourcezone (7) des ersten Leitungstyps, die in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildet ist,
eine Emitterzone (8) des ersten Leitungstyps, die in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildet ist,
eine Gateelektrode (10), die auf einem Gateisolierfilm (9) auf einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die sowohl einen freiliegenden Abschnitt der ersten Basiszone (4) als auch die Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert, und
einen Isolierfilm (19), der gesamte Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt,
wobei die Sourcezone (7) eine erste Teilzone (7b) mit einer ersten Oberflächen-Störstel lenkonzentration und eine zweite Teilzone (7a) mit einer zweiten Oberflächen-Störstellenkonzen tration aufweist, die niedriger als die erste Oberflächen-Störstellenkonzentration ist, und die erste Hauptelektrode (11) im Kontakt mit einer Oberfläche der ersten Teilzone (7b) steht.
4. Thyristor mit isoliertem Gate, umfassend:
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
eine erste und eine zweite Basiszone (4, 6) des zweiten Leitungstyps, die in ausgewähl ten Bereichen einer Oberflächenschicht an einer ersten Hauptfläche der Basisschicht (3) ausgebil det sind,
eine Sourcezone (7) des ersten Leitungstyps, die in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildet ist,
eine Emitterzone (8) des ersten Leitungstyps, die in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildet ist,
eine Gateelektrode (10), die auf einem Gateisolierfilm (9) auf einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die sowohl einen freiliegenden Abschnitt der ersten Basiszone (4) als auch die Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert, und
einen Isolierfilm (19), der gesamte Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt,
wobei eine Hilfszone (15) des ersten Leitungstyps, die eine höhere Störstellenkonzen tration als die Basisschicht (3) sowie eine kleinere Diffusionstiefe als die erste und die zweite Basiszone (4, 6) aufweist, in dem freiliegenden Abschnitt der Basisschicht (3) zwischen der ersten und der zweiten Basiszone (4, 6) ausgebildet ist.
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
eine erste und eine zweite Basiszone (4, 6) des zweiten Leitungstyps, die in ausgewähl ten Bereichen einer Oberflächenschicht an einer ersten Hauptfläche der Basisschicht (3) ausgebil det sind,
eine Sourcezone (7) des ersten Leitungstyps, die in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildet ist,
eine Emitterzone (8) des ersten Leitungstyps, die in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildet ist,
eine Gateelektrode (10), die auf einem Gateisolierfilm (9) auf einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die sowohl einen freiliegenden Abschnitt der ersten Basiszone (4) als auch die Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert, und
einen Isolierfilm (19), der gesamte Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt,
wobei eine Hilfszone (15) des ersten Leitungstyps, die eine höhere Störstellenkonzen tration als die Basisschicht (3) sowie eine kleinere Diffusionstiefe als die erste und die zweite Basiszone (4, 6) aufweist, in dem freiliegenden Abschnitt der Basisschicht (3) zwischen der ersten und der zweiten Basiszone (4, 6) ausgebildet ist.
5. Thyristor mit isoliertem Gate, umfassend:
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
eine erste und eine zweite Basiszone (4, 6) des zweiten Leitungstyps, die in ausgewähl ten Bereichen einer Oberflächenschicht an einer ersten Hauptfläche der Basisschicht (3) ausgebil det sind,
eine Sourcezone (7) des ersten Leitungstyps, die in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildet ist,
eine Emitterzone (8) des ersten Leitungstyps, die in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildet ist,
eine Gateelektrode (10), die auf einem Gateisolierfilm (9) auf einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die sowohl einen freiliegenden Abschnitt der ersten Basiszone (4) als auch die Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert, und
einen Isolierfilm (19), der gesamte Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt,
wobei ein erster Teil des Gateisolierfilms (9) auf dem freiliegenden Abschnitt der Basis schicht (3), der zwischen zwei ersten Basiszonen (4) liegt, eine Dicke aufweist, die größer ist als die eines zweiten Teils des Gateisolierfilms auf dem freiliegenden Abschnitt der Basisschicht (3), der zwischen der ersten und der zweiten Basiszone (4, 6) liegt.
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
eine erste und eine zweite Basiszone (4, 6) des zweiten Leitungstyps, die in ausgewähl ten Bereichen einer Oberflächenschicht an einer ersten Hauptfläche der Basisschicht (3) ausgebil det sind,
eine Sourcezone (7) des ersten Leitungstyps, die in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildet ist,
eine Emitterzone (8) des ersten Leitungstyps, die in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildet ist,
eine Gateelektrode (10), die auf einem Gateisolierfilm (9) auf einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die sowohl einen freiliegenden Abschnitt der ersten Basiszone (4) als auch die Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert, und
einen Isolierfilm (19), der gesamte Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt,
wobei ein erster Teil des Gateisolierfilms (9) auf dem freiliegenden Abschnitt der Basis schicht (3), der zwischen zwei ersten Basiszonen (4) liegt, eine Dicke aufweist, die größer ist als die eines zweiten Teils des Gateisolierfilms auf dem freiliegenden Abschnitt der Basisschicht (3), der zwischen der ersten und der zweiten Basiszone (4, 6) liegt.
6. Thyristor nach einem der Ansprüche 2 bis 5, bei dem die erste Basiszone (4) eine
Wannenzone (5) des zweiten Leitungstyps aufweist und die zweite Basiszone (6) eine Diffusi
onstiefe aufweist, die kleiner ist als die größere der Diffusionstiefen der ersten Basiszone (4) und
der Wannenzone (5).
7. Thyristor nach einem der Ansprüche 1, 3, 4 und 5, bei dem die zweite Basiszone (6)
eine Oberflächen-Störstellenkonzentration aufweist, die niedriger als die der ersten Basiszone (4)
ist.
8. Thyristor nach einem der Ansprüche 1, 2, 4 und 5, bei dem die Sourcezone (7) eine
erste Teilzone (7b) mit einer ersten Oberflächen-Störstellenkonzentration und eine zweite Teil
zone (7a) mit einer zweiten Oberflächen-Störstellenkonzentration umfaßt, die niedriger als die
erste Oberflächen-Störstellenkonzentration ist, und die erste Hauptelektrode (11) im Kontakt mit
einer Oberfläche der ersten Teilzone (7b) steht.
9. Thyristor nach einem der Ansprüche 1, 2, 3, und 5, bei dem ferner eine Hilfszone
(15) des ersten Leitungstyps, die eine höhere Störstellenkonzentration als die Basisschicht (3)
sowie eine kleinere Diffusionstiefe als die erste und die zweite Basiszone (4, 6) aufweist, in dem
freiliegenden Abschnitt der Basisschicht (3) zwischen der ersten und der zweiten Basiszone (4,
6) ausgebildet ist.
10. Thyristor nach einem der Ansprüche 1 bis 4, bei dem ein Teil des Gateisolierfilms
(9), der auf dem freiliegenden Abschnitt der Basisschicht (3) zwischen zwei ersten Basiszonen
(4) liegt, eine Dicke aufweist, die größer als die eines zweiten Teils des Gateisolierfilms (9) ist,
der auf dem freiliegenden Abschnitt der Basisschicht (3) zwischen der ersten und der zweiten
Basiszone (4, 6) liegt.
11. Thyristor nach einem der Ansprüche 1 bis 10, bei dem die erste und/oder die
zweite Basiszone (4, 6), die Emitterzone (8) und die Sourcezone (7; 7a, 7b) eine polygonale,
kreisförmige oder elliptische Form aufweisen.
12. Thyristor nach einem der Ansprüche 1 bis 11, bei dem die erste Basiszone (4) und
die in ihrer Oberflächenschicht ausgebildete Sourcezone (7) so ausgebildet sind, daß sie die
zweite Basiszone (6) umgeben.
13. Thyristor nach einem der Ansprüche 1 bis 11, bei dem eine Vielzahl der ersten
Basiszonen (4) um die zweite Basiszone (6) herum ausgebildet ist.
14. Thyristor nach Anspruch 13, bei dem eine Vielzahl der ersten Basiszonen (4) und
der in ihren Oberflächenschichten ausgebildeten Sourcezonen (7; 7a, 7b) um die zweite Basis
zone (6) herum ausgebildet ist und die Gateelektrode (10) mit einer im wesentlichen ringartigen
Form so vorgesehen ist, daß sie den Isolierfilm (19) auf der zweiten Basiszone (6) umgibt, wäh
rend die erste Hauptelektrode (11) auf einem Isolierfilm (14) auf der der zweiten Basiszone (6)
abgewandten Seite der Gateelektrode (10) vorgesehen ist.
15. Thyristor nach Anspruch 14, bei dem ein Kontaktabschnitt zwischen der ersten
Hauptelektrode (11) und der ersten Basiszone (4) und der Sourcezone (7; 7b) eine polygonale
Form, eine Kreisform oder ein elliptische Form aufweist.
16. Thyristor nach Anspruch 14 oder 15, bei dem ein erster Oberflächenabschnitt der
Sourcezone (7; 7b), der der zweiten Basiszone (6) gegenüberliegt, mit einem Isolierfilm (14)
bedeckt ist, und ein zweiter Oberflächenabschnitt der Sourcezone (7; 7a), der der ersten Basis
zone (4) gegenüberliegt, mit der ersten Hauptelektrode (11) im Kontakt steht.
17. Thyristor nach einem der Ansprüche 14 bis 16, bei dem die Emitterzone (8) eine
Diffusionstiefe aufweist, die größer ist als diejenige der Sourcezone (7).
18. Thyristor nach einem der Ansprüche 14 bis 16, bei dem Lebensdauerkiller örtlich in
Abschnitten des Thyristors vorhanden sind.
19. Thyristor nach einem der Ansprüche 14 bis 18, ferner umfassend eine Pufferschicht
(2) des ersten Leitungstyps zwischen der Basisschicht (3) und der Emitterschicht (1), wobei die
Pufferschicht (2) eine höhere Störstellenkonzentration als die Basisschicht (3) aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11403596 | 1996-05-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19718432A1 true DE19718432A1 (de) | 1997-11-13 |
Family
ID=14627408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19718432A Withdrawn DE19718432A1 (de) | 1996-05-09 | 1997-04-30 | Thyristor mit isoliertem Gate |
Country Status (2)
Country | Link |
---|---|
US (1) | US6091087A (de) |
DE (1) | DE19718432A1 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19713980C2 (de) * | 1997-04-04 | 1999-03-18 | Siemens Ag | Leistungsdiode, Herstellungsverfahren für diese und Verwendung derselben (FCI-Diode) |
EP1427107B1 (de) * | 2002-12-04 | 2011-09-14 | STMicroelectronics S.A. | HF-gesteuerter Schalter des SCR-Typs |
US7638841B2 (en) * | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
FR2895600A1 (fr) * | 2005-12-26 | 2007-06-29 | St Microelectronics Sa | Commutateur bidirectionnel a commande hf |
CN105190895A (zh) | 2013-03-13 | 2015-12-23 | Abb技术有限公司 | 功率半导体装置及相应模块 |
JP7143729B2 (ja) | 2018-11-09 | 2022-09-29 | 株式会社デンソー | 半導体装置 |
CN109541286B (zh) * | 2018-12-27 | 2020-11-03 | 方圆广电检验检测股份有限公司 | 一种接触电流检测方法及测试仪 |
EP3736983A1 (de) * | 2019-05-10 | 2020-11-11 | ABB Schweiz AG | Thyristorschaltung und thyristorschutzverfahren |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4698655A (en) * | 1983-09-23 | 1987-10-06 | Motorola, Inc. | Overvoltage and overtemperature protection circuit |
US4847671A (en) * | 1987-05-19 | 1989-07-11 | General Electric Company | Monolithically integrated insulated gate semiconductor device |
US5151762A (en) * | 1990-04-12 | 1992-09-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, fabricating method thereof and flash control device using the semiconductor device |
US5766966A (en) * | 1996-02-09 | 1998-06-16 | International Rectifier Corporation | Power transistor device having ultra deep increased concentration region |
JP3180875B2 (ja) * | 1994-04-01 | 2001-06-25 | 富士電機株式会社 | 絶縁ゲート型サイリスタ |
EP0736909A3 (de) * | 1995-04-05 | 1997-10-08 | Fuji Electric Co Ltd | Thyristor mit isoliertem Gate |
-
1997
- 1997-04-30 DE DE19718432A patent/DE19718432A1/de not_active Withdrawn
- 1997-05-06 US US08/852,269 patent/US6091087A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6091087A (en) | 2000-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1097481B1 (de) | Leistungshalbleiterbauelement für hohe sperrspannungen | |
DE69821105T2 (de) | Bipolar mos-leistungstransistor ohne latch-up | |
AT404525B (de) | Leistungstransistorvorrichtung und verfahren zu deren herstellung | |
DE4013643C2 (de) | Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung | |
DE102007015304B4 (de) | Rückwärtsleitender (RC-) IGBT mit senkrecht angeordneter Ladungsträgerlebensdaueranpassung und Verfahren zur Herstellung eines rückwärtsleitenden IGBT | |
DE2910566C2 (de) | Statische Induktionshalbleitervorrichtung | |
DE19813509A1 (de) | Thyristor mit isoliertem Gate | |
DE3821459C2 (de) | Halbleiterelement, insbesondere mit MOS-Gate abschaltbarer Thyristor | |
DE102008032547B4 (de) | Grabenisoliertes Gate-MOS-Halbleiterbauelement | |
DE102005049506B4 (de) | Vertikales Halbleiterbauelement | |
DE102018215731B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE19903028A1 (de) | MOS-Halbleiteranordnung | |
DE19811297A1 (de) | MOS-Halbleitervorrichtung mit hoher Durchbruchspannung | |
DE10330571A1 (de) | Vertikales Leistungshalbleiterbauelement | |
DE3738670A1 (de) | Leitfaehigkeitsmodulierter mosfet | |
DE19528998C2 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
DE19738750B4 (de) | Hochspannungs-Leistungs-MOS-Vorrichtung | |
DE19744678A1 (de) | Thyristor mit isoliertem Gate | |
DE4039012C2 (de) | Mos-Halbleiterbauelement | |
DE19712566A1 (de) | Isolierschichtthyristor | |
EP0520355A1 (de) | Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung | |
DE19511382C2 (de) | Thyristor mit isoliertem Gate | |
DE19521751A1 (de) | MOS-gesteuerter Thyristor | |
DE19718432A1 (de) | Thyristor mit isoliertem Gate | |
DE3711033A1 (de) | Mosfet-halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8141 | Disposal/no request for examination |