DE19511382C2 - Thyristor mit isoliertem Gate - Google Patents

Thyristor mit isoliertem Gate

Info

Publication number
DE19511382C2
DE19511382C2 DE19511382A DE19511382A DE19511382C2 DE 19511382 C2 DE19511382 C2 DE 19511382C2 DE 19511382 A DE19511382 A DE 19511382A DE 19511382 A DE19511382 A DE 19511382A DE 19511382 C2 DE19511382 C2 DE 19511382C2
Authority
DE
Germany
Prior art keywords
zone
base
layer
emitter
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19511382A
Other languages
English (en)
Other versions
DE19511382A1 (de
Inventor
Noriyuki Iwamuro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE19511382A1 publication Critical patent/DE19511382A1/de
Application granted granted Critical
Publication of DE19511382C2 publication Critical patent/DE19511382C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/102—Cathode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Description

Die vorliegende Erfindung betrifft einen Thyristor mit isoliertem Gate zur Verwendung als Leistungsschaltvorrichtung.
Ein Thyristor gemäß dem Oberbegriff des Patentanspruchs 1 ist aus der EP 0 581 246 A2 bekannt. Bei diesem Stand der Technik sind der steuerbare Strom und die Durchbruchsfestigkeit durch den Kanalwiderstand niedriger Mobilität beschränkt, da die gesamten Schaltströme durch einen Kanal fließen, der aufgrund der an die zweite Gateelektrode angelegten Spannung gebildet wird.
Thyristoren sind aufgrund ihrer niedrigen Einschaltspannung als unverzichtbare Vorrichtungen für Stromrichter großer Kapazität verwendet worden. Jetzt werden GTO-(Gate-abschaltbare)- Thyristoren sehr oft im Bereich hoher Spannung und hoher Ströme verwendet. Es haben sich allerdings auch Nachteile der GTO-Thyristoren gezeigt. Diese Nachteile beinhalten, daß (1) die GTO-Thyristoren zum Abschalten einen großen Gatestrom erfordern, d. h., daß die Abschalt­ verstärkung der GTO-Thyristoren gering ist, (2) die GTO-Thyristoren große Snubber-Schaltungen für ihre sichere Abschaltung benötigen, etc. Außerdem ist der Einsatz von GTO-Thyristoren infolge ihrer niedrigen Schaltgeschwindigkeit auf den Bereich verhältnismäßig niedriger Frequenzen beschränkt.
1984 hat Dr. Temple (siehe IEEE IEDM Tech. Dig., Seite 282) einen MOS gesteuerten Thyristor (MCT) vorgeschlagen, der den spannungsgesteuerten Vorrichtungen zugerechnet werden kann. Seitdem sind weltweit Analysen und Verbesserungen des MCT vorgenommen worden, da er als spannungsgesteuerte Vorrichtung mit einer sehr viel einfacheren Gateschaltung betrieben werden kann als GTO-Thyristoren und da er bei einer niedrigen Durchlaßspannung einschaltet.
Ferner ist kürzlich ein neuer Vorrichtungsaufbau mit Doppelgatestrukturen zum Einschalten der Vorrichtung in einen Thyristormodus und zum Abschalten der Vorrichtung in einem IGBT-Modus vorgeschlagen worden (siehe S. Momota et al., Proceedings of the IEEE ISPSD '92 (1992), Seite 28.
Fig. 3 ist eine Schnittansicht eines DGMOS, der der 1992 vorgeschlagenen Vorrichtung entspricht. Bei dieser Vorrichtung ist eine n- Schicht 23 über eine n+ Pufferschicht 22 auf einer p+ Kollektorschicht 21 ausgebildet. Eine p Basiszone 24 ist selektiv in einer Oberflächenschicht der n- Schicht 23 ausgebildet, und eine n Basiszone 25 ist selektiv in einer Oberflächenschicht der p Basiszone 24 ausgebildet. Eine p-Emitterzone 26 ist selektiv in einer Oberflächenschicht der n Basiszone 25 ausgebildet. Eine Emitterelektrode 27, die mit einem Emitteranschluß E verbunden ist, steht sowohl mit der Oberfläche der p-Emitterzone 26 als auch der n Basiszone 25 in Kontakt. Eine erste Gateelektrode 31 erstreckt sich von über einen durch die p Basiszone 24 und die p-Emitterzone 26 eingeschlossenen Bereich der n Basiszone 25 bis hin zu einem Bereich oberhalb eines freiliegenden Bereichs der n- Schicht 23, und zwar unter Zwischenlage eines Gateoxidfilms 28. Die erste Gateelektrode 31 ist mit einem Isolierfilm 29 bedeckt und mit einem ersten Gateanschluß G1 verbunden. Eine zweite Gateelektrode 32 erstreckt sich von oberhalb eines freiliegenden Bereiches der p Basiszone 24 bis hin zu oberhalb eines von der p Basiszone 24 und der p-Emitterzone 26 eingeschlossenen Bereiches der n Basiszone 25, und zwar unter Zwischenlage eines Gateoxidfilms 28. Die zweite Gateelektrode 32 ist mit einem Isolierfilm 29 bedeckt und mit einem zweiten Gateanschluß G2 verbunden. Die p+ Kollektorschicht 21 ist mit einer Kollektorelektrode 30 verbunden, die ihrerseits mit einem Kollektoranschluß C verbunden ist.
Spannungen, deren Verlauf in Fig. 4 gezeigt ist, werden an die erste und an die zweite Gate­ elektrode 31 bzw. 32 angelegt. Wenn eine Spannung oberhalb eines Schwellenwerts an den Gateanschluß G1 angelegt wird, wird an der Oberfläche der p Basiszone 24 unterhalb der Gateelektrode 31 eine Inversionsschicht gebildet. Ein Elektronenstrom, der auf Elektronen beruht, die die Inversionsschicht passieren, fließt in die n- Schicht 23 und die n+ Pufferschicht 22. Da eine positive Spannung an die Kollektorelektrode 31 angelegt wird, wirkt der Elektronenstrom, der in die eingebaute n- Schicht 23 und die n+ Pufferschicht 22 fließt, als ein Basisstrom eines PNP-Transistors, der von der p+ Schicht 21, der n+ Pufferschicht 22, der n- Schicht 23 und der p Basiszone 24 gebildet wird. Der Elektronenstrom, der in den eingebauten PNP-Transistor fließt, moduliert die Leitfähigkeit der n- Schicht 23 und schaltet den PNP-Transistor ein. Ein von der Leitfähigkeitsmodulation erzeugter Löcherstrom wirkt als ein Basisstrom eines NPN-Transistors und treibt den NPN-Transistor, der von der eingebauten n- Schicht 23, der n+ Pufferschicht 22, der p Basisschicht 24 und der n Basiszone 25 gebildet wird. Schließlich wird ein PNPN- Transistor, der von der p+ Schicht 21, der n+ Pufferschicht 22, der n- Schicht 23, der p Basiszone 24 und der n Basiszone 25 gebildet wird, von dem Anschluß G1 angesteuert, um die Vorrichtung einzuschalten.
Die Vorrichtung wird dadurch ausgeschaltet, daß die an die Gateelektroden 31, 32 angelegte Spannung mit einem zeitlichen Abstand zwischen den Elektroden 31 und 32 abgeschaltet wird, wie in Fig. 4 gezeigt. Da die Spannung der Gateelektrode 32, die zum Zeitpunkt t1 auf Masse geht, in bezug auf die Spannung der Gateelektrode 31 negativ wird, wird eine Inversionsschicht in der Oberfläche unter der Gateelektrode 32 der n Basiszone 25 gebildet und schaltet einen p- Kanal MOSFET ein. Wenn der p-Kanal MOSFET über den Anschluß G1 eingeschaltet wird, werden die p Basiszone 24 und die n Basiszone 25 kurzgeschlossen. Damit wird die Vorrichtungsstruktur im wesentlichen äquivalent derjenigen eines IGBT.
Daher wird die Vorrichtung in einem stationären Betrieb zuerst über die Gateelektrode 31 als ein Thyristor betrieben. Die Vorrichtung wird beim Abschalten zuerst von dem Thyristormodus zum Einschaltzustand eines IGBT dadurch umgeschaltet, daß zum Zeitpunkt t1 die Gateelektrode 32 in bezug auf die Gateelektrode 31 negativ vorgespannt wird. 2 bis 4 µs nachdem die Vorrichtung zum IGBT-Betriebsmodus umgeschaltet wurde, wird sie durch Stoppen der Elektronenzufuhr infolge des Abschaltens der an die Gateelektrode 31 angelegten Spannung zum Zeitpunkt t2 abgeschaltet.
Aus Seki et al., Proceedings of the IEEE ISPSD '93 (1993), Seite 159 ist ein DGMOS bekannt, bei dem der Durchlaßwiderstand dadurch verringert wird, daß die p-Kanalanordnung von Fig. 3 durch eine n-Kanalanordnung ersetzt wird. Die Druckschrift offenbart einen Thyristor mit isoliertem Gate, umfassend: eine Basisschicht eines ersten Leitungstyps und eines hohen spezifischen Widerstands, eine erste und eine zweite Basiszone eines zweiten Leitungstyps, die selektiv in einer Oberflächenschicht auf einer ersten Seite der Basisschicht ausgebildet sind, eine erste Sourcezone des ersten Leitungstyps, eine zweite Sourcezone des ersten Leitungstyps, wobei die erste Sourcezone selektiv in einer Oberflächenschicht der ersten Basiszone ausgebildet ist und die zweite Sourcezone selektiv in einer Oberflächenschicht der zweiten Basiszone ausgebildet ist, eine Emitterschicht des zweiten Leitungstyps, die auf einer zweiten Seite der Basisschicht unter Zwischenlage einer Pufferschicht des ersten Leitungstyps und eines niedrigen spezifischen Widerstandes ausgebildet ist, eine erste Gateelektrode, die auf einem Isolierfilm über einer Oberfläche der ersten Basiszone, eingeschlossen von der ersten Sourcezone, angeordnet ist, eine zweite Gateelektrode, die auf einem Isolierfilm über einem freiliegenden Bereich der zweiten Basiszone, eingeschlossen von der zweiten Sourcezone, angeordnet ist, eine erste Hauptelektrode, die die Emitterschicht kontaktiert, und eine zweite Hauptelektrode, die gemeinsam die erste und die zweite Sourcezone sowie über eine Kontaktzone die erste Basiszone kontaktiert.
Die beiden genannten DGMOS-Bauelemente sind gekennzeichnet durch ihre dualen Betriebsarten, die in einer einzigen Vorrichtung die niedrige Durchlaßspannung des Thyristors und die hohe Schaltgeschwindigkeit des IGBT realisieren.
Da jedoch beim Schalten der MCTs wie bei den GTO-Thyristoren ein großer Nachlaufstrom verursacht wird, werden auch die MCTs im Bereich niedriger Frequenzen eingesetzt. Ferner können die Vorrichtungen mit Doppelisolationsstruktur praktisch nicht verwendet werden, da der Strom, den die Vorrichtungen steuern können, klein ist.
Im Hinblick auf das Voranstehende, besteht die Aufgabe der vorliegenden Erfindung darin, einen Thyristor mit isoliertem Gate zu schaffen, der es ermöglicht, mit einer einzigen Vorrich­ tung einen großen Strom zu steuern und mit hoher Geschwindigkeit zu schalten.
Diese Aufgabe wird erfindungsgemäß durch einen Thyristor gemäß Patentanspruch 1 gelöst.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Wenn eine Spannung an die erste Gateelektrode angelegt wird, wird in der Oberflächenschicht der ersten Basiszone unter der ersten Gateelektrode ein Kanal gebildet, und Ladungsträger eines ersten Typs werden von der zweiten Hauptelektrode, die die erste Sourcezone kontak­ tiert, zugeführt. Diese Ladungsträger wirken als ein Basisstrom der Basisschicht, die zwischen der Emitterschicht und der ersten Basiszone eingeschlossen ist und mit der Pufferschicht einen bipolaren Transistor bildet, wodurch der bipolare Transistor angesteuert wird. In Verbindung damit werden Ladungsträger eines zweiten Typs von der Emitterschicht injiziert. Da die Injek­ tion der Ladungsträger des zweiten Typs eine Injektion von Ladungsträgern des ersten Typs von der Emitterzone begünstigt, wird ein Hauptthyristor angesteuert, der aus der Emitter­ schicht, der Pufferschicht, der Basisschicht, der ersten Basiszone und der Emitterzone besteht, und die erste und die zweite Hauptelektrode sind bei einer niedrigen Durchlaßspannung leitend verbunden.
Zum Abschalten des Thyristors mit isoliertem Gate wird zuerst eine Spannung an die zweite Gateelektrode angelegt, damit ein Kanal zwischen der Emitterzone und der zweiten Sourcezone gebildet wird. Sobald der Kanal gebildet ist, fließen die von der Emitterschicht injizierten Ladungsträger des zweiten Typs über die Hilfselektrode, die zweite Sourcezone und den Kanal von der ersten Basiszone zur Emitterzone. Durch diesen Mechanismus gelangt der Thyristor mit isoliertem Gate in die IGBT-Betriebsart, wodurch der Thyristor mit isoliertem Gate mit hoher Geschwindigkeit abgeschaltet wird.
Bei dem Doppelgate-Thyristor mit isoliertem Gate gemäß dem Stand der Technik sind der steuerbare Strom und die Durchbruchsfestigkeit durch den Kanalwiderstand niedriger Mobilität beschränkt, da die gesamten Schaltströme durch einen Kanal fließen, der aufgrund der an die zweite Gateelektrode angelegten Spannung gebildet wird. Gemäß der vorliegenden Erfindung wird der durch den oben beschriebenen Kanal fließende Schaltstrom verringert und der steuer­ bare Strom erhöht, indem ein Teil des Schaltstroms von dem MOSFET geführt wird und der im Nebenschluß geführte Schaltstrom durch einen Bipolar-Transistor, welcher aus der Emitter­ schicht, der Pufferschicht, der Basisschicht und der ersten Basiszone besteht, über die Ausspa­ rung der ersten Sourcezone zur zweiten Hauptelektrode fließt.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels unter Bezug auf die Zeich­ nungen näher erläutert. Es zeigen:
Fig. 1 eine Schnittansicht, die ein Ausführungsbeispiel eines Thyristors mit isoliertem Gate gemäß der vorliegenden Erfindung zeigt,
Fig. 2 schematisch eine perspektivische Ansicht, die das Zellenmuster des Thyristors von Fig. 1 darstellt,
Fig. 3 eine Schnittansicht, die einen DGMOS gemäß dem Stand der Technik zeigt,
Fig. 4 ein Zeitdiagramm der Gatespannungen zur Ansteuerung der Vorrichtung von Fig. 3,
Fig. 5 ein Spannungs-Strom-Diagramm, das den Betriebsbereich sicherer Sperrspannung (Reverse Bias Safe Operation Area, RBSOA) einer Vorrichtung der 600 V-Klasse der vorliegenden Erfindung mit jenen der Vorrichtungen des Standes der Technik vergleicht,
Fig. 6 ein Schaltungsdiagramm zum Messen des RBSOA,
Fig. 7 ein Spannungs-Strom-Diagramm, das den Betriebsbereich sicherer Sperrspannung (Reverse Bias Safe Operation Area, RBSOA) einer Vorrichtung der 2500 V-Klasse der vorliegenden Erfindung mit jenen der Vorrichtungen des Standes der Technik vergleicht,
Fig. 8 eine grafische Darstellung, die die Kompromißcharakteristiken zwischen der Durch­ laßspannung und der Abschaltzeit einer Vorrichtung der 600 V-Klasse gemäß der vorliegenden Erfindung mit jenen des DGMOS und des IGBT der 600 V-Klasse vergleicht, und
Fig. 9 eine grafische Darstellung, die die Kompromißcharakteristiken zwischen der Durch­ laßspannung und der Abschaltzeit einer Vorrichtung der 2500 V-Klasse gemäß der vorliegenden Erfindung mit jenen des DGMOS und des IGBT der 2500 V-Klasse vergleicht.
Fig. 1 ist eine Schnittansicht, die ein Ausführungsbeispiel eines Thyristors mit isoliertem Gate gemäß der vorliegenden Erfindung darstellt.
Fig. 2 zeigt schematisch eine perspektivische Ansicht des Zellenmusters des Thyristors von Fig. 1. Bei dieser Vorrichtung ist eine p Basiszone 4 selektiv in einer ersten Oberfläche einer n- Basisschicht 3 hohen spezifischen Widerstandes ausgebildet. Eine p+ Basiszone 5 ist in einem Teil der n- Basisschicht 3 ausgebildet. Auf der zweiten Oberfläche der n- Basisschicht 3 ist über eine n+ Pufferschicht 2 eine p+ Emitterschicht 1 ausgebildet. Eine p++ Kontaktzone 6 ist so ausgebildet, daß sie einen Teil der Oberflächenschicht der p+ Basiszone 5 überlappt. Eine erste n+ Sourcezone 71 und eine zweite n+ Sourcezone 72 sind von einer Oberflächen­ schicht der p Basiszone 4 zu einer Oberflächenschicht der p++ Kontaktzone 6 ausgebildet. Eine n+ Emitterzone 8 ist in der Oberflächenschicht der p Basiszone 4 zwischen einem Paar der zweiten n+ Sourcezonen 72, 72 ausgebildet. Eine erste Gateelektrode 11 befindet sich über einem freiliegenden Bereich der n- Basisschicht 3 unter Zwischenlage eines Gateoxidfilms 91 und erstreckt sich über die p Basiszone 4 zur ersten Sourcezone 71. Eine zweite Gateelek­ trode 12 ist über einem Gateoxidfilm 92 über einem freiliegenden Bereich der n- Basisschicht 3 angeordnet, welcher von der zweiten Sourcezone 72 und der Emitterzone 8 eingeschlossen wird.
Eine Hilfselektrode 10 kontaktiert sowohl die zweite Sourcezone 72 als auch die p++ Kon­ taktzone 6. Eine Anode 13, die als erste Hauptelektrode mit einem Anodenanschluß A verbun­ den ist, kontaktiert die p+ Emitterschicht 1. Eine Kathode 14, die als eine zweite Hauptelek­ trode mit einem Kathodenanschluß C verbunden ist, kontaktiert die erste Sourcezone 71 und die Emitterzone 8. Die erste und die zweite Gateelektrode 11 und 12 sowie die Gateelektroden und die zweite Hauptelektrode 14 sind jeweils voneinander mittels Isolierfilmen 29 aus Phos­ phorglas (PSG), Siliziumoxid etc. getrennt.
Das Verhalten dieses Thyristors mit isoliertem Gate wird nachfolgend erläutert. Dadurch, daß die Kathode 14 auf Masse gelegt wird und eine positive Spannung an die Gateelektrode 11 in einem Zustand angelegt wird, wo eine positive Spannung an der Anode 12 anliegt, wird unter­ halb des Gateoxidfilms 91 eine Inversionsschicht (partielle Speicherschicht) gebildet, und ein lateraler MOSFET wird eingeschaltet. Dadurch werden Elektronen zuerst von der Kathode 14 über einen Kanal des MOSFET und die erste Sourcezone 71 des MOSFET der n- Basisschicht 3 zugeführt. Die zugeführten Elektronen wirken als ein Basisstrom eines PNP-Transistors (beste­ hend aus der p+ Emitterschicht 1, der n+ Pufferschicht 2, der n- Basisschicht 3 und der p Basiszone 4 (der p+ Basiszone 5)) und treiben den PNP-Transistor. Löcher werden von der p+ Emitterschicht 1 injiziert, und einige der injizierten Löcher fließen über die n+ Pufferschicht 2 und die n- Basisschicht 3 zur p Basiszone 4. Auf diese Weise arbeitet dadurch, daß eine Elek­ troneninjektion von der n+ Emitterzone 8 angeregt wird, indem das Potential der p Basiszone 4 angehoben wird, ein Hauptthyristor 41. Zu diesem Zeitpunkt wird die zweite Gateelektrode 12 auf Nullpotential gehalten.
Wenn der Thyristor mit isoliertem Gate abgeschaltet wird, wird zuerst der laterale MOSFET dadurch abgeschaltet, daß das Potential der zweiten Gateelektrode 12 unter den Schwellenwert des MOSFET abgesenkt wird. Durch diesen Vorgang wird die p Basiszone 4 über den MOSFET auf dasselbe Potential vorgespannt, wie es die Kathode 14 aufweist. Als Folge davon fließen die von der p+ Emitterschicht 1 injizierten Löcher von der p Basiszone 4 über die p++ Kontaktzone 6, die Hilfselektrode 10 und die zweite Sourcezone 72, einen n-Kanal und die n+ Emitterzone 8 zur Kathode 14, und bringen den Thyristor mit isoliertem Gate in einen IGBT- Betriebsmodus durch den IGBT 42. Zu diesem Zeitpunkt wird der Thyristor mit isoliertem Gate durch denselben Prozeß wie derjenige des IGBT dadurch abgeschaltet, daß die Vorspannung der ersten Gateelektrode 11 unter den Schwellenwert gesenkt wird. Damit jedoch in dem IGBT- Modus nicht die gesamten Ströme durch den oben beschriebenen MOSFET fließen, ist ein Transistoraufbau, bei dem die Kontaktzone 6 direkt die Kathode 14 kontaktiert, belassen, indem ein Teil der ersten Sourcezone 71 ausgespart ist, wie in Fig. 2 gezeigt.
Fig. 5 ist ein Spannungs-Stromdiagramm, das den Betriebsbereich mit sicherer Sperrspannung (RBSOA), gemessen bei 125°C mit der in Fig. 6 gezeigten Schaltung, des Thyristors mit isolier­ tem Gate gemäß der vorliegenden Erfindung mit demjenigen des DGMOS und des IGBT, die zuvor beschrieben wurden, vergleicht. Diese drei Arten von Vorrichtungen sind für eine Halte­ spannung (Spannungsfestigkeit) von 600 V ausgelegt. Für jede Vorrichtung wird ein Wafer verwendet, bei dem eine n+ Schicht mit einem spezifischen Widerstand 0,1 Ω.cm und einer Dicke von 10 µm als n+ Pufferschicht als 2 oder 22 und eine n Schicht mit einem spezifi­ schen Widerstand von 40 Ω.cm und einer Dicke von 5 µm als n- Basisschicht 3 oder 23 epita­ xial auf ein p+ Siliziumsubstrat mit einem spezifischen Widerstand von 0,02 Ω.cm und einer Dicke von 450 µm als p+ Emitterschicht 1 oder p+ Kollektorschicht 2 aufgewachsen wurden. Die Chipgröße jeder Vorrichtung beträgt 1 cm2. Die Durchlaßspannung, definiert als der Span­ nungsabfall bei einem Stromfluß von 100 A, beträgt bei der Vorrichtung der vorliegenden Erfindung 1,1 V bei dem DGMOS 1,1 V und bei dem IGBT 2,3 V. Wie aus Fig. 5 entnehmbar, weist die Vorrichtung der Erfindung einer niedrigere Durchlaßspannung auf als der IGBT, und eine Durchbruchsfestigkeit gleichwertig mit der des DGMOS und doppelt so hoch wie des IGBT.
Fig. 7 ist ein Spannungs-Stromdiagramm, das den Arbeitsbereich sicherer Sperrspannung (RBSOA) des Thyristors mit isoliertem Gate der vorliegenden Erfindung mit demjenigen des DGMOS und des IGBT vergleicht. Diese drei Arten von Vorrichtungen sind mit einer Halte­ spannung von 2500 V ausgelegt und aus einem Massiv-Wafer hergestellt. Die Durchlaß­ spannung der Vorrichtung dieser Erfindung beträgt 1,3 V, die des DGMOS 1,3 V und die des IGBT 3,8 V. Die Vorrichtung der 2500 V Klasse der vorliegenden Erfindung zeigt ähnlich wie die von einem Epitaxial-Wafer gefertigten Vorrichtung der 600 V Klasse einen sehr viel weite­ ren sicheren Betriebsbereich als der DGMOS und der IGBT. Mit anderen Worten ermöglicht die Erfindung die Ausweitung des sicheren Betriebsbereiches nicht auf der Basis des Kristallwachs­ tums, des spezifischen Widerstandes der n- Basisschicht und des Stromverstärkungsfaktors des PNP-Transistors mit weiter Basis, ohne einen Anstieg der Durchlaßspannung zu verursachen.
Fig. 8 ist eine Grafik, die die Kompromißcharakteristiken zwischen der Durchlaßspannung und der Abschaltzeit einer Vorrichtung der 600 V Klasse gemäß der Erfindung mit einem DGMOS der 600 V Klasse und einem IGBT der 600 V Klasse vergleicht.
Fig. 9 ist eine Grafik, die die Kompromißcharakteristiken zwischen der Durchlaßspannung und der Abschaltzeit einer Vorrichtung der 2500 V Klasse gemäß der Erfindung mit einem DGMOS der 2500 V Klasse und einem IGBT der 2500 V Klasse vergleicht.
Diese Figuren zeigen, daß der Thyristor mit isoliertem Gate gemäß der vorliegenden Erfindung eine ausgezeichnete Kompromißcharakteristik nahezu gleichwertig mit der des DGMOS und besser als die des IGBT aufweist.
Gemäß der vorliegenden Erfindung, wird die Haltefähigkeit dadurch verbessert, daß ein Teil des Schaltstroms eines Thyristors mit isoliertem Gate, der mit zwei Gates von einer Thyristor­ betriebsart zu einer IGBT Betriebsart schaltet, beim Schalten direkt unter Umgehung des einge­ bauten MOSFET zur Hauptelektrode geleitet wird. Durch diese Maßnahme weist der span­ nungsgesteuerte Thyristor der vorliegenden Erfindung einen großen Haltespannungsbereich zwischen 600 V und 2500 V oder mehr, eine sehr viel bessere Kompromißrelation (Abwä­ gungsrelation) zwischen der Durchlaßspannung und der Einschalt- bzw. Abschaltzeit und ein sehr viel besseres Sperrvermögen (Durchbruchshaltevermögen) als die Vorrichtungen gemäß dem Stand der Technik auf.

Claims (3)

1. Thyristor mit isoliertem Gate, umfassend:
eine Basisschicht (3) eines ersten Leitungstyps und eines hohen spezifischen Wider­ stands,
eine erste Basiszone (4) eines zweiten Leitungstyps, die selektiv in einer Oberflächen­ schicht auf einer ersten Seite der Basisschicht (3) ausgebildet ist,
eine erste Sourcezone (71) des ersten Leitungstyps, die streifenartig ausgebildet ist,
eine zweite Sourcezone (72) des ersten Leitungstyps,
eine Emitterzone (8) des ersten Leitungstyps,
wobei die erste Sourcezone (71), die zweite Sourcezone (72) und die Emitterzone (8) selektiv in einer Oberflächenschicht der ersten Basiszone (4) ausgebildet und von einer Kanten­ seite derselben ausgerichtet sind,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Seite der Basisschicht (3) unter Zwischenlage einer Pufferschicht (2) des ersten Leitungstyps und eines niedrigen spezifischen Widerstandes ausgebildet ist,
eine erste Gateelektrode (11), die auf einem Isolierfilm über einer Oberfläche der ersten Basiszone (4), eingeschlossen zwischen der ersten Sourcezone (71) und einem freiliegenden Bereich der Basisschicht (3), angeordnet ist,
eine zweite Gateelektrode (12), die auf einem Isolierfilm (92) über einem freiliegenden Bereich der ersten Basiszone (4), eingeschlossen zwischen der zweiten Sourcezone (72) und der Emitterzone (8), angeordnet ist,
eine erste Hauptelektrode (13), die die Emitterschicht (1) kontaktiert,
eine zweite Hauptelektrode (14), die gemeinsam die Emitterzone (8) und die erste Sourcezone (71) kontaktiert, und
eine Hilfselektrode (10), die gemeinsam die zweite Sourcezone (72) und die erste Basiszone (4) kontaktiert
dadurch gekennzeichnet, daß die zweite Hauptelektrode (14) in einer in Längsrichtung der ersten Sourcezone (71) in dieser ausgebildeten Aussparung die erste Basiszone (4) kontaktiert
2. Thyristor nach Anspruch 1, ferner umfassend eine zweite Basiszone (5) des zweiten Leitungstyps und niedrigen spezifischen Widerstands, die selektiv in einer Zone der ersten Basiszone (4) einschließlich einer Zone unter einem Teil der ersten Sourcezone (71) und der zweiten Sourcezone (72) ausgebildet ist.
3. Thyristor nach Anspruch 2, ferner umfassend eine Kontaktzone (6) des zweiten Leitungstyps und noch geringeren spezifischen Widerstands, die selektiv in einer Zone einer Oberflächenschicht der zweiten Basiszone (5) benachbart der zweiten Sourcezone (72) ausge­ bildet ist und die Hilfselektrode (10) kontaktiert.
DE19511382A 1994-03-28 1995-03-28 Thyristor mit isoliertem Gate Expired - Fee Related DE19511382C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06056407A JP3125567B2 (ja) 1994-03-28 1994-03-28 絶縁ゲート型サイリスタ

Publications (2)

Publication Number Publication Date
DE19511382A1 DE19511382A1 (de) 1995-10-05
DE19511382C2 true DE19511382C2 (de) 2001-12-06

Family

ID=13026317

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19511382A Expired - Fee Related DE19511382C2 (de) 1994-03-28 1995-03-28 Thyristor mit isoliertem Gate

Country Status (3)

Country Link
US (1) US5644150A (de)
JP (1) JP3125567B2 (de)
DE (1) DE19511382C2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008092A (en) * 1996-02-12 1999-12-28 International Rectifier Corporation Short channel IGBT with improved forward voltage drop and improved switching power loss
JPH11345969A (ja) * 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
JP2002270844A (ja) * 2001-03-07 2002-09-20 Toshiba Corp 半導体装置及びその製造方法
US6798019B2 (en) * 2002-01-18 2004-09-28 Fairchild Semiconductor Corporation IGBT with channel resistors
JP5272410B2 (ja) * 2008-01-11 2013-08-28 富士電機株式会社 半導体装置およびその製造方法
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
EP3089216B1 (de) * 2013-12-23 2020-09-23 Zhongshan Hkg Technologies Limited Feldeffekttransistor mit split-gate-leistungshalbleiter
JP7396000B2 (ja) 2019-12-02 2023-12-12 富士電機株式会社 炭化珪素半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0581246A2 (de) * 1992-07-28 1994-02-02 Fuji Electric Co., Ltd. Halbleiterbauelement vom MOS-Typ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783117B2 (ja) * 1988-04-15 1995-09-06 三菱電機株式会社 半導体装置
WO1991003078A1 (en) * 1989-08-17 1991-03-07 Ixys Corporation Insulated gate thyristor with gate turn on and turn off
JPH0521783A (ja) * 1991-07-11 1993-01-29 Fuji Electric Co Ltd 絶縁ゲートサイリスタおよびその製造方法
JPH06244430A (ja) * 1993-02-16 1994-09-02 Fuji Electric Co Ltd 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0581246A2 (de) * 1992-07-28 1994-02-02 Fuji Electric Co., Ltd. Halbleiterbauelement vom MOS-Typ

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MOMOTA, S.: In: IEEE ISPSD 1992, S. 28-33 *
SEKI, Y., IWAMURO, N.: Dual Gate MOS Thyristor (DGMOT), In: Proceedings of IEEE ISPSD, 1993, S. 159-164 *
TEMPLE, V.A.K.: MOS Controlled Thyristors (MCT's). In: IEEE IEDM Tech.Dig., 1984, S.282-285 *

Also Published As

Publication number Publication date
US5644150A (en) 1997-07-01
JPH07273312A (ja) 1995-10-20
DE19511382A1 (de) 1995-10-05
JP3125567B2 (ja) 2001-01-22

Similar Documents

Publication Publication Date Title
DE3821459C2 (de) Halbleiterelement, insbesondere mit MOS-Gate abschaltbarer Thyristor
DE3689680T2 (de) Mittels Steuerelektrode abschaltbarer Thyristor mit unabhängigen Zünd-/Lösch-Kontrolltransistoren.
DE4130889C2 (de) Isolierschicht-Thyristor
EP0566639B1 (de) Integrierte leistungsschalterstruktur
EP0340445B1 (de) Abschaltbares Leistungshalbleiterbauelement
EP0043009B1 (de) Steuerbarer Halbleiterschalter
DE3707867C2 (de)
EP0438700A1 (de) Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
EP0394859A1 (de) Bidirektionals, abschaltbares Halbeiterbauelement
EP0106059B1 (de) Halbleiterschalter mit einem abschaltbaren Thyristor
DE3628857A1 (de) Halbleitereinrichtung
DE19511382C2 (de) Thyristor mit isoliertem Gate
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
EP0520355B1 (de) Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
EP0507974B1 (de) Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement
DE3785483T2 (de) Halbleiteranordnung mit einem Bipolartransistor und Feldeffekttransistoren.
EP0331892B1 (de) Mos-gesteuerter Thyristor (MCT)
DE19520785C2 (de) Thyristor mit isoliertem Gate
DE4039012C2 (de) Mos-Halbleiterbauelement
DE19744678A1 (de) Thyristor mit isoliertem Gate
DE19712566A1 (de) Isolierschichtthyristor
DE4310606C2 (de) GTO-Thyristoren
DE19638769C1 (de) Emittergesteuerter Thyristor
EP0487869A1 (de) Abschaltbares Leistungshalbleiter-Bauelement
DE4402877C2 (de) Durch MOS-Gate schaltbares Leistungshalbleiterbauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee