CN105190895A - 功率半导体装置及相应模块 - Google Patents

功率半导体装置及相应模块 Download PDF

Info

Publication number
CN105190895A
CN105190895A CN201480014225.0A CN201480014225A CN105190895A CN 105190895 A CN105190895 A CN 105190895A CN 201480014225 A CN201480014225 A CN 201480014225A CN 105190895 A CN105190895 A CN 105190895A
Authority
CN
China
Prior art keywords
emitter
layer
base
power semiconductor
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480014225.0A
Other languages
English (en)
Inventor
M.拉希莫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Technology AG
Original Assignee
ABB T&D Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB T&D Technology AG filed Critical ABB T&D Technology AG
Publication of CN105190895A publication Critical patent/CN105190895A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/1016—Anode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/102—Cathode base regions of thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)

Abstract

提供一种功率半导体装置(1)，其包括晶圆(10)，在该晶圆(10)上，发射极电极(2)和集电极电极(25)设置在晶圆的相对侧(22、27)上，其中门极电极(7)设置在发射极侧(22)上，该门极电极(7)包括导电门极层(72)和绝缘层(74)，层按照下列顺序设置在集电极与发射极侧(27、22)之间：p掺杂集电极层(6)；(n-)掺杂漂移层(5)；n掺杂增强层(52)；p基基层(4)，包括第一和第二基区(42、44)；以及(n+)掺杂第一和第二发射极层，发射极电极(2)在发射极接触区(21)接触第一发射极层(3)和第一基区(42)，其中第二发射极层(35)通过绝缘层(74)来绝缘以免直接接触到发射极电极(2)，并且第二发射极层(35)通过基层(4)与第一发射极层(3)分隔，增强层(52)设置在第一基区(42)与漂移层(5)之间，将第一基区(42)与第二基区(44)和漂移层(5)隔离，并且接触第二发射极层(35)，IGBT沟道(100)可从第一发射极层(3)经由第一基区(42)到漂移层(5)形成，晶闸管沟道(12)可从第二发射极层(35)经由第二基区(44)到漂移层(5)形成，MOS沟道(140)可从第一发射极层(3)经由第一基区(42)到第二发射极层(35)形成。

Description

功率半导体装置及相应模块
技术领域
本发明涉及功率电子装置，以及更具体来说涉及功率半导体装置。
背景技术
实现本发明的模式
图1A和图1B中，示出发射极切换晶闸管(EST)100，其包括具有发射极和集电极侧22、27的晶圆10,在这些侧上设置了发射极电极2和集电极电极25)。在发射极侧22上，设置了平面或沟槽门极电极7，其包括导电门极层72、另一门极层76和绝缘层74，绝缘层74将门极层72和76与晶圆10中的第一或第二导电类型的任何层绝缘以及相互绝缘。图1A示出装置100的顶视图，而图1B示出沿图1A中的线条A-A的剖面。
与IGBT中相似，在发射极侧22上，设置了延伸到门极层72下面的区域的n掺杂第一发射极层3以及包围第一发射极层3的p掺杂基层4。第一发射极层3和基层4在发射极接触区21接触发射极电极2。该装置还包括发射极侧22上的第二n掺杂发射极层35，其通过绝缘层74与发射极电极2绝缘。第二发射极层35从门极层72下面的区域延伸到另一门极层76下面的区域，另一门极层76完全包围门极层72。
对集电极电极25，设置了低(n-)掺杂漂移层5和p掺杂集电极层6。
在这个装置中，MOS沟道140可形成第一发射极层3经由基层4到第二发射极层35形成。在该装置中，采取晶闸管沟道120的形式的另一个沟道可在操作期间从第二发射极层35经由基层4到漂移层5形成。
EST使用级联概念，其中低电压MOSFET与晶闸管结构串联集成，使得通过关断MOSFET，关断晶闸管。由于短接基层，与IGCT相比，EST提供MOS电压控制的接通切换、较高二极管安全操作区和操控故障条件。这种装置具有取决于其低电压MOSFET阻断和较高通态负阻效应（snapbackeffect）的有限短路能力。
另外，通态损耗因低电压MOSFET沟道电阻而比现有技术IGCT要高。基层在EST装置中短接，使得晶闸管结构增强效应因空穴排放而减小，并且因此这引起较高通态损耗。通态在晶闸管区被锁存之前遭受负阻效应，因为导通最初经过两个沟道发生。
US6091987描述一种EST装置，其中第一和第二发射极区以及第一和第二基区通过漂移层分隔。由于两个发射极区之间的距离以及中间的两个基区的存在，不存在这个装置中可形成的MOS沟道。晶闸管沟道没有连接到IGBT单元。这种装置因IGBT排放的强贡献而引起高通态损耗。
发明内容
本发明的一个目的是提供一种功率半导体装置，其通过在发射极具有更好的载流子增强来提供较低通态损耗，同时具有良好MOS可控性以及比现有技术装置、具体是EST装置要高的安全操作区。
这个目的通过提供一种发明的功率半导体装置来实现，该功率半导体装置包括晶圆，在其上，发射极电极设置在晶圆的发射极侧上并且集电极电极设置在晶圆中与发射极侧相对的集电极侧上。在晶圆中设置第一导电类型或者与第一导电类型不同的第二导电类型的各种层。
如图2A所示，晶圆包括从集电极侧到发射极侧按照下列顺序的层：第二导电类型的集电极层；第一导电类型的低掺杂示范均匀掺杂漂移层；第一导电类型的增强层，其具有比漂移层要高的掺杂浓度，并且其包括第一增强区；第二导电类型的基层，其包括第一和第二基区；以及第一导电类型的第一和第二发射极层。
平面门极电极设置在发射极侧上，该门极电极包括导电门极层和绝缘层，绝缘层将门极层与晶圆中的第一或第二导电类型的任何层绝缘。
第一增强区设置在第一基区与漂移层之间，使得第一增强区将第一基区与第二基区和漂移层分隔，但接触第二发射极层。第一增强区设置成使得第一基区没有接触漂移层。因此，第一增强层朝漂移层包封第一基区。
第一和第二发射极层均设置在基层与发射极电极之间的晶圆的有发射极侧的表面。第一发射极层以及第一基区在发射极接触区接触发射极电极。第一发射极层通过第一基区和第一增强区与漂移层并且与第二发射极层分隔。第二发射极层通过第二基区与漂移层分隔。第二发射极层接触第一增强区。第二发射极层与第一发射极层不同地没有接触到发射极电极，而是通过绝缘层与其绝缘。
在该装置中，三个不同沟道在装置的操作期间是可形成的。IGBT沟道可从第一发射极层经由第一基区和第一增强区到漂移层形成，即，电荷能够从发射极电极流动到漂移层。
第二沟道是晶闸管沟道，其可从第二发射极层经由第二基区到漂移层形成。
第三沟道是MOS沟道，其可从第一发射极层经由第一基区和第一增强区到第二发射极层形成。取决于层的设计，沟道能够在不同位置来形成。
沟道的级联可从第一发射极层经由MOS沟道和晶闸管沟道到漂移层形成。载流子从第一发射极层经由第一基区和第一增强区流动到第二发射极层，并且还经由第二基区流动到漂移层，使得载流子必须流经两个沟道(即，MOS和晶闸管沟道的级联)以进入漂移层。
第一增强区接触第二发射极层，并且充当第一增强区的扩展，其中高掺杂发射极层将为较低损耗提供高等离子体(晶闸管动作)，并且为第一基区隔离等离子体的排放，以取得最佳等离子体。因此，发明的装置在一个装置中结合IGBT结构和EST结构。沟道能够沿不同方向来形成，例如，MOS和晶闸管沟道能够沿第一方向来形成，而IGBT沟道能够沿在与发射极侧平行的平面中示范地垂直于第一方向的另一个方向来形成。也能够实现沟道的任何其他布置，因为示范MOS和IGBT沟道能够相互平行地设置，而晶闸管沟道沿另一个方向来设置。
图2B示出沿图2A所示线条B-B的装置的剖面。在这个剖面中，示出如从现有技术EST装置(图1)已知的晶闸管和MOS沟道。但是，在与图2B的剖面垂直的剖面(即，沿线条A-A)中，装置包括IGBT沟道。这个沟道在现有技术EST装置中不存在，因为门极层和发射极层在这类装置中以围绕发射极接触区的封闭形状来设置，使得这个装置仅具有MOS和晶闸管沟道(图1B)。
由于附加IGBT沟道的引入，该装置具有较小排放效应，并且IGBT和晶闸管段能够根据电气和几何要求单独优化。并联IGBT提供门极驱动和改进的关断能力的选项。MOS沟道也能够单独设计，使得该装置提供低损耗。
由于不同的沟道，该装置在发射极提供高等级的载流子增强和较低空穴排放，因此通态损耗降低。
由于增强层52，存在等离子体分布、IGBT沟道处的电流增强和改进闭锁性质方面的改进，使得通态损耗降低。能够选择增强层的高掺杂浓度以获得改进载流子增强。
三个不同IGBT、MOS和晶闸管沟道的发明结构能够集成到各种不同的半导体装置中，例如穿通装置(具有设置在漂移层与集电极层之间的第一导电类型的高掺杂缓冲层)和非穿通装置(其没有这种缓冲层，即，在其上，漂移层接触集电极层)、反向导通装置(在其上，在集电极层的平面中，集电极层与第一导电类型的高掺杂层交替)、关于形成示范单元或条带形状的层的几何结构的优化。在需要时，第一和第二发射极层以及这些发射极层下面的基层的掺杂浓度能够单独适配，以便实现MOS和IGBT沟道的不同阈值电压。该装置还可包括用于双模式操作的纯二极管段。
高掺杂增强层能够在没有影响MOS和晶闸管段的情况下集成到IGBT段中，使得IGBT电荷增强和高闭锁免疫性得到改进。在IGBT段中，也能够集成高掺杂p接触层，在其上，发射极电极接触p掺杂层，以用于改进电气性质以及特别是安全操作区。
能够优化每个IGBT、MOS和晶闸管段的大小以及相互之间的大小的比率。
此外，该装置能够使用有发射极侧的层的自对齐掩模来制造。
附图说明
下文中将参照附图更详细地说明本发明的主题，附图包括：
图1A和图1B示出现有技术EST装置；
图2至图5A-C在附图A中示出各种发明的功率半导体装置的顶视图，在附图B和C中示出沿线条A-A和B-B的剖面；
图6是沿经过另一个发明的功率半导体装置的线条B-B的剖面；以及
图7至图14示出各种发明的半导体装置的顶视图。
在参考标号列表中概括附图中使用的参考标号及其含意。一般来说，对相似或者相似机能的部件赋予相同参考标号。所述实施例意在作为示例而不是限制本发明。
具体实施方式
如图2所示的发明的功率半导体装置1包括晶圆10，在该晶圆10上，发射极电极2设置在晶圆的发射极侧22上，并且集电极电极25设置在晶圆中与发射极侧22相对的集电极侧27上。图2A示出装置1的顶视图，而图2B示出沿图2A的线条B-B的剖面，以及图2C示出沿图2A的线条A-A的剖面。图3至图5示出不同发明装置的相同视图，而图6示出在装置的偏移段、沿图2A的线条B-B的剖面。
晶圆包括在集电极侧27与发射极侧22之间按照下列顺序的n和p掺杂层：掺杂集电极层6；恒定低(n-)掺杂漂移层5；n掺杂增强层52，其具有比漂移层5要高的最大掺杂浓度，并且包括第一增强区54；p掺杂基层4，其包括第一基区42和第二基区44；以及第一和第二高n掺杂发射极层3、35，其具有比漂移层5和增强层52要高的最大掺杂浓度。
在这种装置中，沟道的三个不同种类存在。为了清楚起见，沟道没有在所有附图中示出。IGBT沟道100可从第一发射极层3经由第一基区42和第一增强区54到漂移层5形成(例如图2C所示)。在IGBT沟道100，漂移层5延伸到同一门极层72下面的晶圆的有发射极侧的表面，在同一门极层72下面设置第一发射极层3(即，第一发射极层3延伸到同一门极层72下面的区域，漂移层5延伸到同一门极层72下面)。
晶闸管沟道120可从第二发射极层35(其没有连接到发射极电极2)经由第二基区44到漂移层5形成。在晶闸管沟道120，漂移层5延伸到门极层72下面的晶圆的有发射极侧的表面。
MOS沟道140可从第一发射极层3经由第一基区42和第一增强层54到第二发射极层35形成(例如图2B所示)。单个门极层72在MOS沟道140从第一发射极层3上方的区域隔着第一基区42延伸到第二发射极层上方的区域。没有漂移层在MOS沟道140(即，在第一与第二发射极层3、35之间)延伸到晶圆的有发射极侧的表面。
第一和第二高掺杂发射极层3、35设置在同一表面中的晶圆的有发射极侧的表面。发射极层3、35经过高掺杂，使得它们具有比漂移层5要高的掺杂浓度。示范地，发射极层3、35具有相同的最大掺杂浓度。发射极层3、35可形成为扩散层，即，具有最大掺杂浓度，超过其(即，朝晶圆中的更大深度)，掺杂浓度降低。第一发射极层3以及第一基区42在发射极接触区21接触发射极电极2。示范地，第一发射极层3是独立的、即封闭层，其横向、即沿平行于发射极侧22的平面包围发射极接触区22。发射极电极2在发射极接触区21接触第一基区42和第一发射极层3。第二发射极层35通过绝缘层74来绝缘以免接触到发射极电极2。因此，第二发射极层35没有与发射极电极2或者任何其他可控电极相接触，使得MOS沟道从第一到第二发射极层3、35来形成。
n掺杂增强层52设置在基层4与漂移层5之间。增强层52将基层4与漂移层5分隔。示范地，漂移层5具有恒定低掺杂浓度，以及增强层52具有比漂移层5要高的掺杂浓度。其中，漂移层5的基本上恒定的掺杂浓度表示掺杂浓度在整个漂移层5上是基本上均一的，但是没有排除大约为一至五倍的漂移层中的掺杂浓度的波动因例如所使用的晶圆的制造过程而也许可能存在。第一增强区54接触第一发射极层35。增强层52形成为使得它将p掺杂第一基区42与n-掺杂漂移层5完全分隔。因此，第一增强区54设置在装置的IGBT部分中、即发射极接触区21下面并且包围发射极接触区21一直到形成IGBT沟道的区域(图2)，并且延伸到第二发射极层35，使得MOS沟道140跨第一增强区54来设置。
第二增强区56可形成为使得它将第二基区44与漂移层5(图3)分隔。它连接到第一增强区54，使得两个增强区54、56均将第一和第二基区42、44与漂移层5完全分隔。
第二增强层52(第一和/或第二增强区54、56)可以是具有最大掺杂浓度的扩散层，其中掺杂浓度从最大掺杂浓度的浓度朝晶圆中离第一增强区54和/或第二增强区56的中心部分的发射极侧22的较大深度稳定降低。增强层52(第一和/或第二增强区54、56)可示范地具有5×1015cm-3与5×1017cm-3之间的最大掺杂浓度。在另一个示范实施例中，第二增强区56具有比第一增强区52要低的最大掺杂浓度，例如5×1015cm-3至2×1016cm-3。
漂移层5的示范掺杂浓度在5×1012cm-3与1.5×1014cm-3之间。第一和第二发射极层3、35示范地具有高于1×1018cm-3的最大掺杂浓度。
基层4设置在漂移层5与发射极电极2之间。基层4将发射极层3、35与漂移层5分隔。另外，基层4将第一和第二发射极层3、35相互分离。基层4延伸到第一与第二发射极层3、35之间的晶圆的有发射极侧的表面。基层4还延伸到第二发射极层35与漂移层5之间的晶圆的有发射极侧的表面。
基层4包括在到第一发射极层3下面的区域的发射极接触区21处的第一基区42以及在第二发射极层35的区域下面延伸的第二基区44，第二发射极层35在晶闸管沟道120的门极层72下面的区域延伸到发射极侧22。第一基区42通过第一增强区54与第二基区44完全分隔，第一增强区54延伸到第一与第二基区42、44之间的晶圆的有发射极侧的表面。在这种发明装置中，第一和第二基区的最大掺杂浓度、即第一和第二最大掺杂浓度能够单独适配。例如，第二基区的第二最大掺杂浓度能够选择为比第一基区的第一最大掺杂浓度要低，以便改进晶闸管闭锁能力，即，该装置在晶闸管沟道120以比装置中要低的电流进行闭锁，其中第二最大掺杂浓度较高。在IGBT段中，第一最大掺杂浓度能够选择成高于第二最大掺杂浓度。
在一示范实施例中，第一最大掺杂浓度可在1×1017cm-3与1×1018cm-3之间。第二最大掺杂浓度可在1×1016cm-3与1×1017cm-3之间；示范地，第二最大掺杂浓度为第一最大掺杂浓度的1/2至9/10。在另一个示范实施例中，第一和第二基区42、44具有相同的最大掺杂浓度。
平面门极电极7设置在发射极侧22上，该门极电极7包括导电门极层72和绝缘层74，绝缘层74将门极层72与延伸到门极层72下面的区域中的晶圆的有发射极侧的表面的晶圆10中第一或第二导电类型的任何层绝缘。门极层72与发射极接触区21横向地设置在晶圆10的有发射极侧的表面上。它延伸到基层4、第一发射极层3和第二发射极层35以及漂移层5上方的区域。取决于发明装置的设计，门极层72可包括第一和第二导电层73、735(仅在图2B中示出)，它们两者均设置在晶圆10的有发射极侧的表面上并且通过绝缘层74与晶圆10中的第一或第二导电类型的任何层绝缘。第一导电层73可形成为封闭层，其包围发射极接触区21，以及横向限制到第一发射极层3上方的区域，并且在第一基区42延伸到第一与第二发射极层3、35之间的晶圆的有发射极侧的表面的区域上方进一步延伸到第二发射极层35上方的区域(或者至少第二增强层56，其接触第二发射极层35)。
第二导电层735可从第二发射极层35上方的区域来形成，穿过第二基区44在其下延伸到晶闸管沟道120的晶圆的有发射极侧的表面的另一个区域，进一步延伸到漂移层5在其下延伸到晶圆的有发射极侧的表面的区域。第一和第二导电层73、735通过绝缘层74相互分隔。
根据设计，也可以只存在用于创建MOS、IGBT和晶闸管沟道140、100、120的一个单门极层72。
图4中，示出另一个发明实施例，其中装置1包括高p+掺杂接触层45，其设置在发射极接触区21与p掺杂第一基区42之间，以便在到发射极电极2的接触处具有高掺杂夹层。p接触层45可限制到p掺杂层接触到发射极电极2、即在发射极接触区21的区域。
接触层45可具有5×1018/cm3与5×1019/cm3之间的最大掺杂浓度，而基层4示范地具有1×1017/cm3与1×1018/cm3之间的最大掺杂浓度。接触层和基层4、45可形成为扩散层、即覆盖层，其中每层的掺杂浓度降低，但是接触层45设置成一直到比基层的深度要小的第一深度(从发射极侧22所测量)。层4、45重叠，使得在交叉点，掺杂浓度的不连续降低存在。图5所示的是包括第三基区46的另一个发明装置1，第三基区46设置在第一增强区54与漂移层5之间，使得第一增强区54与漂移层5完全分隔。第三基区46连接到第二基区44，使得通过这种布置，改进等离子体分布。第三基区46示范地具有最大掺杂浓度，其等于或低于第二基区42的第二最大掺杂浓度，例如1×1016/cm3至1×1017/cm3。第三基区46的最大掺杂浓度低于第一增强区54的最大掺杂浓度。
当然，也能够组合所公开的发明元件的元件。
例如，图中未示出，该装置可包括接触层连同p掺杂第三基区46。
功率半导体模块可通过设置在公共晶圆10上的至少两个半导体装置1来形成，其中装置示范地按照规则方式来设置。示范地，装置设置成使得图2B至图5B所示的装置重复设置。
这种模块包括至少两个第二发射极层35，并且它还可包括导电连接层39，其可将至少两个功率半导体装置的至少两个发射极层35相互电连接。图6示出这种发明装置，其是经过发明装置沿对应于图2A的线条B-B的线条、但是在偏移段的剖面。连接层39设置在晶圆10上。这种连接层39可在属于两个邻接装置1的第二发射极层35上方来形成并且与其接触。连接层通过绝缘层74与发射极电极2(或者任何其他电极)和门极层72电绝缘。连接层39因此是浮动层，其可由金属来形成。这种连接层39增强两个连接晶闸管区之间的电流分布，并且因而改进装置的电气性质。
发射极接触区21可在与发射极侧22平行的平面中包括彼此相对的两个第一侧23，其中IGBT沟道100可在发射极接触区21的两个第一侧23形成，这将表示沟道在第一发射极层3中与第一侧21邻接的这种部分来形成(第一发射极层3的最靠近侧)。因此，IGBT沟道100可在发射极接触区21的两个相对侧形成。
沟道“在”发射极接触区21“一侧”来形成的术语不是表示沟道经过第一侧来形成，而是从第一发射极层3的区域来形成，其与适当侧相接触，即，沟道从第一发射极层3中设置在适当侧与漂移层5中沟道延伸到的这种部分之间的这种部分来形成。
发射极接触区21可在与发射极侧22平行的平面中包括彼此相对的两个第二侧24，这些第二侧24与第一侧23垂直地设置。MOS沟道140可在发射极接触区21的两个第二侧24形成。备选地，MOS沟道140也可在IGBT沟道100相同侧(即，第一侧23)或者与其交替地形成(如图12至图14所示)。晶闸管沟道120可在与发射极侧22平行的平面中与形成MOS沟道140的方向平行地或者与那个方向垂直地形成。
如图7所示，单元可通过一个发射极接触区21、环绕第一发射极层3、在发射极接触区21的相对第二侧24的两个第二发射极层35、在两个第一侧23的基层4和漂移层来形成。半导体装置1可包括按照规则方式来设置的多个这类单元。单元可相互成一直线来设置(图8)，各单元具有相同取向(第一单元的第一侧与邻接第一单元的单元的第一侧平行)，或者单元可设置成使得它们相互旋转90°，使得第一单元的第一侧与邻接第一单元的单元的第一侧垂直(图9)。
因此，图8中，多个发射极接触区21设置在第一行中，其中第一侧23与第一行垂直地设置，以及多个第二发射极层35设置在与第一行平行的第二行中。在第一行中，没有设置第二发射极层35，而在第二行中，没有设置第一发射极接触区21或第一发射极层3。在两个第一行中间，可设置一个或多个第二行。如果一个第二行设置在中间，则晶闸管沟道120可在第二发射极层35的两个相对侧上形成，这些侧与第二侧24平行地设置(图10)。如果两个第二行设置在中间，则可以只存在延伸到属于不同行的两个邻接第二发射极层35中间的有发射极侧的表面的基层4(图8)，或者漂移层5也可延伸到属于两个邻接第二行的两个第二发射极层35中间的有发射极侧的表面，使得另一个晶闸管沟道可从第二发射极层35到两个单元中间的漂移层4形成。
对于相互成一直线所设置的单元，在两个邻接单元的第二侧24，可存在设置在两个邻接单元的两个发射极接触区21之间的一个第二发射极层35，使得在第二发射极层35，IGBT沟道100能够在第二发射极层35的两个相对侧来形成(图10)，即，单元重叠。备选地，可存在设置在中间的两个第二发射极层35(图8)。在两个第二发射极层35之间，漂移层5可延伸到晶圆的有发射极侧的表面，使得附加晶闸管沟道是可形成的(图11的中间部分；即，在图11的右部分与左部分之间)。又在图11中所示的是单元可相对彼此偏移例如单元的尺寸的一半。但是，如图11的中间部分所示的布置也可在左和右侧重复进行。
第一发射极层3在与发射极侧22平行并且与第二侧24平行的平面中具有最大第一扩展32。第二发射极层35在相同平面以及与发射极侧22平行并且与第二侧24平行的平面中具有最大第二扩展37，其大于第一扩展32。因此，第二发射极层35将第一发射极层3投影在两个相对侧、即两个第二侧24上。通过这种投影，晶闸管沟道120可沿与IGBT沟道100平行的方向形成。发射极接触区21和环绕第一发射极层3也可形成为长条带，其遍布多个第二发射极层35，在条带的较长侧与基层4和漂移层5交替(图12)。条带将表示层沿第一方向具有扩展(条带的长侧)，其是沿与第一方向垂直的第二方向的条带的扩展(条带的短侧)的例如至少两倍、五倍或二倍。在这种情况下，IGBT和MOS沟道100、140平行地形成，而晶闸管沟道120可垂直于其他两个沟道100、140形成。因此，在与发射极侧22平行的平面中，由基层4所包围的多个第二发射极层35与漂移层5在一行中交替地设置，并且发射极在一个发射极接触区21接触所述行中的多个第二发射极层35的至少两个。发射极接触区可以仅遍布两个第二发射极层35(图13)或者更多第二发射极层35(图12)。
图14示出另一个发明装置，其中发射极接触区21和环绕第一发射极层3再次形成为长条带，其遍布多个第二发射极层35。但是，在这个装置中，漂移层5也形成为遍布多个第二发射极层35的条带，即，条带与第一发射极层3的条带平行地、即沿第一方向来形成，但是该条带覆盖有漂移层的较宽区域，使得漂移层的较宽区域和较窄区域(条带部分)沿第一方向交替。在漂移层5与第一发射极层3中间，第二发射极层35设置在漂移层3的两侧上(沿条带的长侧)。但是，在漂移层的较宽区域中，没有第二发射极层35沿第一方向来设置，并且其中漂移层5仅通过基层4与第一发射极层3分隔。在漂移层比条带的短侧要宽的这个区域中，形成IGBT沟道100。晶闸管沟道120沿与IGBT沟道100平行的方向从第二发射极层35到漂移层5来形成(在漂移层5的区域，其中漂移层5形成为纯条带)，以及另一个晶闸管沟道120沿第二方向、与另一晶闸管沟道120垂直地从第二发射极层35到漂移层的较宽区域来形成。漂移层5的这类较宽和较窄区域可在装置中重复设置。
在另一个实施例中，切换导电类型，即，第一导电类型的所有层为p型(例如漂移层5)，而第二导电类型的所有层为n型(例如基层4)。
应当注意，术语“包括”并不排除其他元件或步骤，并且不定冠词“一”或“一个”并不排除多个。也可组合与不同实施例结合描述的元件。还应当注意，权利要求书中的参考标号不应当理解为限制权利要求的范围。
参考标号列表
1　　半导体装置
10　　晶圆
2　　发射极电极
21　　发射极接触区
22　　发射极侧
23　　第一侧
24　　第二侧
25　　集电极电极
27　　集电极侧
3　　第一发射极层
32　　第一扩展
35　　第二发射极层
37　　第二扩展
39　　连接层
4　　基层
42　　第一基区
44　　第二基区
45　　接触层
46　　第三基区
5　　漂移层
52　　增强层
54　　第一增强区
55　　缓冲层
56　　第二增强区
6　　集电极层
7　　门极电极
72　　门极层
73　　第一导电层
735　第二导电层
74　　绝缘层
100　IGBT沟道
120　晶闸管沟道
140　MOS沟道。

Claims (15)

1.一种功率半导体装置(1)，包括晶圆(10)，在该晶圆(10)上，发射极电极(2)设置在所述晶圆的发射极侧(22)上，并且集电极电极(25)设置在所述晶圆的与所述发射极侧(22)相对的集电极侧(27)上，
其中平面门极电极(7)设置在所述发射极侧(22)上，该门极电极(7)包括导电门极层(72)和绝缘层(74)，所述绝缘层(74)将所述门极层(72)与所述晶圆(10)中的第一导电类型或者与所述第一导电类型不同的第二导电类型的任何层分隔，
所述第一和第二导电类型的层按照下列顺序设置在所述集电极侧与发射极侧(27，22)之间：
第二导电类型的集电极层(6)，
所述第一导电类型的漂移层(5)，该漂移层(5)具有恒定低掺杂浓度，
所述第一导电类型的增强层(52)，具有比所述漂移层(5)高的最大掺杂浓度，包括第一增强区(54)，
所述第二导电类型的基层(4)，包括第一基区(42)和第二基区(44)，
所述第一导电类型的第一发射极层(3)和第二发射极层(35)，
其中所述发射极电极(2)在发射极接触区(21)接触所述第一基区(42)和所述第一发射极层(3)，
所述第一增强区(54)设置在所述第一基区(42)与所述漂移层(5)之间，该第一增强区(54)将所述第一基区(42)与所述第二基区(44)和所述漂移层(5)分隔，并且该第一增强区(54)接触所述第二发射极层(35)，
所述第一发射极层(3)通过所述基层(4)和所述第一增强区(54)与所述漂移层(5)分隔，
所述第二发射极层(35)通过所述基层(4)与所述漂移层(5)并且与所述第一发射极层(3)分隔，
所述IGBT沟道(100)可从所述第一发射极层(3)经由所述第一基区(42)和所述第一增强区(54)到所述漂移层(5)形成，
晶闸管沟道(12)可从所述第二发射极层(35)经由所述第二基区(44)到所述漂移层(5)形成，
MOS沟道(140)可从第一发射极层(3)经由所述第一基区(42)和所述第一增强区(54)到所述第二发射极层(35)形成，其中沟道的级联可经由所述MOS沟道(140)和所述晶闸管沟道(120)从所述第一发射极层(3)到所述漂移层(5)形成。
2.如权利要求1所述的功率半导体装置，其特征在于，所述第一发射极层(3)是包围所述发射极接触区(21)的封闭层。
3.如权利要求1或2所述的功率半导体装置(1)，其特征在于，所述增强层(52)还第二增强区(56)，所述第二增强区(56)设置在所述第二基区(44)与所述漂移层(5)之间，并且该增强层(52)将所述第二基区(44)与所述漂移层(5)分隔。
4.如权利要求1至3中的任一项所述的功率半导体装置，其特征在于，所述发射极接触区(21)在与所述发射极侧(22)平行的平面中包括彼此相对的两个第一侧(23)，其中所述IGBT沟道(100)可在所述发射极接触区(21)的所述两个第一侧(23)形成。
5.如权利要求4所述的功率半导体装置(1)，其特征在于，所述发射极接触区(21)在与所述发射极侧(22)平行的平面中包括彼此相对的两个第二侧(24)，该两侧(24)与所述第一侧(23)垂直地设置，并且所述MOS沟道(140)可在所述发射极接触区(21)的所述两个第二侧(24)形成。
6.如权利要求1至5中的任一项所述的功率半导体装置，其特征在于，所述第一发射极层(3)在与所述发射极侧(22)平行并且与所述第一侧(23)垂直的平面中具有最大第一扩展(32)，以及
所述第二发射极层(35)在相同平面并且与提供所述第一扩展(32)的方向平行的平面中具有最大第二扩展(37)，其中所述第二扩展(37)大于所述第一扩展(32)。
7.如权利要求1至6中的任一项所述的功率半导体装置(1)，其特征在于，所述装置(1)包括设置在第一行中的多个发射极接触区(21)以及设置在与所述第一行平行的第二行中的多个第二发射极层(35)，其中所述第一侧(23)与所述第一行垂直地设置。
8.如权利要求7所述的功率半导体装置(1)，其特征在于，一个或多个第二行设置在两个第一行之间。
9.如权利要求1至6中的任一项所述的功率半导体装置(1)，其特征在于，在与所述发射极侧(22)平行的平面中，由所述基层(4)所包围的多个第二发射极层(35)在一行中与所述漂移层(5)交替设置，并且所述发射极在一个发射极接触区(21)接触所述行中的所述多个第二发射极层(35)的至少两个。
10.如权利要求1至6中的任一项所述的功率半导体装置(1)，其特征在于，单元通过一个发射极接触区(21)、所述环绕第一发射极层(3)以及所述发射极接触区(21)的所述相对第二侧(24)上的两个第二发射极层(35)来形成，并且所述装置(1)包括多个这类单元，其中所述单元按照规则方式来设置。
11.如权利要求10所述的功率半导体装置(1)，其特征在于，在与所述发射极侧(22)平行的平面中，所述单元设置在行中，其中每两个邻接单元的所述发射极接触区(21)的所述两个第一侧(23)相互垂直地设置。
12.如权利要求10所述的功率半导体装置(1)，其特征在于，在与所述发射极侧(22)平行的平面中，所述单元设置在行中，其中每两个邻接单元的所述发射极接触区(21)的所述两个第一侧(23)相互平行地设置。
13.如权利要求1至12中的任一项所述的功率半导体装置(1)，其特征在于，所述第一基区(42)具有第一最大掺杂浓度，以及所述第二基区(44)具有第二最大掺杂浓度，其中所述第一最大掺杂浓度高于所述第二最大掺杂浓度，具体来说，所述第一最大掺杂浓度在1×1017cm-3与1×1018cm-3之间，并且所述第二最大掺杂浓度在1×1016cm-3与1×1017cm-3之间。
14.如权利要求1至13中的任一项所述的功率半导体装置(1)，其特征在于，第三基区(46)设置在所述第一增强区(54)与所述漂移层(5)之间。
15.一种功率半导体模块，包括至少两个如权利要求1至14中的任一项所述的功率半导体装置，其特征在于，所述模块包括将所述至少两个功率半导体装置的至少两个第二发射极层(35)相互电连接的导电连接层(39)。
CN201480014225.0A 2013-03-13 2014-03-12 功率半导体装置及相应模块 Pending CN105190895A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13158963.2 2013-03-13
EP13158963 2013-03-13
PCT/EP2014/054830 WO2014140094A1 (en) 2013-03-13 2014-03-12 Power semiconductor device and corresponding module

Publications (1)

Publication Number Publication Date
CN105190895A true CN105190895A (zh) 2015-12-23

Family

ID=47844222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480014225.0A Pending CN105190895A (zh) 2013-03-13 2014-03-12 功率半导体装置及相应模块

Country Status (4)

Country Link
US (1) US9455340B2 (zh)
CN (1) CN105190895A (zh)
DE (1) DE112014001296T5 (zh)
WO (1) WO2014140094A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564952A (zh) * 2016-06-30 2018-01-09 株洲中车时代电气股份有限公司 一种功率半导体

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10367085B2 (en) * 2015-08-31 2019-07-30 Littelfuse, Inc. IGBT with waved floating P-Well electron injection
US9780168B2 (en) * 2015-08-31 2017-10-03 Ixys Corporation IGBT with waved floating P-well electron injection
US9780202B2 (en) 2015-08-31 2017-10-03 Ixys Corporation Trench IGBT with waved floating P-well electron injection
CN107195678B (zh) * 2017-06-05 2019-08-13 四川大学 一种载流子存储增强的超结igbt
US10361298B2 (en) * 2017-11-27 2019-07-23 Sanken Electric Co., Ltd. Semiconductor device having improved trench and electrode structures
GB2592927B (en) 2020-03-10 2024-06-12 Mqsemi Ag Semiconductor device with fortifying layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091087A (en) * 1996-05-09 2000-07-18 Fuji Electric Co., Ltd Insulated gate thyristor
US20020048915A1 (en) * 1998-12-04 2002-04-25 Daniel Reznik Power semiconductor switch
CN102194861A (zh) * 2009-12-28 2011-09-21 富士电机控股株式会社 半导体器件
CN103477437A (zh) * 2011-02-23 2013-12-25 Abb技术有限公司 功率半导体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3832208A1 (de) * 1988-09-22 1990-03-29 Asea Brown Boveri Steuerbares leistungshalbleiterbauelement
FR2895600A1 (fr) * 2005-12-26 2007-06-29 St Microelectronics Sa Commutateur bidirectionnel a commande hf
EP2550677B1 (en) * 2010-03-23 2014-06-18 ABB Technology AG Power semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091087A (en) * 1996-05-09 2000-07-18 Fuji Electric Co., Ltd Insulated gate thyristor
US20020048915A1 (en) * 1998-12-04 2002-04-25 Daniel Reznik Power semiconductor switch
CN102194861A (zh) * 2009-12-28 2011-09-21 富士电机控股株式会社 半导体器件
CN103477437A (zh) * 2011-02-23 2013-12-25 Abb技术有限公司 功率半导体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564952A (zh) * 2016-06-30 2018-01-09 株洲中车时代电气股份有限公司 一种功率半导体

Also Published As

Publication number Publication date
WO2014140094A1 (en) 2014-09-18
US9455340B2 (en) 2016-09-27
US20150380534A1 (en) 2015-12-31
DE112014001296T5 (de) 2016-02-25

Similar Documents

Publication Publication Date Title
CN105190895A (zh) 功率半导体装置及相应模块
CN101877352B (zh) 反向导通半导体器件
KR101440397B1 (ko) 반도체장치
CN103986447B (zh) 双极半导体开关及其制造方法
CN102832216B (zh) 包括绝缘栅双极晶体管和二极管的半导体设备
US12021118B2 (en) Semiconductor device
CN108257953A (zh) 具有igbt区和不可切换二极管区的半导体器件
CN103681665A (zh) 半导体装置
US8847277B2 (en) Reverse-conducting power semiconductor device
CN104241207B (zh) 半导体及其制造方法
CN103733344A (zh) 半导体装置
CN102867846A (zh) 半导体器件
CN107258018B (zh) 双向功率半导体器件
CN103887331A (zh) 高压igbt器件的vld终端及其制备方法
JP2012114321A (ja) 半導体装置
CN104319287A (zh) 一种沟槽栅型半导体器件结构及其制作方法
CN105409006B (zh) 半导体装置
US11810958B2 (en) Transistor component having gate electrodes and field electrodes
CN105830221B (zh) 反向传导半导体装置
CN103872097A (zh) 功率半导体设备及其制造方法
CN107170802B (zh) 一种短路阳极soi ligbt
CN106486475A (zh) 半导体装置
US11908954B2 (en) Semiconductor device with insulated gate bipolar transistor region and diode region provided on semiconductor substrate and adjacent to each other
WO2010142342A1 (en) Power semiconductor device
JP7434848B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151223