DE19712263C2 - Operationsverstärker mit dynamischem Ausgangswiderstand - Google Patents

Description

Die vorliegende Erfindung betrifft einen Operationsverstärker, und insbesondere einen CMOS-Operationsverstärker, gemäß dem Oberbegriff des Anspruchs 1.

Aus JP 07074554 A ist ein solcher Operationsverstärker bereits bekannt. Dieser weist eine erste Stufe mit parallel geschalte­ ten ersten und zweiten aktiven Elementen auf, welche durch er­ ste und zweite Eingangssignale ansteuerbar sind. Es ist eine Stromspiegel-Schaltungseinrichtung sowie eine in Reihe zu den aktiven Elementen geschaltete Stromquelleneinrichtung vorgese­ hen. Der Operationsverstärker besitzt ferner eine zweite Stufe mit einem an einen Aushang der ersten Stufe angeschlossenen steuerbaren aktiven Element und einer dazu in Reihe geschalte­ ten zweiten Stromquelleneinrichtung, wobei ein Ausgang der zweiten Stufe an einem zwischen dem aktiven Element und der zweiten Stromquelleneinrichtung liegenden Verbindungsknoten vorgesehen ist. Die zweite Stromquelleneinrichtung ist mittels einer Ansteuerschaltung in Abhängigkeit von den Eingangssigna­ len ansteuerbar.

Weitere Operationsverstärker sind aus den Dokumenten DD 2 29 256 A1 und US 4859963 bekannt.

In sämtlichen integrierten Schaltungen mit analogen Schaltungs­ komponenten, wie z. B. Filtern, Reglern, Komparatoren, Diskrimi­ natoren usw., werden Operationsverstärker, und zwar vorzugswei­ se Operationsverstärker in CMOS-Technologie, verwendet.

In K. R. Laker, W. M. C. Sansen, "Design of Analog Integrated Circuits and Systems", McGraw-Hill, 1994, Kap. 6, Seiten 475 ff. sind Aufbau und Designregeln für übliche CMOS-Operations­ verstärker, insbesondere einfache OTA-Verstärker und Miller- OTA-Verstärker, ausführlich beschrieben.

In der Praxis werden dieser einfache OTA-Verstärker und dieser Miller-OTA-Verstärker wegen ihrer überschaubaren Anzahl von Bauelementen häufig eingesetzt. OTA ist dabei die englische Ab­ kürzung für Transkonduktanz-Operationsverstärker (OTA = opera­ tional transconductance amplifier).

Ein einfacher OTA-Verstärker besteht aus einer einzigen Diffe­ renzstufe, bei der die Last der beiden Zweige durch einen Stromspiegel gebildet sind, der die beiden Zweige miteinander koppelt. Der einfache OTA-Verstärker weist allgemein einen gro­ ßen Leerlauf-Ausgangswiderstand bei niedrigen Frequenzen auf. Seine Verstärkung wird durch die Transkonduktanz G_m angegeben und kann nennenswerte, doch keine hohen Werte annehmen. Sein besonderer Vorteil ist jedoch seine leichte Designbarkeit.

Eine hohe Verstärkung kann erst durch Hinzufügung einer zweiten Stufe erreicht werden, was beim Miller-OTA-Verstärker der Fall ist, der aus zwei Stufen, nämlich einer Eingangsstufe und einer Ausgangsstufe, besteht.

Fig. 2 zeigt einen Stromlaufplan eines üblichen Miller-OTA- Verstärkers.

Die einem einfachen OTA-Verstärker entsprechende Eingangsstufe, umfaßt die PMOS-Transistoren MP1 und MP2 und die NMOS- Transistoren MN1 und MN2. Die beiden Transistorpaare MP1, MP2 und MN1, MN2 sind jeweils aneinander angepaßt, d. h. sie weisen zweckmäßigerweise ein gleiches W/L-Aspektverhältnis (W/L)_P bzw. (W/L)_N auf. Die NMOS-Transistoren MN1, MN2 bilden das jeweilige steuerbare aktive Element in den beiden Zeigen der Eingangsstu­ fe, und die beiden PMOS-Transistoren MP1, MP2 bilden die jewei­ lige Last in Form eines Stromspiegels.

VDD bezeichnet eine erste Versorgungsspannung, die am Source- Anschluß des PMOS-Transistors MP1 und am Drain-Anschluß des PMOS-Transistors MP2 anliegt. Vn1 bezeichnet einen Knoten zwi­ schen dem Drain-Anschluß des PMOS-Transistors MP1 und dem Sour­ ce-Anschluß des NMOS-Transistors MN1. Vn2 bezeichnet einen Kno­ ten zwischen dem Source-Anschluß des PMOS-Transistors MP2 und dem Drain-Anschluß des NMOS-Transistors MN2, wobei dieser Kno­ ten gleichzeitig der Ausgang der Eingangsstufe ist.

V- und V+ bezeichnen die Eingangssignale des Miller-OTA- Verstärkers, welche an den Gate-Anschlüssen der NMOS- Transistoren MN1 bzw. MN2 anliegen.

Die so aufgebaute Eingangsstufe wird über den NMOS-Transistor MN3, welcher einerseits mit dem Knoten Vn3 zwischen dem Drain- Anschluß des NMOS-Transistors MN1 und dem Source-Anschluß des NMOS-Transistors MN2 und andererseits mit Masse als zweitem Versorgungspotential verbunden ist, mit Strom versorgt. Dabei ist die Größe des Stromes durch das am Gate-Anschluß des NMOS- Transistors MN3 angelegte Steuerpotential Vbias einstellbar, d. h. der NMOS-Transistor MN3 wirkt als eine über die Spannung Vbias steuerbare Stromquelle.

Die Ausgangsstufe des Miller-OTA-Verstärkers besteht aus dem PMOS-Transistor MF3 und dem NMOS-Transistor MN4 sowie dem Kon­ densator C1. Die Ausgangsstufe ist von ihrer Funktion her ein einfacher CMOS-Inverter, der an seinem Eingang, dem Gate- Anschluß des PMOS-Transistors MP3, das Signal vom Knoten Vn2 empfängt und seinen Ausgang Vout entsprechend dem Ausgang des gesamten Miller-OTA-Verstärkers am Source-Anschluß des PMOS- Transistors MP3 aufweist. Der NMOS-Transistor MN4 wirkt dabei als Stromquelle, die durch das Steuerpotential Vbias auf einen konstanten Wert einstellbar ist.

Der Eingang und der Ausgang der Ausgangsstufe sind durch die Kompensationskapazität C1 miteinander verbunden. Da diese Kapa­ zität als Miller-Kapazität wirkt, wird die gesamte Schaltung als Miller-OTA-Verstärker bezeichnet.

Im größten Teil des Frequenzbereichs ist der Ausgangswiderstand dieses Miller-OTA-Verstärker gering und ist die Spannungsver­ stärkung hoch, und in diesem Teil des Frequenzbereichs ist er somit als Operationsverstärker einsetzbar.

In den meisten praktischen Anwendungsfällen wird der statische Stromfluß durch den PMOS-Transistor MP3 und den NMOS-Transistor MN4 erhöht, um eine ausreichende Anstiegsgeschwindigkeit zu er­ reichen. Dazu wird zweckmäßigerweise das Aspektverhältnis des Transistors MN4 erhöht. Kurz gesagt, geht man den Kompromiß "höherer Stromverbrauch für höhere Anstiegsgeschwindigkeit" ein.

Das gesamte dynamische Regelverhalten des Miller-OTA- Verstärkers wird durch den PMOS-Transistor MP3 realisiert, wo­ bei der Miller-Effekt durch die Kapazität C1 kompensiert ist.

Soll der Miller-OTA-Verstärker beispielsweise in einer Kon­ stantspannungs-Regelungsvorrichtung eingesetzt werden, so kön­ nen Störungen am Ausgang, z. B. in Form eines positiven Span­ nungssprungs unter Voraussetzung einer großen kapazitiven Last am Ausgang Vout, bestenfalls nur über Strompfad abgeleitet wer­ den, der durch den NMOS-Transistor MN4 als Stromquelle ver­ läuft.

Soll solch eine Störung schneller ausgeregelt werden, so muß man ebenfalls die Stromquelle auf einen höheren Stromfluß ein­ stellen, d. h. den statischen Querstrom durch den PMOS- Transistor MP3 und den NMOS-Transistor MN4 erhöhen.

Die Aufgabe der vorliegenden Erfindung besteht darin, den ein­ gangs definierten Operationsverstärker derart zu verbessern, daß kleinere Kapazitätswerte für die als Miller-Kapazität vor­ gesehen werdne können und dadurch eine erhöhte Integrations­ dichte erreichbar ist.

Diese Aufgabe wird erfindungsgemäß durch den in Anspruch 1 an­ gegebenen Operationsverstärker gelöst.

Die der vorliegenden Erfindung zugrundeliegende Idee besteht also darin, den Stromfluß in der zweiten Stufe dynamisch zu verändern und eine Pegelwandlereinrichtung vorzusehen zum Um­ wandeln des Ausgangssignals vom Ausgang der zweiten Stufe in ein vorbestimmtes Signal sowie eine Kapazität zum Koppeln des vorbestimmten Signals an den Ausgang der ersten Stufe bereitzu­ stellen.

Vorteilhafterweise ist so der statische Stromverbrauch redu­ zierbar und der erfindungsgemäße Operationsverstärker auch in elektrischen Kleingeräten mit geringer Batteriekapazität ein­ setzbar.

Bevorzugte Weiterbildungen sind Gegenstand der Unteransprüche.

Gemäß einer bevorzugten Weiterbildung ist die zweite Stromquel­ leneinrichtung Teil eines Stromspiegels, der mit der ersten Stufe verbunden ist und derart gestaltet ist, daß die zweite Stromquelleneinrichtung den N-fachen Strom des ersten Zweiges erzeugt.

Dieser Aufbau bildet eine vorteilhafte Art der dynamischen Kopplung ohne großen schaltungstechnischen Aufwand und ermög­ licht eine zuverlässige Einstellung des Kopplungsfaktors.

Gemäß einer weiteren bevorzugten Weiterbildung ist eine Kapazi­ tät zwischen dem Steueranschluß der zweiten Stromquellenein­ richtung und dem Ausgang der zweiten Stufe vorgesehen.

Dieser Aufbau ermöglicht eine schnelle Gegenreaktion bei Stö­ rungen am Ausgang der zweiten Stufe.

Gemäß einer weiteren bevorzugten Weiterbildung weist der erste Zweig einen ersten NMOS-Transistor als erstes aktives Element und einen ersten PMOS-Transistor auf, welche in Reihe geschal­ tet sind, wobei der erste NMOS-Transistor an seinem Gate- Anschluß das erste Eingangssignal empfängt und wobei der Gate- Anschluß des ersten PMOS-Transistor mit einem Verbindungsknoten zwischen dem ersten NMOS-Transistor und dem ersten PMOS- Transistor verbunden ist; und weist der zweite Zweig einen zweiten NMOS-Transistor als zweites aktives Element und einen zweiten PMOS-Transistor auf, welche in Reihe geschaltet sind, wobei der zweite NMOS-Transistor an seinem Gate-Anschluß das zweite Eingangssignal empfängt und wobei der Gate-Anschluß des zweiten PMOS-Transistor mit dem Gate-Anschluß des ersten PMOS- Transistors verbunden ist.

Gemäß einer weiteren bevorzugten Weiterbildung weist die erste steuerbare Stromquelleneinrichtung einen dritten NMOS- Transistor auf, der zwischen einen Verbindungsknoten des ersten und zweiten Zweiges und Massepotential geschaltet ist und an dessen Gate-Anschluß ein konstantes Ansteuerpotential anglegbar ist.

Gemäß einer weiteren bevorzugten Weiterbildung ist das dritte aktive Element ein dritter PMOS-Transistor und die zweite Stromquelleneinrichtung ein vierter NMOS-Transistor, die in Reihe zwischen das erste Versorgungspotential und das zweite Versorgungspotential geschaltet sind, wobei der Ausgang der zweiten Stufe an einem dazwischenliegenden Verbindungsknoten vorgesehen ist.

Gemäß einer weiteren bevorzugten Weiterbildung weist die An­ steuerschaltung einen vierten PMOS-Transistor und einen fünften NMOS-Transistor aufweist, die in Reihe zwischen das erste Ver­ sorgungspotential und das zweite Versorgungspotential geschal­ tet sind, wobei der Gate-Anschluß des vierten PMOS-Transistors mit den Gate-Anschlüssen des ersten und zweiten PMOS- Transistors verbunden ist und wobei der Gate-Anschluß des fünf­ ten NMOS-Transistors und ein zwischen dem vierten PMOS- Transistor und dem fünften NMOS-Transistor liegender Verbin­ dungsknoten mit dem Gate-Anschluß des vierten NMOS-Transistors verbunden sind.

Gemäß einer weiteren bevorzugten Weiterbildung weist Pegelwand­ lereinrichtung einen sechsten NMOS-Transistor auf, der in Reihe mit einem siebenten NMOS-Transistor zwischen das erste Versor­ gungspotential und das zweite Versorgungspotential geschaltet ist, wobei der Gate-Anschluß des sechsten NMOS-Transistors mit dem Ausgang der zweiten Stufe und der Gate-Anschluß des sieben­ ten NMOS-Transistors mit dem konstanten Steuerpotential verbun­ den ist.

Im folgenden wird die vorliegende Erfindung anhand einer bevor­ zugten Ausführungsform mit Bezug auf die begleitenden Zeichnun­ gen näher erläutert.

Es zeigen:

Fig. 1 einen Stromlaufplan eines erfindungsgemäßen Miller- OTA-Verstärkers mit dynamischem Ausgangswiderstand;

und

Fig. 2 einen Stromlaufplan eines üblichen Miller-OTA- Verstärkers.

Fig. 1 zeigt einen Stromlaufplan eines erfindungsgemäßen Mil­ ler-OTA-Verstärkers mit dynamischem Ausgangswiderstand. In Fig. 1 bezeichnen gleiche Bezugszeichen gleiche oder entspre­ chende Bestandteile wie in Fig. 2.

Die Eingangsstufe des erfindungsgemäßen Miller-OTA-Verstärkers entspricht derjenigen des üblichen Miller-OTA-Verstärkers, der vorstehend mit Bezug auf Fig. 2 erläutert wurde.

Weiterhin weist der erfindungsgemäße Miller-OTA-Verstärker ge­ nauso wie der übliche Miller-OTA-Verstärker eine Ausgangsstufe mit einem PMOS-Transistor MP3 und einem NMOS-Transistor MN4 auf, wobei der Gate-Anschluß des PMOS-Transistors MP3 mit dem Ausgang Vn2 der Eingangsstufe und verbunden ist und sein Drain- Anschluß den Ausgang Vout bildet.

Jedoch ist die Ansteuerung des NMOS-Transistor MN4 erfindungs­ gemäß modifiziert. Der NMOS-Transistor MN4 wirkt als Stromquel­ le, die durch ein Steuerpotential auf einen Wert einstellbar ist, der nicht mehr wie im Stand der Technik konstant ist, son­ dern in Abhängigkeit vom ersten und zweiten Eingangssignal V-, V+ der Eingangsstufe zur Beeinflussung der Anstiegsgeschwindig­ keit des Signals am Ausgang Vout steuerbar ist.

Mit anderen Worten wird erfindungsgemäß der NMOS-Transistor MN4 als Stromquelle nicht mehr durch das Steuerpotential Vbias ge­ steuert, sondern durch ein aus der Eingangsstufe abgeleitetes Signal. In der erfindungsgemäßen Schaltung wird also der Tran­ sistor MN4 entsprechend den Eingangssignalen V- und V+ dyna­ misch geregelt.

Dazu wird der Strom innerhalb des Eingangszweiges mit dem NMOS- Transistor MN1 und dem PMOS-Transistor MP1 als Maß für die Grö­ ße von V- und V+ in einen zusätzlichen Zweig der Ausgangsstufe, welcher aus dem PMOS-Transistor MP4 und dem NMOS-Transistor MN5 besteht, eingespeist. Zweckmäßigerweise haben die PMOS- Transistoren MP1 und MP4 dabei das gleiche Aspektverhältnis (W/L)_P.

Durch einen zweiten Stromspiegel, der aus den NMOS-Transistoren MN5 und MN4 besteht, wobei der NMOS-Transistor MN4 das N-fache Aspektverhältnis (W/L) wie MN5 aufweist, wird die Stromquelle der Ausgangsstufe auf den N-fachen Strom des Eingangszweiges eingestellt. N kann hierbei eine natürliche Zahl oder auch re­ ell sein.

Die Anstiegsgeschwindigkeit wird beim erfindungsgemäßen Miller- OTA-Verstärker also dynamisch mit geeignet gewähltem Kopplungs­ verhältnis an die Eingangssignale V+, V- angepaßt, wodurch sich die Leerlaufverstärkung des so gebildeten Operationsverstärkers erhöht.

Wird V+ erhöht, so wird der Strom im Eingangszweig mit dem NMOS-Transistor MN1 und dem PMOS-Transistor MP1 erniedrigt. Dies führt dazu, daß der Strom im zusätzlichen Zweig mit dem PMOS-Transistor MP4 und dem NMOS-Transistor MN5 ebenfalls er­ niedrigt wird und damit der Strom durch die Stromquelle MN4 der Ausgangsstufe um den N-fachen Strom erniedrigt wird. Dabei steigt die Ausgangsspannung Vout.

Wird V- erhöht, so wird der Strom im Eingangszweig mit dem NMOS-Transistor MN1 und dem PMOS-Transistor MP1 erhöht. Dies führt dazu, daß der Strom im zusätzlichen Zweig mit dem PMOS- Transistor MP4 und dem NMOS-Transistor MN5 ebenfalls erhöht wird und damit der Strom durch die Stromquelle MN4 der Aus­ gangsstufe um den N-fachen Strom erhöht wird. Dabei sinkt die Ausgangsspannung Vout.

Durch diese dynamische Anpassung des Ausgangswiderstandes, der durch den NMOS-Transistor MN4 gebildet ist, ergibt nicht nur eine Erhöhung der Leerlaufverstärkung des erfindungsgemäßen Miller-OTA-Verstärkers, sondern läßt den Phasenrand unverändert und sorgt für eine verbesserte Anstiegsgeschwindigkeit.

Die Kompensationskapazität C1 liegt beim vorliegenden Ausfüh­ rungsbeispiel des erfindungsgemäßen Miller-OTA-Verstärker vor­ zugsweise nicht mehr zwischen Drain- und Gate-Anschluß des PMOS-Transistors MP3, sondern zwischen dem Ausgang Vn4 eines Pegelwandlers und dem Ausgang Vn2 der Eingangsstufe.

Dieser Pegelwandler umfaßt die NMOS-Transistoren MN6 und MN7, die in Reihe zwischen das erste Versorgungspotential VDD und Masse geschaltet sind, und sein Ausgang Vn4 ist der zwischen beiden Transistoren liegende Knoten. Dabei liegt der Gate- Anschluß des NMOS-Transistors MN6 am Ausgangspotential Vout und der Gate-Anschluß des NMOS-Transistors MN7 am Steuerpotential Vbias.

Dieser Aufbau ermöglicht die Verwendung eines kleineren Kapazi­ tätswertes für die Miller-Kapazität zur Erzielung eines geeig­ neten Phasenrandes für geschlossene Regelkreise, welcher durch die Aspektverhältnisse (W/L)_N der NMOS-Transistoren MN6 und MN7 einstellbar ist, als beim üblichen Miller-OTA-Verstärker gemäß Fig. 2.

Letztlich ist beim vorliegenden Ausführungsbeispiel des erfin­ dungsgemäßen Miller-OTA-Verstärker vorzugsweise eine zusätzli­ che Kapazität C2 vorgesehen, die dafür sorgt, daß schnelle Stö­ rungen, wie die angesprochenen Entladevorgänge der Last, am Ausgang Vout eine spontane Gegenreaktion des NMOS-Transistors MN4 auslösen.

Obwohl die vorliegende Erfindung anhand eines bevorzugten Aus­ führungsbeispiels beschrieben wurde, ist sie nicht darauf be­ schränkt.

Beispielsweise können als aktive Elemente jegliche Arten von Transistoren oder andere steuerbare Halbleiterbauelemente ver­ wendet werden.

Nach alledem leistet die vorliegende Erfindung einen wertvollen Beitrag auf dem Gebiet der Operationsverstärker- Schaltungstechnik.

Claims (8)

1. Operationsverstärker, insbesondere CMOS-Operations­ verstärker, welcher aufweist:

• a) eine erste Stufe mit:
  • 1. einem ersten Zweig mit einem ersten, durch ein erstes Eingangssignal (V-) steuerbaren aktiven Element (MN1);
  • 2. einem zweiten, zum ersten parallel geschalteten Zweig mit einem zweiten, durch ein zweites Eingangssignal (V+) steuerbaren aktiven Element (MN2); und
  • 3. einer Stromspiegel-Schaltungseinrichtung (MP1, MP2) zum Koppeln des ersten und zweiten Zweiges; und
  • 4. einer ersten steuerbaren Stromquelleneinrichtung (MN3, Vbias), die in Reihe mit den beiden parallel geschalteten Zweigen zwischen ein erstes Versorgungs­ potential (VDD) und ein zweites Versorgungspotential, insbesondere Masse, geschaltet ist; und
• b) eine zweite Stufe mit:
  • 1. einem dritten, mit einem Ausgang (Vn2) der ersten Stufe verbundenen steuerbaren aktiven Element (MP3); und
  • 2. einer zweiten steuerbaren Stromquelleneinrichtung (MN4), die mit dem dritten aktiven Elements (MP3) in Reihe geschaltet ist, wobei der Ausgang (Vout) der zweiten Stufe an einem dazwischenliegenden Verbin­ dungsnoten vorgesehen ist;
  • 3. eine Ansteuerschaltung (MP4, MN5), durch die die zweite Stromquelleneinrichtung (MN4) in Abhängigkeit vom ersten und zweiten Eingangssignal (V-, V+) an­ steuerbar ist;

gekennzeichnet durch eine Pegelwandlereinrichtung (MN6, MN7) zum Umwandeln des Ausgangssignals vom Ausgang (Vout) der zweiten Stufe in ein vorbestimmtes Signal und eine Kapazität (C1) zum Kop­ peln des vorbestimmten Signals an den Ausgang (Vn2) der ersten Stufe.

2. Operationsverstärker nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Stromquelleneinrichtung (MN4) Teil eines Stromspie­ gels (MN4, MN5) ist, der mit der ersten Stufe verbunden ist und derart gestaltet ist, dass die zweite Stromquel­ leneinrichtung (MN4) den N-fachen Strom des ersten Zweiges erzeugt.

3. Operationsverstärker nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine Ka­ pazität (C2) zwischen dem Steueranschluss der zweiten Stromquelleneinrichtung (MN4) und dem Ausgang (Vout) der zweiten Stufe vorgesehen ist.

4. Operationsverstärker nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass der er­ ste Zweig einen ersten NMOS-Transistor (MN1) als erstes aktives Element und einen ersten PMOS-Transistor (MP1) aufweist, welche in Reihe geschaltet sind, wobei der erste NMOS-Transistor (MN1) an seinem Gate-Anschluss das erste Eingangssignal (V-) empfängt und wobei der Gate-Anschluss des ersten PMOS-Transistor (MP1) mit einem Verbindungskno­ ten zwischen dem ersten NMOS-Transistor (MN1) und dem er­ sten PMOS-Transistor (MP1) verbunden ist und dass der zweite Zweig einen zweiten NMOS-Transistor (MN2) als zwei­ tes aktives Element und einen zweiten PMOS-Transistor (MP2) aufweist, welche in Reihe geschaltet sind, wobei der zweite NMOS-Transistor (MN1) an seinem Gate-Anschluss das zweite Eingangssignal (V+) empfängt und wobei der Gate- Anschluss des zweiten PMOS-Transistor (MP2) mit dem Gate- Anschluss des ersten PMOS-Transistors (MP1) verbunden ist.

5. Operationsverstärker nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass die er­ ste steuerbare Stromquelleneinrichtung (MN3, Vbias) einen dritten NMOS-Transistor (MN3) aufweist, der zwischen einen Verbindungsknoten (Vn3) des ersten und zweiten Zweiges und Massepotential geschaltet ist und an dessen Gate-Anschluss ein konstantes Ansteuerpotential (Vbias) anlegbar ist.

6. Operationsverstärker nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass das dritte aktive Element ein dritter PMOS-Transistor (MP3) und die zweite Stromquelleneinrichtung ein vierter NMOS- Transistor (MN4) ist, die in Reihe zwischen das erste Ver­ sorgungspotential (VDD) und das zweite Versorgungspotenti­ al geschaltet sind, wobei der Ausgang (Vout) der zweiten Stufe an einem dazwischenliegenden Verbindungsknoten vor­ gesehen ist.

7. Operationsverstärker nach Anspruch 6, dadurch gekennzeichnet, dass die An­ steuerschaltung (MP4, MN5) einen vierten PMOS-Transistor (MP4) und einen fünften NMOS-Transistor (MN5) aufweist, die in Reihe zwischen das erste Versorgungspotential (VDD) und das zweite Versorgungspotential geschaltet sind, wobei der Gate-Anschluss des vierten PMOS-Transistors (MP4) mit den Gate-Anschlüssen des ersten und zweiten PMOS- Transistors (MP1, MP2) verbunden ist und wobei der Gate- Anschluss des fünften NMOS-Transistors (MN5) und ein zwi­ schen dem vierten PMOS-Transistor (MP4) und dem fünften NMOS-Transistor (MN5) liegender Verbindungsknoten mit dem Gate-Anschluss des vierten NMOS-Transistors (MN4) verbun­ den sind.

8. Operationsverstärker nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die Pe­ gelwandlereinrichtung einen sechsten NMOS-Transistor (NM6) aufweist, der in Reihe mit einem siebenten NMOS-Transistor (MN7) zwischen das erste Versorgungspotential (VDD) und das zweite Versorgungspotential geschaltet ist, wobei der Gate-Anschluss des sechsten NMOS-Transistors (MN6) mit dem Ausgang (Vout) der zweiten Stufe und der Gate-Anschluss des siebenten NMOS-Transistors (MN7) mit dem konstanten Steuerpotential (Vbias) verbunden ist.