DE19712263C2 - Operational amplifier with dynamic output resistance - Google Patents
Operational amplifier with dynamic output resistanceInfo
- Publication number
- DE19712263C2 DE19712263C2 DE1997112263 DE19712263A DE19712263C2 DE 19712263 C2 DE19712263 C2 DE 19712263C2 DE 1997112263 DE1997112263 DE 1997112263 DE 19712263 A DE19712263 A DE 19712263A DE 19712263 C2 DE19712263 C2 DE 19712263C2
- Authority
- DE
- Germany
- Prior art keywords
- nmos transistor
- stage
- operational amplifier
- pmos transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
- H03F1/483—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
Die vorliegende Erfindung betrifft einen Operationsverstärker, und insbesondere einen CMOS-Operationsverstärker, gemäß dem Oberbegriff des Anspruchs 1.The present invention relates to an operational amplifier, and in particular a CMOS operational amplifier, according to the Preamble of claim 1.
Aus JP 07074554 A ist ein solcher Operationsverstärker bereits bekannt. Dieser weist eine erste Stufe mit parallel geschalte ten ersten und zweiten aktiven Elementen auf, welche durch er ste und zweite Eingangssignale ansteuerbar sind. Es ist eine Stromspiegel-Schaltungseinrichtung sowie eine in Reihe zu den aktiven Elementen geschaltete Stromquelleneinrichtung vorgese hen. Der Operationsverstärker besitzt ferner eine zweite Stufe mit einem an einen Aushang der ersten Stufe angeschlossenen steuerbaren aktiven Element und einer dazu in Reihe geschalte ten zweiten Stromquelleneinrichtung, wobei ein Ausgang der zweiten Stufe an einem zwischen dem aktiven Element und der zweiten Stromquelleneinrichtung liegenden Verbindungsknoten vorgesehen ist. Die zweite Stromquelleneinrichtung ist mittels einer Ansteuerschaltung in Abhängigkeit von den Eingangssigna len ansteuerbar.Such an operational amplifier is already known from JP 07074554 A. known. This has a first stage connected in parallel th first and second active elements, which by he and second input signals can be controlled. It is one Current mirror circuit device as well as one in series with the Active elements switched current source device vorese hen. The operational amplifier also has a second stage with one connected to a notice board of the first stage controllable active element and one connected in series th second power source device, an output of the second stage at one between the active element and the second power source device lying connection node is provided. The second power source device is by means of a control circuit depending on the input signals len controllable.
Weitere Operationsverstärker sind aus den Dokumenten DD 2 29 256 A1 und US 4859963 bekannt.Further operational amplifiers are from documents DD 2 29 256 A1 and US 4859963 known.
In sämtlichen integrierten Schaltungen mit analogen Schaltungs komponenten, wie z. B. Filtern, Reglern, Komparatoren, Diskrimi natoren usw., werden Operationsverstärker, und zwar vorzugswei se Operationsverstärker in CMOS-Technologie, verwendet.In all integrated circuits with analog circuit components such as B. filters, regulators, comparators, thrillers nators, etc., become operational amplifiers, preferably two se operational amplifier in CMOS technology, used.
In K. R. Laker, W. M. C. Sansen, "Design of Analog Integrated Circuits and Systems", McGraw-Hill, 1994, Kap. 6, Seiten 475 ff. sind Aufbau und Designregeln für übliche CMOS-Operations verstärker, insbesondere einfache OTA-Verstärker und Miller- OTA-Verstärker, ausführlich beschrieben.In K.R. Laker, W.M.C. Sansen, "Design of Analog Integrated Circuits and Systems ", McGraw-Hill, 1994, Chapter 6, pages 475 ff. are the structure and design rules for common CMOS operations amplifiers, especially simple OTA amplifiers and Miller OTA amplifier, described in detail.
In der Praxis werden dieser einfache OTA-Verstärker und dieser Miller-OTA-Verstärker wegen ihrer überschaubaren Anzahl von Bauelementen häufig eingesetzt. OTA ist dabei die englische Ab kürzung für Transkonduktanz-Operationsverstärker (OTA = opera tional transconductance amplifier).In practice, this simple OTA amplifier and this one Miller OTA amplifiers because of their manageable number of Components often used. OTA is the English Ab abbreviation for transconductance operational amplifier (OTA = opera tional transconductance amplifier).
Ein einfacher OTA-Verstärker besteht aus einer einzigen Diffe renzstufe, bei der die Last der beiden Zweige durch einen Stromspiegel gebildet sind, der die beiden Zweige miteinander koppelt. Der einfache OTA-Verstärker weist allgemein einen gro ßen Leerlauf-Ausgangswiderstand bei niedrigen Frequenzen auf. Seine Verstärkung wird durch die Transkonduktanz Gm angegeben und kann nennenswerte, doch keine hohen Werte annehmen. Sein besonderer Vorteil ist jedoch seine leichte Designbarkeit.A simple OTA amplifier consists of a single differential stage, in which the load of the two branches is formed by a current mirror that couples the two branches together. The simple OTA amplifier generally has a large idle output resistance at low frequencies. Its amplification is indicated by the transconductance G m and can assume significant but not high values. However, its particular advantage is its easy designability.
Eine hohe Verstärkung kann erst durch Hinzufügung einer zweiten Stufe erreicht werden, was beim Miller-OTA-Verstärker der Fall ist, der aus zwei Stufen, nämlich einer Eingangsstufe und einer Ausgangsstufe, besteht.A high gain can only be achieved by adding a second one Level can be reached, which is the case with the Miller OTA amplifier is composed of two stages, namely an entrance stage and one Output stage.
Fig. 2 zeigt einen Stromlaufplan eines üblichen Miller-OTA- Verstärkers. Fig. 2 shows a circuit diagram of a conventional Miller OTA amplifier.
Die einem einfachen OTA-Verstärker entsprechende Eingangsstufe, umfaßt die PMOS-Transistoren MP1 und MP2 und die NMOS- Transistoren MN1 und MN2. Die beiden Transistorpaare MP1, MP2 und MN1, MN2 sind jeweils aneinander angepaßt, d. h. sie weisen zweckmäßigerweise ein gleiches W/L-Aspektverhältnis (W/L)P bzw. (W/L)N auf. Die NMOS-Transistoren MN1, MN2 bilden das jeweilige steuerbare aktive Element in den beiden Zeigen der Eingangsstu fe, und die beiden PMOS-Transistoren MP1, MP2 bilden die jewei lige Last in Form eines Stromspiegels.The input stage corresponding to a simple OTA amplifier comprises the PMOS transistors MP1 and MP2 and the NMOS transistors MN1 and MN2. The two transistor pairs MP1, MP2 and MN1, MN2 are each matched to one another, ie they expediently have the same W / L aspect ratio (W / L) P or (W / L) N. The NMOS transistors MN1, MN2 form the respective controllable active element in the two displays of the input stage, and the two PMOS transistors MP1, MP2 form the respective load in the form of a current mirror.
VDD bezeichnet eine erste Versorgungsspannung, die am Source- Anschluß des PMOS-Transistors MP1 und am Drain-Anschluß des PMOS-Transistors MP2 anliegt. Vn1 bezeichnet einen Knoten zwi schen dem Drain-Anschluß des PMOS-Transistors MP1 und dem Sour ce-Anschluß des NMOS-Transistors MN1. Vn2 bezeichnet einen Kno ten zwischen dem Source-Anschluß des PMOS-Transistors MP2 und dem Drain-Anschluß des NMOS-Transistors MN2, wobei dieser Kno ten gleichzeitig der Ausgang der Eingangsstufe ist.VDD denotes a first supply voltage that is Connection of the PMOS transistor MP1 and at the drain connection of the PMOS transistor MP2 is present. Vn1 denotes a node between rule the drain of the PMOS transistor MP1 and the Sour CE connection of the NMOS transistor MN1. Vn2 denotes a kno th between the source of the PMOS transistor MP2 and the drain of the NMOS transistor MN2, this Kno is the output of the input stage at the same time.
V- und V+ bezeichnen die Eingangssignale des Miller-OTA- Verstärkers, welche an den Gate-Anschlüssen der NMOS- Transistoren MN1 bzw. MN2 anliegen.V- and V + denote the input signals of the Miller-OTA- Amplifier which is connected to the gate connections of the NMOS Transistors MN1 and MN2 are present.
Die so aufgebaute Eingangsstufe wird über den NMOS-Transistor MN3, welcher einerseits mit dem Knoten Vn3 zwischen dem Drain- Anschluß des NMOS-Transistors MN1 und dem Source-Anschluß des NMOS-Transistors MN2 und andererseits mit Masse als zweitem Versorgungspotential verbunden ist, mit Strom versorgt. Dabei ist die Größe des Stromes durch das am Gate-Anschluß des NMOS- Transistors MN3 angelegte Steuerpotential Vbias einstellbar, d. h. der NMOS-Transistor MN3 wirkt als eine über die Spannung Vbias steuerbare Stromquelle.The input stage constructed in this way is via the NMOS transistor MN3, which on the one hand with the node Vn3 between the drain Connection of the NMOS transistor MN1 and the source connection of the NMOS transistor MN2 and on the other hand with ground as the second Supply potential is connected, supplied with electricity. Here is the size of the current through the at the gate connection of the NMOS Transistor MN3 applied control potential Vbias adjustable, d. H. the NMOS transistor MN3 acts as one across the voltage Vbia's controllable power source.
Die Ausgangsstufe des Miller-OTA-Verstärkers besteht aus dem PMOS-Transistor MF3 und dem NMOS-Transistor MN4 sowie dem Kon densator C1. Die Ausgangsstufe ist von ihrer Funktion her ein einfacher CMOS-Inverter, der an seinem Eingang, dem Gate- Anschluß des PMOS-Transistors MP3, das Signal vom Knoten Vn2 empfängt und seinen Ausgang Vout entsprechend dem Ausgang des gesamten Miller-OTA-Verstärkers am Source-Anschluß des PMOS- Transistors MP3 aufweist. Der NMOS-Transistor MN4 wirkt dabei als Stromquelle, die durch das Steuerpotential Vbias auf einen konstanten Wert einstellbar ist.The output stage of the Miller-OTA amplifier consists of the PMOS transistor MF3 and the NMOS transistor MN4 and the Kon capacitor C1. The function of the output stage is one simple CMOS inverter, which at its input, the gate Connection of the PMOS transistor MP3, the signal from node Vn2 receives and its output Vout according to the output of the entire Miller OTA amplifier at the source connection of the PMOS Has transistor MP3. The NMOS transistor MN4 acts as a current source, which is controlled by the control potential Vbias constant value is adjustable.
Der Eingang und der Ausgang der Ausgangsstufe sind durch die Kompensationskapazität C1 miteinander verbunden. Da diese Kapa zität als Miller-Kapazität wirkt, wird die gesamte Schaltung als Miller-OTA-Verstärker bezeichnet.The input and output of the output stage are through the Compensation capacity C1 interconnected. Because this Kapa the entire circuit referred to as Miller OTA amplifier.
Im größten Teil des Frequenzbereichs ist der Ausgangswiderstand dieses Miller-OTA-Verstärker gering und ist die Spannungsver stärkung hoch, und in diesem Teil des Frequenzbereichs ist er somit als Operationsverstärker einsetzbar.The output resistance is in most of the frequency range this Miller OTA amplifier is low and is the voltage ver gain high, and in this part of the frequency range it is can therefore be used as an operational amplifier.
In den meisten praktischen Anwendungsfällen wird der statische Stromfluß durch den PMOS-Transistor MP3 und den NMOS-Transistor MN4 erhöht, um eine ausreichende Anstiegsgeschwindigkeit zu er reichen. Dazu wird zweckmäßigerweise das Aspektverhältnis des Transistors MN4 erhöht. Kurz gesagt, geht man den Kompromiß "höherer Stromverbrauch für höhere Anstiegsgeschwindigkeit" ein. In most practical applications, the static Current flow through the PMOS transistor MP3 and the NMOS transistor MN4 increased to get a sufficient slew rate pass. For this purpose, the aspect ratio of the Transistor MN4 increased. In short, you compromise "higher power consumption for higher slew rate" on.
Das gesamte dynamische Regelverhalten des Miller-OTA- Verstärkers wird durch den PMOS-Transistor MP3 realisiert, wo bei der Miller-Effekt durch die Kapazität C1 kompensiert ist.The entire dynamic control behavior of the Miller-OTA- Amplifier is realized by the PMOS transistor MP3 where where the Miller effect is compensated by the capacitance C1.
Soll der Miller-OTA-Verstärker beispielsweise in einer Kon stantspannungs-Regelungsvorrichtung eingesetzt werden, so kön nen Störungen am Ausgang, z. B. in Form eines positiven Span nungssprungs unter Voraussetzung einer großen kapazitiven Last am Ausgang Vout, bestenfalls nur über Strompfad abgeleitet wer den, der durch den NMOS-Transistor MN4 als Stromquelle ver läuft.For example, if the Miller OTA amplifier is in a con constant voltage control device are used, so can NEN disturbances at the output, e.g. B. in the form of a positive chip voltage jump assuming a large capacitive load at the output Vout, at best only via the current path the ver by the NMOS transistor MN4 as a current source running.
Soll solch eine Störung schneller ausgeregelt werden, so muß man ebenfalls die Stromquelle auf einen höheren Stromfluß ein stellen, d. h. den statischen Querstrom durch den PMOS- Transistor MP3 und den NMOS-Transistor MN4 erhöhen.If such a disturbance is to be corrected more quickly, it must you also switch the power source to a higher current flow ask, d. H. the static cross current through the PMOS Increase transistor MP3 and the NMOS transistor MN4.
Die Aufgabe der vorliegenden Erfindung besteht darin, den ein gangs definierten Operationsverstärker derart zu verbessern, daß kleinere Kapazitätswerte für die als Miller-Kapazität vor gesehen werdne können und dadurch eine erhöhte Integrations dichte erreichbar ist.The object of the present invention is the one to improve the operational amplifier defined in the that smaller capacity values for the than Miller capacity before can be seen and thereby an increased integration density is achievable.
Diese Aufgabe wird erfindungsgemäß durch den in Anspruch 1 an gegebenen Operationsverstärker gelöst.This object is achieved by the claim 1 given operational amplifier solved.
Die der vorliegenden Erfindung zugrundeliegende Idee besteht also darin, den Stromfluß in der zweiten Stufe dynamisch zu verändern und eine Pegelwandlereinrichtung vorzusehen zum Um wandeln des Ausgangssignals vom Ausgang der zweiten Stufe in ein vorbestimmtes Signal sowie eine Kapazität zum Koppeln des vorbestimmten Signals an den Ausgang der ersten Stufe bereitzu stellen.The idea on which the present invention is based exists that is, dynamically increasing the current flow in the second stage change and provide a level converter to Um convert the output signal from the output of the second stage to a predetermined signal and a capacity to couple the predetermined signal to the output of the first stage put.
Vorteilhafterweise ist so der statische Stromverbrauch redu zierbar und der erfindungsgemäße Operationsverstärker auch in elektrischen Kleingeräten mit geringer Batteriekapazität ein setzbar.The static power consumption is advantageously reduced and the operational amplifier according to the invention also in small electrical devices with low battery capacity settable.
Bevorzugte Weiterbildungen sind Gegenstand der Unteransprüche.Preferred developments are the subject of the dependent claims.
Gemäß einer bevorzugten Weiterbildung ist die zweite Stromquel leneinrichtung Teil eines Stromspiegels, der mit der ersten Stufe verbunden ist und derart gestaltet ist, daß die zweite Stromquelleneinrichtung den N-fachen Strom des ersten Zweiges erzeugt.According to a preferred development, the second power source is leneinrichtung Part of a current mirror, which with the first Stage is connected and designed such that the second Current source device the N times the current of the first branch generated.
Dieser Aufbau bildet eine vorteilhafte Art der dynamischen Kopplung ohne großen schaltungstechnischen Aufwand und ermög licht eine zuverlässige Einstellung des Kopplungsfaktors.This structure forms an advantageous type of dynamic Coupling without great circuit complexity and enables reliable setting of the coupling factor.
Gemäß einer weiteren bevorzugten Weiterbildung ist eine Kapazi tät zwischen dem Steueranschluß der zweiten Stromquellenein richtung und dem Ausgang der zweiten Stufe vorgesehen.According to a further preferred development, a capacitance is act between the control connection of the second power sources direction and the exit of the second stage.
Dieser Aufbau ermöglicht eine schnelle Gegenreaktion bei Stö rungen am Ausgang der zweiten Stufe.This structure enables a quick backlash in the event of interference at the exit of the second stage.
Gemäß einer weiteren bevorzugten Weiterbildung weist der erste Zweig einen ersten NMOS-Transistor als erstes aktives Element und einen ersten PMOS-Transistor auf, welche in Reihe geschal tet sind, wobei der erste NMOS-Transistor an seinem Gate- Anschluß das erste Eingangssignal empfängt und wobei der Gate- Anschluß des ersten PMOS-Transistor mit einem Verbindungsknoten zwischen dem ersten NMOS-Transistor und dem ersten PMOS- Transistor verbunden ist; und weist der zweite Zweig einen zweiten NMOS-Transistor als zweites aktives Element und einen zweiten PMOS-Transistor auf, welche in Reihe geschaltet sind, wobei der zweite NMOS-Transistor an seinem Gate-Anschluß das zweite Eingangssignal empfängt und wobei der Gate-Anschluß des zweiten PMOS-Transistor mit dem Gate-Anschluß des ersten PMOS- Transistors verbunden ist.According to a further preferred development, the first Branch a first NMOS transistor as the first active element and a first PMOS transistor, which was connected in series tet, the first NMOS transistor at its gate Terminal receives the first input signal and the gate Connection of the first PMOS transistor with a connection node between the first NMOS transistor and the first PMOS Transistor is connected; and the second branch has one second NMOS transistor as a second active element and one second PMOS transistor, which are connected in series, the second NMOS transistor at its gate terminal receives second input signal and wherein the gate terminal of the second PMOS transistor with the gate connection of the first PMOS Transistor is connected.
Gemäß einer weiteren bevorzugten Weiterbildung weist die erste steuerbare Stromquelleneinrichtung einen dritten NMOS- Transistor auf, der zwischen einen Verbindungsknoten des ersten und zweiten Zweiges und Massepotential geschaltet ist und an dessen Gate-Anschluß ein konstantes Ansteuerpotential anglegbar ist.According to a further preferred development, the first controllable current source device a third NMOS Transistor on between a connection node of the first and second branch and ground potential is switched on the gate connection of a constant drive potential can be applied is.
Gemäß einer weiteren bevorzugten Weiterbildung ist das dritte aktive Element ein dritter PMOS-Transistor und die zweite Stromquelleneinrichtung ein vierter NMOS-Transistor, die in Reihe zwischen das erste Versorgungspotential und das zweite Versorgungspotential geschaltet sind, wobei der Ausgang der zweiten Stufe an einem dazwischenliegenden Verbindungsknoten vorgesehen ist.According to a further preferred development, the third active element a third PMOS transistor and the second Current source device a fourth NMOS transistor, which in Row between the first supply potential and the second Supply potential are switched, the output of the second stage at an intermediate connection node is provided.
Gemäß einer weiteren bevorzugten Weiterbildung weist die An steuerschaltung einen vierten PMOS-Transistor und einen fünften NMOS-Transistor aufweist, die in Reihe zwischen das erste Ver sorgungspotential und das zweite Versorgungspotential geschal tet sind, wobei der Gate-Anschluß des vierten PMOS-Transistors mit den Gate-Anschlüssen des ersten und zweiten PMOS- Transistors verbunden ist und wobei der Gate-Anschluß des fünf ten NMOS-Transistors und ein zwischen dem vierten PMOS- Transistor und dem fünften NMOS-Transistor liegender Verbin dungsknoten mit dem Gate-Anschluß des vierten NMOS-Transistors verbunden sind.According to a further preferred development, the instruction control circuit a fourth PMOS transistor and a fifth NMOS transistor which is connected in series between the first ver care potential and the second supply potential tet, the gate terminal of the fourth PMOS transistor with the gate connections of the first and second PMOS Transistor is connected and the gate terminal of the five th NMOS transistor and a between the fourth PMOS Transistor and the fifth NMOS transistor-connected connector node with the gate terminal of the fourth NMOS transistor are connected.
Gemäß einer weiteren bevorzugten Weiterbildung weist Pegelwand lereinrichtung einen sechsten NMOS-Transistor auf, der in Reihe mit einem siebenten NMOS-Transistor zwischen das erste Versor gungspotential und das zweite Versorgungspotential geschaltet ist, wobei der Gate-Anschluß des sechsten NMOS-Transistors mit dem Ausgang der zweiten Stufe und der Gate-Anschluß des sieben ten NMOS-Transistors mit dem konstanten Steuerpotential verbun den ist.According to a further preferred development, level wall lereinrichtung a sixth NMOS transistor in series with a seventh NMOS transistor between the first Versor supply potential and the second supply potential switched is, the gate terminal of the sixth NMOS transistor with the output of the second stage and the gate connection of the seven ten NMOS transistor connected to the constant control potential that is.
Im folgenden wird die vorliegende Erfindung anhand einer bevor zugten Ausführungsform mit Bezug auf die begleitenden Zeichnun gen näher erläutert.In the following, the present invention is based on a before preferred embodiment with reference to the accompanying drawings gene explained in more detail.
Es zeigen:Show it:
Fig. 1 einen Stromlaufplan eines erfindungsgemäßen Miller- OTA-Verstärkers mit dynamischem Ausgangswiderstand; Fig. 1 is a circuit diagram of a Miller OTA amplifier according to the invention with a dynamic output resistance;
undand
Fig. 2 einen Stromlaufplan eines üblichen Miller-OTA- Verstärkers. Fig. 2 is a circuit diagram of a conventional Miller OTA amplifier.
Fig. 1 zeigt einen Stromlaufplan eines erfindungsgemäßen Mil ler-OTA-Verstärkers mit dynamischem Ausgangswiderstand. In Fig. 1 bezeichnen gleiche Bezugszeichen gleiche oder entspre chende Bestandteile wie in Fig. 2. Fig. 1 shows a circuit diagram of an inventive Mil ler-OTA amplifier with dynamic output resistance. In FIG. 1, the same reference numerals designate the same or corresponding components as in FIG. 2.
Die Eingangsstufe des erfindungsgemäßen Miller-OTA-Verstärkers entspricht derjenigen des üblichen Miller-OTA-Verstärkers, der vorstehend mit Bezug auf Fig. 2 erläutert wurde.The input stage of the Miller-OTA amplifier according to the invention corresponds to that of the usual Miller-OTA amplifier, which was explained above with reference to FIG. 2.
Weiterhin weist der erfindungsgemäße Miller-OTA-Verstärker ge nauso wie der übliche Miller-OTA-Verstärker eine Ausgangsstufe mit einem PMOS-Transistor MP3 und einem NMOS-Transistor MN4 auf, wobei der Gate-Anschluß des PMOS-Transistors MP3 mit dem Ausgang Vn2 der Eingangsstufe und verbunden ist und sein Drain- Anschluß den Ausgang Vout bildet.Furthermore, the Miller-OTA amplifier according to the invention has ge just like the usual Miller OTA amplifier an output stage with a PMOS transistor MP3 and an NMOS transistor MN4 on, with the gate terminal of the PMOS transistor MP3 with the Output Vn2 of the input stage and is connected and its drain Connection forms the output Vout.
Jedoch ist die Ansteuerung des NMOS-Transistor MN4 erfindungs gemäß modifiziert. Der NMOS-Transistor MN4 wirkt als Stromquel le, die durch ein Steuerpotential auf einen Wert einstellbar ist, der nicht mehr wie im Stand der Technik konstant ist, son dern in Abhängigkeit vom ersten und zweiten Eingangssignal V-, V+ der Eingangsstufe zur Beeinflussung der Anstiegsgeschwindig keit des Signals am Ausgang Vout steuerbar ist.However, the control of the NMOS transistor MN4 is fiction modified according to. The NMOS transistor MN4 acts as a current source le adjustable to a value by a control potential is no longer constant as in the prior art, son depending on the first and second input signal V-, V + the input stage to influence the rate of increase speed of the signal at the output Vout is controllable.
Mit anderen Worten wird erfindungsgemäß der NMOS-Transistor MN4 als Stromquelle nicht mehr durch das Steuerpotential Vbias ge steuert, sondern durch ein aus der Eingangsstufe abgeleitetes Signal. In der erfindungsgemäßen Schaltung wird also der Tran sistor MN4 entsprechend den Eingangssignalen V- und V+ dyna misch geregelt. In other words, according to the invention, the NMOS transistor MN4 as a current source no longer by the control potential Vbias ge controls, but by a derived from the input stage Signal. In the circuit according to the invention the Tran sistor MN4 according to the input signals V- and V + dyna mixed regulated.
Dazu wird der Strom innerhalb des Eingangszweiges mit dem NMOS- Transistor MN1 und dem PMOS-Transistor MP1 als Maß für die Grö ße von V- und V+ in einen zusätzlichen Zweig der Ausgangsstufe, welcher aus dem PMOS-Transistor MP4 und dem NMOS-Transistor MN5 besteht, eingespeist. Zweckmäßigerweise haben die PMOS- Transistoren MP1 und MP4 dabei das gleiche Aspektverhältnis (W/L)P.For this purpose, the current within the input branch with the NMOS transistor MN1 and the PMOS transistor MP1 as a measure of the size of V- and V + in an additional branch of the output stage, which consists of the PMOS transistor MP4 and the NMOS transistor MN5 exists, fed. The PMOS transistors MP1 and MP4 expediently have the same aspect ratio (W / L) P.
Durch einen zweiten Stromspiegel, der aus den NMOS-Transistoren MN5 und MN4 besteht, wobei der NMOS-Transistor MN4 das N-fache Aspektverhältnis (W/L) wie MN5 aufweist, wird die Stromquelle der Ausgangsstufe auf den N-fachen Strom des Eingangszweiges eingestellt. N kann hierbei eine natürliche Zahl oder auch re ell sein.By a second current mirror, which consists of the NMOS transistors MN5 and MN4 exist, the NMOS transistor MN4 being N times Aspect ratio (W / L) as MN5 has, the power source the output stage to N times the current of the input branch set. N can be a natural number or right be ell.
Die Anstiegsgeschwindigkeit wird beim erfindungsgemäßen Miller- OTA-Verstärker also dynamisch mit geeignet gewähltem Kopplungs verhältnis an die Eingangssignale V+, V- angepaßt, wodurch sich die Leerlaufverstärkung des so gebildeten Operationsverstärkers erhöht.The rate of increase in the Miller OTA amplifiers are dynamic with a suitable coupling ratio adapted to the input signals V +, V-, whereby the idle gain of the operational amplifier thus formed elevated.
Wird V+ erhöht, so wird der Strom im Eingangszweig mit dem NMOS-Transistor MN1 und dem PMOS-Transistor MP1 erniedrigt. Dies führt dazu, daß der Strom im zusätzlichen Zweig mit dem PMOS-Transistor MP4 und dem NMOS-Transistor MN5 ebenfalls er niedrigt wird und damit der Strom durch die Stromquelle MN4 der Ausgangsstufe um den N-fachen Strom erniedrigt wird. Dabei steigt die Ausgangsspannung Vout.If V + is increased, the current in the input branch is increased with the NMOS transistor MN1 and the PMOS transistor MP1 lowered. This means that the current in the additional branch with the PMOS transistor MP4 and the NMOS transistor MN5 also he is reduced and thus the current through the current source MN4 Output stage is reduced by N times the current. Here the output voltage Vout increases.
Wird V- erhöht, so wird der Strom im Eingangszweig mit dem NMOS-Transistor MN1 und dem PMOS-Transistor MP1 erhöht. Dies führt dazu, daß der Strom im zusätzlichen Zweig mit dem PMOS- Transistor MP4 und dem NMOS-Transistor MN5 ebenfalls erhöht wird und damit der Strom durch die Stromquelle MN4 der Aus gangsstufe um den N-fachen Strom erhöht wird. Dabei sinkt die Ausgangsspannung Vout.If V- is increased, the current in the input branch is increased with the NMOS transistor MN1 and PMOS transistor MP1 increased. This leads to the current in the additional branch with the PMOS Transistor MP4 and the NMOS transistor MN5 also increased and thus the current through the current source MN4 the off gear stage is increased by N times the current. The sinks Output voltage Vout.
Durch diese dynamische Anpassung des Ausgangswiderstandes, der durch den NMOS-Transistor MN4 gebildet ist, ergibt nicht nur eine Erhöhung der Leerlaufverstärkung des erfindungsgemäßen Miller-OTA-Verstärkers, sondern läßt den Phasenrand unverändert und sorgt für eine verbesserte Anstiegsgeschwindigkeit.Through this dynamic adjustment of the output resistance, the is formed by the NMOS transistor MN4, not only results an increase in the idle gain of the invention Miller OTA amplifier, but leaves the phase edge unchanged and ensures an improved slew rate.
Die Kompensationskapazität C1 liegt beim vorliegenden Ausfüh rungsbeispiel des erfindungsgemäßen Miller-OTA-Verstärker vor zugsweise nicht mehr zwischen Drain- und Gate-Anschluß des PMOS-Transistors MP3, sondern zwischen dem Ausgang Vn4 eines Pegelwandlers und dem Ausgang Vn2 der Eingangsstufe.The compensation capacity C1 is in the present version Example of the Miller-OTA amplifier according to the invention preferably no longer between the drain and gate connection of the PMOS transistor MP3, but between the output Vn4 one Level converter and the output Vn2 of the input stage.
Dieser Pegelwandler umfaßt die NMOS-Transistoren MN6 und MN7, die in Reihe zwischen das erste Versorgungspotential VDD und Masse geschaltet sind, und sein Ausgang Vn4 ist der zwischen beiden Transistoren liegende Knoten. Dabei liegt der Gate- Anschluß des NMOS-Transistors MN6 am Ausgangspotential Vout und der Gate-Anschluß des NMOS-Transistors MN7 am Steuerpotential Vbias.This level converter comprises the NMOS transistors MN6 and MN7, which in series between the first supply potential VDD and Ground are connected, and its output Vn4 is the between nodes located in both transistors. The gate Connection of the NMOS transistor MN6 to the output potential Vout and the gate connection of the NMOS transistor MN7 at the control potential Vbias.
Dieser Aufbau ermöglicht die Verwendung eines kleineren Kapazi tätswertes für die Miller-Kapazität zur Erzielung eines geeig neten Phasenrandes für geschlossene Regelkreise, welcher durch die Aspektverhältnisse (W/L)N der NMOS-Transistoren MN6 und MN7 einstellbar ist, als beim üblichen Miller-OTA-Verstärker gemäß Fig. 2.This structure enables the use of a smaller capacitance value for the Miller capacitance in order to achieve a suitable phase edge for closed control loops, which can be set by the aspect ratios (W / L) N of the NMOS transistors MN6 and MN7 than in the conventional Miller OTA Amplifier according to FIG. 2.
Letztlich ist beim vorliegenden Ausführungsbeispiel des erfin dungsgemäßen Miller-OTA-Verstärker vorzugsweise eine zusätzli che Kapazität C2 vorgesehen, die dafür sorgt, daß schnelle Stö rungen, wie die angesprochenen Entladevorgänge der Last, am Ausgang Vout eine spontane Gegenreaktion des NMOS-Transistors MN4 auslösen.Ultimately, in the present exemplary embodiment of the invention Miller OTA amplifier according to the invention preferably an additional che capacity C2 provided that ensures that fast disturbances such as the mentioned unloading operations of the load on Output Vout a spontaneous counter reaction of the NMOS transistor Trigger MN4.
Obwohl die vorliegende Erfindung anhand eines bevorzugten Aus führungsbeispiels beschrieben wurde, ist sie nicht darauf be schränkt.Although the present invention is based on a preferred embodiment example, it is not based on it limits.
Beispielsweise können als aktive Elemente jegliche Arten von Transistoren oder andere steuerbare Halbleiterbauelemente ver wendet werden.For example, any kind of Ver transistors or other controllable semiconductor devices be applied.
Nach alledem leistet die vorliegende Erfindung einen wertvollen Beitrag auf dem Gebiet der Operationsverstärker- Schaltungstechnik.After all, the present invention makes a valuable one Contribution in the field of operational amplifier Circuit technology.
Claims (8)
- a) eine erste Stufe mit:
- 1. einem ersten Zweig mit einem ersten, durch ein erstes Eingangssignal (V-) steuerbaren aktiven Element (MN1);
- 2. einem zweiten, zum ersten parallel geschalteten Zweig mit einem zweiten, durch ein zweites Eingangssignal (V+) steuerbaren aktiven Element (MN2); und
- 3. einer Stromspiegel-Schaltungseinrichtung (MP1, MP2) zum Koppeln des ersten und zweiten Zweiges; und
- 4. einer ersten steuerbaren Stromquelleneinrichtung (MN3, Vbias), die in Reihe mit den beiden parallel geschalteten Zweigen zwischen ein erstes Versorgungs potential (VDD) und ein zweites Versorgungspotential, insbesondere Masse, geschaltet ist; und
- b) eine zweite Stufe mit:
- 1. einem dritten, mit einem Ausgang (Vn2) der ersten Stufe verbundenen steuerbaren aktiven Element (MP3); und
- 2. einer zweiten steuerbaren Stromquelleneinrichtung (MN4), die mit dem dritten aktiven Elements (MP3) in Reihe geschaltet ist, wobei der Ausgang (Vout) der zweiten Stufe an einem dazwischenliegenden Verbin dungsnoten vorgesehen ist;
- 3. eine Ansteuerschaltung (MP4, MN5), durch die die zweite Stromquelleneinrichtung (MN4) in Abhängigkeit vom ersten und zweiten Eingangssignal (V-, V+) an steuerbar ist;
- a) a first stage with:
- 1. a first branch with a first active element (MN1) controllable by a first input signal (V-);
- 2. a second branch connected in parallel to the first with a second active element (MN2) controllable by a second input signal (V +); and
- 3. current mirror circuit means (MP1, MP2) for coupling the first and second branches; and
- 4. a first controllable current source device (MN3, Vbias) which is connected in series with the two branches connected in parallel between a first supply potential (VDD) and a second supply potential, in particular ground; and
- b) a second stage with:
- 1. a third controllable active element (MP3) connected to an output (Vn2) of the first stage; and
- 2. a second controllable current source device (MN4), which is connected in series with the third active element (MP3), the output (Vout) of the second stage being provided at an intermediate connection node;
- 3. a control circuit (MP4, MN5) through which the second current source device (MN4) can be controlled as a function of the first and second input signals (V-, V +);
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1997112263 DE19712263C2 (en) | 1997-03-24 | 1997-03-24 | Operational amplifier with dynamic output resistance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1997112263 DE19712263C2 (en) | 1997-03-24 | 1997-03-24 | Operational amplifier with dynamic output resistance |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19712263A1 DE19712263A1 (en) | 1998-10-08 |
DE19712263C2 true DE19712263C2 (en) | 1999-04-22 |
Family
ID=7824417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1997112263 Expired - Fee Related DE19712263C2 (en) | 1997-03-24 | 1997-03-24 | Operational amplifier with dynamic output resistance |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19712263C2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DD229256A1 (en) * | 1984-09-03 | 1985-10-30 | Mikroelektronik Zt Forsch Tech | CMOS operational amplifier |
US4859963A (en) * | 1988-05-24 | 1989-08-22 | Maxim Integrated Products | High speed low gain stable amplifier |
-
1997
- 1997-03-24 DE DE1997112263 patent/DE19712263C2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DD229256A1 (en) * | 1984-09-03 | 1985-10-30 | Mikroelektronik Zt Forsch Tech | CMOS operational amplifier |
US4859963A (en) * | 1988-05-24 | 1989-08-22 | Maxim Integrated Products | High speed low gain stable amplifier |
Non-Patent Citations (2)
Title |
---|
JP07-074554 A In: Pat. Abstr. of JP * |
LAKER, K.R.: SANSEN, W.M.C.: Design of Analog Integrated Circuits and Systems, McGraw-Hill, 1994, Kap. 6, S. 475 H * |
Also Published As
Publication number | Publication date |
---|---|
DE19712263A1 (en) | 1998-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112012000470B4 (en) | Apparatus and method for Miller compensation in multi-stage amplifiers | |
DE68927535T2 (en) | amplifier | |
DE4034371C1 (en) | ||
DE69022108T2 (en) | Amplifier arrangement. | |
DE69023061T2 (en) | Buffer amplifier with low output resistance. | |
DE3713107C2 (en) | Circuit for generating constant voltages in CMOS technology | |
DE112018004485T5 (en) | CAPACITOR-FREE ON-CHIP NMOS LDO FOR HIGH-SPEED MICROCONTROLLERS | |
DE1901804A1 (en) | Stabilized differential amplifier | |
EP0491980B1 (en) | Voltage regulator including CMOS transconductance amplifier with dynamic biasing | |
DE3736380C2 (en) | amplifier | |
DE102004052174B4 (en) | An amplifier circuit comprising an amplifier with low-pass filtered feedback | |
DE3633591C2 (en) | Internal full differential operational amplifier for integrated CMOS circuits | |
DE68921136T2 (en) | Transistor amplifier for high slew rates and capacitive loads. | |
DE102004027298B4 (en) | On-chip high pass filter with high time constant | |
DE69413235T2 (en) | Operational amplifier switchable in different configurations | |
EP1282940A1 (en) | Current mirror and method for operation thereof | |
WO2002001710A1 (en) | Integrated circuit with an analogue amplifier | |
DE102005055415A1 (en) | Circuit arrangement for controlling e.g. p-channel metal oxide semiconductor-power transistor, has gate driver circuit comprising drain follower, and differential amplifier with output that is connected with input of driver circuit | |
DE19712263C2 (en) | Operational amplifier with dynamic output resistance | |
DE2839459A1 (en) | CIRCUIT ARRANGEMENT FOR SIGNAL LEVEL CONVERSION | |
DE3734631C2 (en) | Differential amplifier using MOS transistors of a single channel polarity | |
DE2821549A1 (en) | MULTI-STAGE AMPLIFIER CIRCUIT | |
DE60133068T2 (en) | DIFFERENTIALLY ARRANGED TRANSISTOR PAIR WITH MEDIUM FOR THE DEGENERATION OF TRANSCONDUCTANCE | |
DE3700296A1 (en) | SEMICONDUCTOR DIFFERENTIAL AMPLIFIER | |
DE10158709A1 (en) | Fully differential differential amplifier with high input impedance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |