DE19650829A1 - Mikrorechner und Mikrorechnersystem mit einem Mikrorechner und einem Peripheriebaustein - Google Patents

Description

Stand der Technik

Die Erfindung geht aus von einem Mikrorechner nach der Gattung des unabhängigen Patentanspruchs. Aus dem Buch "Halbleiterschaltungstechnik, Tietze-Schenk, Springer-Verlag 1980, 5. Auflage, Seiten 569-575", sind eine parallele Schnittstelle und eine serielle Schnittstelle bekannt. Die parallele Schnittstelle wird derart an den Rechnerkern (CPU) angeschlossen, daß der Datenaustausch über die serielle Schnittstelle wie ein Speicherzugriff erfolgt, das heißt, zum Lesen von Daten übergibt der Rechnerkern der parallelen Schnittstelle eine Adresse und ein Read-Bit und liest dann die gewünschten Daten auf den parallelen Datenbus ein, und zum Schreiben übergibt der Rechnerkern der parallelen Schnittstelle eine Adresse, Daten und ein Write-Bit. Parallele Schnittstellen können daher vom Rechnerkern besonders einfach und schnell angesprochen werden und erfordern daher nur einen geringen Programmaufwand seitens des Rechnerkerns und der Datenaustausch erfolgt sehr schnell. Nachteilig ist jedoch, daß eine parallele Schnittstelle über eine Vielzahl von Leitungen mit Peripheriebausteinen verbunden werden muß. Bei einer seriellen Schnittstelle kann die Ein-/Ausgabe direkt durch den Rechnerkern gesteuert werden, was jedoch zu umfangreichen Programmen führt. Eine andere Möglichkeit besteht darin, die Ein- und Ausgabe durch eine spezielle Schaltung hardwaremäßig vorzunehmen, wobei dabei jedoch zwischen der seriellen Schnittstelle und dem Rechnerkern ein Übergabeprotokoll vereinbart werden muß, bei dem der Rechnerkern zunächst den Zustand der seriellen Schnittstelle abfragt oder die serielle Schnittstelle Interrupt- Anforderungen an den Rechnerkern sendet. Das Übergabeprotokoll erfordert daher zusätzlichen Programmieraufwand und kann, insbesondere da Interrupts eine Vielzahl von Programmschritten zu ihrer Bearbeitung benötigen, die Rechengeschwindigkeit des Rechnerkerns verlangsamen. Ein Vorteil von seriellen Schnittstellen ist hingegen, daß nur wenige Leitungen zwischen dem Mikrorechner und dem Peripheriebaustein vorgesehen werden müssen.

Vorteile der Erfindung

Der erfindungsgemäße Mikrorechner mit den kennzeichnenden Merkmalen des unabhängigen Patentanspruchs hat demgegenüber den Vorteil, daß nur wenige Datenleitungen zwischen dem Rechnerkern und dem Peripheriebaustein vorgesehen werden müssen und gleichzeitig die Ansteuerung der Schnittstelle durch einen einzelnen, einfachen Befehl des Rechnerkerns erfolgt. Durch die Verringerung der Leitungsanzahl können die Kosten für derartige Mikrorechner verringert werden. Durch die Ansteuerung der Schnittstelle mit einem einzigen Befehl kann das Hauptprogramm besonders einfach und kurz gestaltet werden. Es ist daher für den Programmierer besonders übersichtlich und benötigt nur einen geringen Speicherplatz im ROM. Durch das Anhalten des Rechnerkerns ist keinerlei Abfrage erforderlich, ob die Datenübertragung abgeschlossen ist oder nicht.

Durch die in den abhängigen Patentansprüchen dargestellten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des Mikrorechners nach dem unabhängigen Patentanspruch möglich. Der Mikrorechner mit der erfindungsgemäßen Schnittstelle ist sowohl zum Absenden wie zum Empfangen von Daten geeignet. Der Mikrorechner und der Peripheriebaustein können durch eine gemeinsame Taktleitung synchronisiert werden. Dadurch wird die Übertragung von Nachrichten zwischen den beiden Bausteinen erleichtert.

Zeichnungen

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen die Fig. 1 einen Mikrorechner, Fig. 2 einen Peripheriebaustein, Fig. 3 ein Blockdiagramm für das Lesen von Daten aus einem Peripheriebaustein und Fig. 4 ein Blockdiagramm für das Schreiben von Daten in einen Peripheriebaustein.

Beschreibung

In der Fig. 1 wird ein Blockschaltbild eines erfindungsgemäßen Mikrorechners 1 gezeigt. Der Mikrorechner 1 weist einen Rechnerkern (CPU) 2 auf, der mit einem Adreßbus 3 einem Datenbus 4 und einer Read-Write-Leitung 5 verbunden ist. Über den Adreßbus 3, den Datenbus 4 und die Read-Write-Leitung 5 hat der Mikroprozessor Zugriff auf eine Reihe von nicht dargestellten Speicherbausteinen, wie einem RAM-, einem ROM- oder einem EPROM-, in denen ein Programm und für das Programm erforderliche Daten gespeichert werden können. Weiterhin ist der Rechnerkern 2 über den Adreßbus 3, den Datenbus 4 und die Read-Write-Leitung mit einer seriellen Schnittstelle 20 verbunden. Weiterhin ist die serielle Schnittstelle 20 und der Rechnerkern 2 noch durch eine Leitung 7 verbunden, wobei die serielle Schnittstelle 20 auf der Leitung 7 ein Anhaltesignal für den Rechnerkern 2 erzeugt werden kann, durch welches die weitere Abarbeitung eines Programms durch den Rechnerkern angehalten werden kann. Die serielle Schnittstelle 20 weist eine Ablaufsteuerung 21 auf, die mit dem Adreßbus 3 verbunden ist. Weiterhin ist ein Adreßregister 22, ein Read-Write- Register 23 und ein Datenregister 24 vorgesehen. Das Adreßregister 22 ist mit dem Adressbus 3 verbunden. Das Read-Write-Register 23 ist mit der Read-Write-Leitung 5 verbunden. Das Datenregister 24 ist mit dem Datenbus 4 verbunden. Die Register 22, 23 und 24 können durch Steuerleitungen 25 von der Ablaufsteuerung 21 angesteuert werden. Die Register 22, 23 und 24 sind mit der seriellen Übertragungsleitung 30 verbunden. Die Ablaufsteuerung 21 ist noch mit einer Chip-Select-Leitung 32 verbunden. Weiterhin weist der Mikrorechner 1 noch eine Taktleitung (clock) 31 auf, auf der ein Taktsignal anliegt, durch das die Arbeitsweise des Rechnerkerns 2, der Ablaufsteuerung 21, der Register 22, 23, 24 und eines in der Fig. 2 dargestellten Peripheriebausteins synchronisiert wird. Aus Vereinfachungsgründen sind die Verbindungen der Taktleitung 31 zu den Registern 22, 23, 24 beziehungsweise der Ablaufsteuerung 21 nicht dargestellt. Die Register 22, 23, 24 sind als Schieberegister ausgebildet, die parallel Daten vom Adreßbus 3 und Datenbus 4 lesen oder schreiben können und diese Informationen seriell auf die serielle Übertragungsleitung 30 senden oder empfangen können.

Der Mikrorechner nach der Fig. 1 ist im besonderen Maße geeignet, Aufgaben zu bearbeiten, bei denen häufig ein Zugriff auf einen Perepheriebaustein erforderlich ist. Zum Aufruf der seriellen Schnittstelle wird dabei vom Rechnerkern 2 eine vorgegebene Adresse auf den Adreßbus 3 gegeben, die dann von der Ablaufsteuerung 21 erkannt wird und die serielle Schnittstelle aktiviert. Dabei muß natürlich vorgesehen sein, daß die vorgegebene Adresse für die serielle Schnittstelle reserviert ist, das heißt, daß die anderen Elemente des Mikrorechners 1, wie beispielsweise Speicherelemente wie ROM oder RAM nicht durch die vorgegebene Adresse angesteuert werden können. Wenn die Ablaufsteuerung 21 die vorgesehene Adresse auf dem Adreßbus 3 erkennt, so erzeugt sie ein Anhaltesignal auf der Leitung 7 und stoppt die weitere Abarbeitung des Hauptprogramms durch den Rechnerkern 2. Nach Beendigung des seriellen Datenaustauschs wird dann durch ein entsprechendes Signal auf der Leitung 7 der Rechnerkern 2 zur weiteren Abarbeitung seines Programms veranlaßt. Die serielle Schnittstelle 20 könnte auch direkt von der CPU angesteuert werden, entweder durch einen entsprechenden Teil des Hauptprogramms oder durch den Sprung in ein entsprechendes Unterprogramm. Bei der Steuerung durch das Hauptprogramm müßte dieses sehr lang werden und entsprechend viel Speicherplatz würde verbraucht werden. Unterprogramme können dadurch realisiert werden, daß das Hauptprogramm, welches in der Regel im ROM gespeichert ist, in einem definierten Speicherbereich ein Unterprogramm enthält und das dann, ausgehend vom Hauptprogramm, jeweils das Unterprogramm im ROM aufgerufen wird. Dies hat jedoch den Nachteil, daß die Abarbeitung eines Sprungbefehls in einem Rechnerkern 2 vergleichsweise lange dauert. In der Fig. 1 wird eine serielle Schnittstelle gezeigt, bei der sowohl die Ansteurung durch die CPU besonders einfach erfolgt, wie auch nur ein vergleichsweise geringer Aufwand für die serielle Schnittstelle selbst benötigt wird.

In der Fig. 2 wird ein Peripheriebaustein 40 gezeigt, der ebenfalls eine serielle Schnittstelle 41 aufweist. Die Schnittstelle 41 ist durch einen Adreßbus 3, einen Datenbus 4 und eine Read-Write-Leitung 5 mit einem Speicherbaustein 42 verbunden. Die Schnittstelle 41 weist wieder ein Adreßregister 22, ein Read-Write-Register 23 und ein Datenregister 24 auf, die die gleiche Funktion wie in der Fig. 1 ausüben. In der Ablaufsteuerung 43 ist ein Programm gespeichert, welches mit dem Programm in der Ablaufsteuerung 21 des Mikrorechners 1 zusammenarbeitet. Ablaufsteuerung 43 und Register 22, 23, 24 sind wieder durch Steuerleitungen 25 miteinander verbunden. Die Chip-Select- Leitung 32 ist mit der Ablaufsteuerung 43 verbunden. Die serielle Übertragungsleitung 30 ist mit den Registern 22, 23 und 24 verbunden. Weiterhin wird der Peripheriebaustein 40 mit einem Taktsignal durch die Taktleitung 31 versorgt, welches einen Takt für alle Bauelemente des Peripheriebausteins 40 zur Verfügung stellt. Weiterhin sind die Ablaufsteuerung 43 und das Speicherelement 42 durch eine Enable-Leitung 44 miteinander verbunden.

In der Fig. 3 wird ein erstes Beispiel für die Abarbeitung eines Unterprogramms durch die serielle Schnittstelle des Mikrorechners nach der Fig. 1 durch ein Blockdiagramm dargestellt. Der Programmblock 50 stellt einen Programmschritt des Hauptprogramms dar. In diesem Programmschritt erfolgt ein Befehl, mit dem der Inhalt einer bestimmten Speicheradresse in ein internes Register des Rechnerkerns 2, beispielsweise den sog. Akkumulator, geladen werden soll. Dazu gibt der Rechnerkern 2 die Adresse auf den Adreßbus 3 und erzeugt auf der Read-Write-Leitung 5 ein Read-Signal. Bei der dabei verwendeten Adresse handelt es sich um eine vorbestimmte Adresse des Speichers 42 im Peripheriebaustein 40. Die Ablaufsteuerung 21, die mit dem Adreßbus 3 und der Read-Write-Leitung 5 verbunden ist, erkennt diese Adresse und startet das Unterprogramm, wie es in den Programmschritten 51 bis 55 dargestellt wird. Im Programmschritt 51 sendet die Ablaufsteuerung 21 zunächst über die Anhalteleitung 7 ein Signal an den Rechnerkern 2, welches die weitere Abarbeitung des Hauptprogramms des Rechnerkerns 2 stoppt. Weiterhin sendet die Ablaufsteuerung 21 über die Chip-Select-Leitung 32 ein Signal, welches dem Peripheriebaustein 40 mitteilt, daß nun ein Schreib-Lese-Zugriff auf seinen Speicher erfolgen soll. Im nächsten Programmschritt 52 des Unterprogramms steuert die Ablaufsteuerung 21 durch die Steuerleitung 25 die Register 22 und 23 derart an, daß die Adresse und das Read-Write-Bit vom Adreßbus 3 und der Read-Write-Leitung 5 in die Register eingelesen werden. Im Programmschritt 53 steuert dann die Ablaufsteuerung 21 die Register 22 und 23 in den Schiebebetrieb und versendet die eingelesene Adresse und das Read-Write-Bit über die serielle Datenleitung 30. Im Programmschritt 54 erfolgt eine Pause vorgegebener Länge, während der dem Peripheriebaustein 40 Gelegenheit gegeben wird, die gewünschten Daten bereitzustellen. Im Programmschritt 55 werden dann serielle Daten von der seriellen Datenleitung 30 in das Datenregister 24 eingelesen. Diese eingelesenen Daten werden dann auf den Datenbus 4 gegeben. Die Ablaufsteuerung 21 sendet dann über die Anhalteleitung 7 ein Signal, welches den Rechnerkern 2 zur Fortsetzung des Hauptprogramms im Programmschritt 56 veranlaßt. Der Rechnerkern 2 kann dann die nun auf dem Datenbus 4 anliegenden Daten einlesen. Parallel zu den Programmschritten 51 bis 55 des Unterprogramms erfolgt ein Programm im Peripheriebaustein 40. Während des Programmschrittes 51 wird über die Chip-Select-Leitung 32 ein Signal von der Ablaufsteuerung 43 des Peripheriebausteins 40 empfangen. Die Ablaufsteuerung 43 sendet dann über die Enable-Leitung 44 ein Signal an den Speicherbaustein 42, welches diesen gegen Speicherzugriffe von anderen Elementen des Peripheriebausteins 40 sperrt. Während des Programmschrittes 53 werden die Adresse und das Read-Write-Bit vom Adreßregister 22 und dem Read-Write- Register 23 des Peripheriebausteins 40 eingelesen. Während der Pause 54 steuert die Ablaufsteuerung 43 den Peripheriebaustein 40 derart, daß der Inhalt der vorgegebenen Adresse des Speicherbausteins 42 in das Datenregister 24 des Peripheriebausteins 40 eingelesen wird. Während des Programmschritts 55 werden dann vom Peripheriebaustein 40 die Daten des Datenregisters 24 seriell über die serielle Übertragungsleitung 30 übertragen.

In der Fig. 4 wird ein weiteres Beispiel für eine serielle Datenübertragung gezeigt. Ausgehend vom Programmschritt 60 des Hauptprogramms werden die Programmschritte 61 bis 64 eines Unterprogramms aktiviert und dann das Hauptprogramm mit dem Programmschritt 65 fortgesetzt. Im Programmschritt 60 wird ein Befehl bearbeitet, bei dem Daten aus einem internen Register (Akkumulator) des Speicherkerns 2 zu einer vorgegebenen Adresse übertragen werden sollen. Dabei kann es sich beispielsweise um einen Store-Befehl oder einen Move-Befehl handeln. Die dabei angesprochene Adresse wird wiederum von der Ablaufsteuerung 21 erkannt und der erste Programmschritt 61 des Unterprogramms wird aktiviert. Dabei sendet die Ablaufsteuerung 21 über die Leitung 7 ein Anhaltesignal an den Rechnerkern 2 und stoppt die weitere Abarbeitung von Befehlen durch den Rechnerkern 2. Weiterhin wird ein Chip-Select-Signal über die Leitung 32 zum Peripheriebaustein 40 gesandt. Auf dem Datenbus 4 liegen dann die Daten, auf dem Adreßbus 3 die vorgegebene Adresse und auf der Read-Write-Leitung 5 ein Signal, welches anzeigt, daß der Rechnerkern 2 Daten übertragen will. Im Programmschritt 62 werden dann die Adresse, das Read-Write- Bit und die Daten in die Register 22, 23 und 24 eingelesen.

Im Programmschritt 63 werden dann die Adresse, das Read- Write-Bit und die Daten von den Registern 22, 23, 24 seriell über die serielle Übertragungsleitung 30 zum Peripheriebaustein gesandt. Im nächsten Programmschritt 64 erfolgt dann eine Pause, in der dem Peripheriebaustein die Gelegenheit gegeben wird, die empfangenen Daten in die vorgegebene Speicheradresse des Speicherelements 42 einzuschreiben. Danach erfolgt die Fortsetzung des Hauptprogramms mit dem Programmschritt 65. Parallel zu den Schritten 61 bis 64 wird durch die Ablaufsteuerung 43 des Peripheriebausteins 40 ein Programm zum Einlesen und Speichern der Daten abgearbeitet.

Claims (5)

1. Mikrorechner (1) mit einem Rechnerkern (2) und einer Schnittstelle (20), die durch einen parallelen Adreßbus (3), einen parallelen Datenbus (4) und einer Read-Write-Leitung (5) miteinander verbunden sind, wobei der Rechnerkern (2) zur Ansteuerung der Schnittstelle (20) eine vorgegebene Adresse auf den Adreßbus (3) und ein Signal auf die Read-Write-Leitung gibt, wobei die Adresse einen Speicherplatz in einem Peripheriebaustein (40) angibt, dadurch gekennzeichnet, daß die Schnittstelle (20) als serielle Schnittstelle ausgebildet ist, daß die Schnittstelle (20) die vorgegebene Adresse auf dem Adreßbus (3) erkennt und daraufhin ein Unterprogramm bearbeitet, bei dem in einem ersten Schritt ein Stopsignal zum Rechnerkern (2) gesandt wird, mit dem die Abarbeitung eines Hauptprogrammes angehalten wird, und daß nach der Bearbeitung des Unterprogrammes der Rechnerkern (2) die Abarbeitung des Hauptprogrammes wieder aufnimmt.

2. Mikrorechner nach Anspruch 1, dadurch gekennzeichnet, daß der Rechnerkern (2) beim Anlegen der vorgegebenen Adresse auf dem Adreßbus (3) auf dem Datenbus (4) Daten und auf der Read-Write-Leitung (5) ein Write-Bit anlegt, und daß die serielle Schnittstelle (20) in einem zweiten Schritt des Unterprogramms eine serielle Nachricht absendet, die die Adresse, das Write-Bit und die Daten enthält.

3. Mikrorechner nach Anspruch 1, dadurch gekennzeichnet, daß der Rechnerkern (2) beim Anlegen der vorgegebenen Adresse auf dem Adreßbus (4) auf der Read-Write-Leitung (5) ein Read-Bit anlegt, daß die serielle Schnittstelle (20) in einem zweiten Schritt des Unterprogramms eine serielle Nachricht absendet, die die Adresse und das Read-Bit enthält, daß in einem weiteren Schritt des Unterprogrammes Daten seriell von der Schnittstelle (20) eingelesen werden und auf den Datenbus (4) gegeben werden, und daß der Rechnerkern (2) bei der Wiederaufnahme der Abarbeitung des Hauptprogramms die Daten auf den Datenbus (4) einliest.

4. Mikrorechnersystem mit einem Mikrorechner (1) nach einem der vorhergehenden Ansprüche und einem Peripheriebaustein (40), dadurch gekennzeichnet, daß der Peripheriebaustein (40) mit einer Taktleitung (31) mit einem Taktsignal des Mikrorechners (1) verbunden ist, daß der Peripheriebaustein (40) ebenfalls eine serielle Schnittstelle (20) aufweist und daß der Austausch von Nachrichten zwischen den beiden seriellen Schnittstellen (20) durch das Taktsignal synchronisiert wird.

5. Mikrorechnersystem nach Anspruch 4, dadurch gekennzeichnet, daß der Peripheriebaustein (40) in Abhängigkeit von einem Read-Bit oder einem Write-Bit aus einem Speicherelement (42) mit der vorgegebenen Adresse Daten bereitstellt oder in die vorgegebene Adresse schreibt.