DE102008008196A1

DE102008008196A1 - Speicherkarte, Speichersystem und Verfahren zum Betreiben eines Speichersystems

Info

Publication number: DE102008008196A1
Application number: DE102008008196A
Authority: DE
Inventors: Ki-Hong Suwon Kim; Byeong-Hoon Lee; Seung-Won Seongnam Lee; Sun-Kwon Suwon Kim
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2007-02-06
Filing date: 2008-01-31
Publication date: 2008-09-04
Also published as: KR100875978B1; CN101241752A; KR20080073544A; US20080189474A1; CN101241752B; US7970982B2; US20110225351A1

Abstract

Eine Speicherkarte (200) umfasst einen ersten Speicherchip (220), welcher auf alle extern eingegebenen Befehle reagiert; und einen zweiten Speicherchip (240), welcher auf Befehle unter den extern eingegebenen Befehlen reagiert, welche für Lese-, Programmier- und Löschoperationen von Daten relevant sind, wobei eine Kartenidentifikationsinformation, die im ersten Speicherchip (220) gespeichert ist, eine Kapazitätsinformation umfasst, welche mit einer Summe von Größen des ersten und des zweiten Speicherchips (220, 240) korrespondiert.

Description

Die vorliegende Erfindung bezieht sich auf eine Speicherkarte, ein Speichersystem und ein Verfahren zum Betreiben eines Speichersystems.
Multimediakarten (MMCs) sind Arten von Kommunikationsmedien- und Datenspeichereinheiten, welche allgemein in kostengünstigen Geräten verwendet werden, die für normale Benutzer vorgesehen sind. MMCs werden gewöhnlich entworfen, um in verschiedenen Applikationen betrieben zu werden, wie Smart-Phones, Kameras, persönliche Datenassistenten (PDAs), digitale Recorder, MP3-Player, Pager usw. MMCs zeichnen sich dadurch aus, dass sie einfach handzuhaben sind und eine hohe Leistungsfähigkeit bei niedrigen Preisen aufweisen.
1 zeigt ein schematisches Blockdiagramm einer allgemeinen Multimediakarte.
Bezugnehmend auf 1 umfasst die MMC 20 einen MMC-Steuerchip 22 und einen Flashspeicher 24. Der MMC-Steuerchip 22 und der Flashspeicher 24 sind jeweils als unabhängige Chips entworfen. Mit anderen Worten ist die MMC 20 ist aus zwei Chips aufgebaut. Der Flashspeicher 24 wird aus einem NAND-Typ gebildet, der aus dem Stand der Technik wohlbekannt ist. Der MMC-Steuerchip 22 dient zum Ausführen von Schnittstellenfunktionen zwischen einem Host 10 und dem Flashspeicher 24.
Da die MMC 20 mit zwei Chips organisiert ist, werden die Kosten für die Herstellung der MMC 20 erhöht. Weiter kann die Datensicherheit aufgrund der offenen Daten, die zwischen dem MMC-Steuerchip 22 und dem Flashspeicher 24 übertragen werden, schlechter sein.
Um diese Probleme zu lösen, wird neuerdings die Herstellung einer Einchip-MMC 40 vorgeschlagen, wie sie in 2 dargestellt ist. In der MMC 40 ist eine MMC-Steuereinheit 44 und ein Flashspeicher 46 in einem einzelnen Chip 42 integriert. Da die Einchip-MMC 40 ohne Anschlüsse und Signalleitungen zum Verbinden der MMC-Steuereinheit 44 mit dem Flashspeicher 46 strukturiert werden kann, wird der Chipbereich schmaler und kann mit niedrigeren Kosten hergestellt werden. Des Weiteren wird die Datensicherheit erhöht, da die zwischen der MMC-Steuereinheit 44 und dem Flashspeicher 46 übertragenen Daten nicht mehr offen zugänglich sind.
Generell erfordern Applikationen mit einem großen Bereich und diversen Benutzern MMCs, welche in der Speicherkapazität variabel sind. Wenn eine Anzahl von Flashspeichern 24 in der in 1 dargestellten MMC 20 bereitgestellt wird und Veränderungen in einer Firmware der MMC-Steuereinheit 22 vorgenommen werden, kann die Kapazität der MMC 20 variabel sein.
Es ist jedoch für die MMC 40 nicht einfach, die Speicherkapazität des Flashspeichers zu variieren. Um die Speicherkapazität des Flashspeichers zu variieren, ist es erforderlich, einen Speicherchip herzustellen, der neu entwickelte Schaltkreismuster verwendet und der der MMC eine Mehrzahl von Speicherchips bereitstellt. Um eine MMC mit einer Mehrzahl von Speicherchips zu organisieren, sollte ein Schnittstellenmuster zwischen einem Host und der MMC berücksichtigt werden.
Der Erfindung liegt das technische Problem zugrunde, eine Speicherkarte, ein Speichersystem und ein Verfahren zum Betreiben eines Speichersystems bereitzustellen, welche das Variieren der Speicherkapazität einer Speicherkarte erleichtern.
Die Erfindung löst dieses Problem durch Bereitstellung einer Speicherkarte mit den Merkmalen des Patentanspruchs 1, eines Speichersystems mit den Merkmalen des Patentanspruchs 15 oder 34 und eines Verfahrens zum Betreiben eines Speichersystems mit den Merkmalen des Patentanspruchs 27.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben, deren Wortlaut hiermit durch Bezugnahme in die Beschreibung aufgenommen wird, um unnötige Textwiederholungen zu vermeiden.
Beispielhafte Ausführungsformen der vorliegenden Erfindung sind auf die Bereitstellung einer Speicherkarte mit einer Mehrzahl von Speicherchips, auf ein Speichersystem mit der Speicherkarte und auf ein Verfahren zum Betreiben eines Speichersystems gerichtet.
Gemäß einer beispielhaften Ausführungsform kann das Verfahren einen Schritt zum Konvertieren einer Adresse, die von einem Host bereitgestellt wird, in eine erste Adresse umfassen, um auf einen ersten Speicherchip zuzugreifen, wenn die vom Host bereitgestellte Adresse zu einer ersten Adressengruppe gehört.
Entsprechend einer beispielhaften Ausführungsform, kann das Verfahren weiter einen Schritt zum Konvertieren einer Adresse, die von einem Host bereitgestellt wird, in eine erste Adresse umfassen, um auf einen zweiten Speicherchip zuzugreifen, wenn die vom Host bereitgestellte Adresse zu einer zweiten Adressengruppe gehört.
Vorteilhafte, nachfolgend im Detail beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläuterten, herkömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt. Es zeigt/zeigen:
1 ein schematisches Blockdiagramm einer allgemeinen Multimediakarte,
2 ein schematisches Blockdiagramm einer Einchip-Multimediakarte,
3 ein Blockdiagramm eines Speichersystems, das eine Multimediakarte in Übereinstimmung mit einer beispielhaften Ausführungsform der vorliegenden Erfindung umfasst,
4 ein Blockdiagramm zur konkreten Darstellung einer funktionalen Struktur eines ersten Speicherchips des in 3 dargestellten Systems,
5 ein Flussdiagramm zur Darstellung einer Operation eines Speicherkartensystems gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung,
6 ein Flussdiagramm zur Darstellung einer Operation einer Multimediakartensteuereinheit eines zweiten Speicherchips in dem Speicherkartensystem gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung,
7 ein schematisches Diagramm zur Darstellung einer Einteilung von Flashspeichern in zwei Speicherchips mittels einer Adresse, die vom Host eingegeben wird,
8 ein schematisches Diagramm zur Darstellung einer Einteilung von Flashspeichern in zwei Speicherchips während eines Verschachtelungsmodus mittels einer Adresse, die vom Host eingegeben wird, und
9 ein Blockdiagramm eines Speichersystems gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung.
3 ist ein Blockdiagramm eines Speichersystems, das eine Multimediakarte in Übereinstimmung mit einer beispielhaften Ausführungsform der vorliegenden Erfindung umfasst.
Bezugnehmend auf 3 ist ein Speichersystem 1000 aus einem MMC-Host 100 und einer MMC 200 aufgebaut. Die MMC 200 gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung ist dazu ausgebildet, während eines bzw. in einem MMC-Schnittstellenmodus mit dem MMC-Host 100 zu kommunizieren. Das bedeutet, dass die MMC 200 als Multimediakarte verwendet wird. Die MMC 200 umfasst einen ersten und einen zweiten Speicherchip 220 und 240. Der erste Speicherchip 220 umfasst eine MMC-Steuereinheit 222 und einen Flashspeicher 224, welche als Einzelchips ausgebildet sind. Der zweite Speicherchip 240 umfasst ebenfalls eine MMC-Steuereinheit 242 und einen Flashspeicher 244, welche als Einzelchips ausgebildet sind. Ein nicht dargestelltes Speicherzellenfeld umfasst Firmware zum Handhaben des Flashspeichers. Die Struktur und der Betrieb des ersten Speicherchips 220 werden nachfolgend exemplarisch beschrieben, da eine Ähnlichkeit zwischen dem ersten und dem zweiten Speicherchip 220 und 240 besteht.
Die in 3 dargestellte MMC 200 umfasst die beiden Speicherchips 220 und 240. Diese Speicherchips 220 und 240 speichern eine gleiche Chipidentifikation (ID). Kapazitätsinformation, die dem MMC-Host 100 vom ersten Speicherchip 220 bereitgestellt wird, entspricht einer Summe der Speicherkapazitäten der Flashspeicher 224 und 244. Die Flashspeicher 224 und 244 sind über Adressen zugänglich, welche voneinander verschieden sind. Der MMC-Host 100 greift auf die MMC 200 mit einem gleichen Modus wie zur Herstellung einer Verbindung mit einer MMC zu, welche einen einzelnen Flashspeicher aufweist, der mit der Summe der Kapazitäten der Flashspeicher 224 und 244 korrespondiert.
4 ist ein Blockdiagramm zur Darstellung einer funktionalen Struktur des ersten Speicherchips 220, welcher in 3 dargestellt ist.
Bezugnehmend auf 4 umfasst die MMC-Steuereinheit 222 des ersten Speicherchips 220 eine zentrale Verarbeitungseinheit (CPU) 311, ein ROM 312, eine Hostschnittstelle 313, einen Puffer-RAM 314, einen Flashschnittstellenblock 315 und ein Register 316, welche mit der CPU 311 verbunden sind. Der ROM 312 speichert Firmware zum Verwalten des Flashspeichers 224. Die CPU 311 arbeitet in Reaktion auf einen Befehl, der über die Hostschnittstelle 313 und weiter über den Systembus übertragen wird und verwaltet den Flashspeicher 224 mittels der im ROM 312 gespeicherten Firmware. Der ROM 312 speichert einen Kartenfirmwarecode.
Die Hostschnittstelle 313 stellt eine Schnittstellenoperation mit dem Host 100 aus 3 bereit. Die Hostschnittstelle 313 konvertiert beispielsweise serielle Daten/Adressen, die vom Host 100 übertragen werden, in pa rallele Daten/Adressen. Der Flashschnittstellenblock 315 stellt eine Schnittstellenoperation mit dem Flashspeicher 224 bereit. Der Flashschnittstellenblock 315 wird von der CPU 311 gesteuert und ist dazu konfiguriert, Steuersignale und Adressen zu erzeugen, die für Lese-, Programmier- und Löschoperationen erforderlich sind. Der Flashschnittstellenblock 315 ist beispielsweise dazu ausgebildet, einen Zeitablauf während der Lese-, Programmier- und Löschoperationen des Flashspeichers 224 zu steuern.
Der Puffer-RAM 314 wird als Arbeits-RAM der CPU 311 verwendet. Der Puffer-RAM 314 wird auch zum behelfsmäßigen Speichern der Daten verwendet, die zwischen dem Host 100 aus 3 und dem Flashspeicher 224 übertragen werden. Der Host 100 und die MMC 200 sind dazu konfiguriert, im Betrieb über verschiedene nicht dargestellte Schnittstellengeräte zu kommunizieren, wie PCI (Peripheral Component Interconnect), USB (Universal Serial Bus) usw.
Wie aus 4 hervorgeht, umfasst der Flashspeicher 224 ein Speicherzellenfeld 330 und einen peripheren Block 340. Ein spezifisches Feld des Speicherzellenfelds 330 speichert eine Karten-ID und Betriebsparameter, wie beispielsweise eine Flashspeichergröße, eine maximale Datenzugriffszeit, Datenübertragungsrate usw. Die Karten-ID und die Betriebparameter, welche im spezifischen Feld des Speicherzellenfelds 330 gespeichert sind, werden beim Einschalten unter der Steuerung von der CPU 311 in die Register 316 der MMC-Steuereinheit 222 gespeichert.
Der periphere Block 340 führt Lese-, Programmier- und Löschoperationen durch die MMC-Steuereinheit 222 durch. Der periphere Block 340 ist dazu ausgebildet, einen Zeilen- und einen Spaltendecoder 341 und 342, einen Befehlsdecoder 343, eine Steuerlogikeinheit bzw. Steuereinheitslogik 344, einen Seitenpufferschaltkreis 345, einen Spaltengatter schaltkreis bzw. Y-Gatingblock 346 und einen Eingabe/Ausgabepuffer- und Zwischenspeicherschaltkreis bzw. I/O-Puffer- und Zwischenspeicher 347 zu umfassen. Die Elemente des peripheren Blocks 340 sind dem Fachmann wohlbekannt, so dass keine weitergehende Beschreibung erfolgt.
Die Chip-ID und Betriebsparameter, welche in den Registern 316 des ersten Speicherchips 220 gespeichert sind, sind identisch mit denen, welche in nicht dargestellten Registern des zweiten Speicherchips 240 aus 3 gespeichert sind. Daher kann ein Kartenidentifikationsmodus, in welchem beim Einschalten der MMC-Host 100 die Chip-ID und die Betriebsparameter der MMC 200 anfordert, durch Bereitstellen der Kartenidentifikationsinformation an den MMC-Host 100 vom ersten und/oder zweiten Speicherchip 220 und/oder 240 erfolgen. Bei dieser beispielhaften Ausführungsform der vorliegenden Erfindung reagiert der erste Speicherchip 220 auf die Anforderung der Kartenidentifikationsinformation durch den in 3 dargestellten Host 100, da der erste Speicherchip 220 als Primärchip gesetzt ist.
Der Host 100 gibt Adressen in einem Paketmodus mit Referenz auf ein MMC-Protokoll an die MMC 200 aus. Die MMC 200 führt eine Lese-, Programmier- oder Löschoperation mit den vom Host bereitgestellten Adressen aus.
Eine Gruppe von Adressen, die vom Host 100 bereitgestellt wird, wird auf den Flashspeicher 224 des ersten Speicherchips 220 abgebildet, während eine andere Gruppe auf den Flashspeicher 244 des zweiten Speicherchips 240 abgebildet wird. Diese Adressenabbildungsstruktur wird durch die MMC-Steuereinheiten 222 und 242 umgesetzt.
5 ist ein Flussdiagramm zur Darstellung einer Operation der MMC-Steuereinheit 222 im ersten Speicherchip 220 des Speicherkartensys tems gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung. Nachfolgend wird die Operation der MMC-Steuereinheit 222 im ersten Speicherchip 220 gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung detailliert beschrieben.
Wie allgemein bekannt ist, wird die MMC 200 vom Host mit Energie versorgt, wenn die MMC 200 mit dem Host 100 verbunden ist. Wenn die MMC 200 mit Energie versorgt wird, wird die MMC 200 in einen bekannten Identifikationsmodus versetzt. Während der erste Speicherchip 220 der MMC 200 mit Energie versorgt wird, werden während eines Schritts 510 die Karten-ID und Betriebsparameter, die im Speicherzellenfeld 330 gespeichert sind, unter der Steuerung der CPU 311 in die Register 316 gespeichert. Die Karten-ID und die Betriebsparameter, welche in den Registern 316 gespeichert sind, werden in Übereinstimmung mit einem bekannten Prozess während des Kartenidentifikationsmodus zum Host 100 übertragen. Auf die Ausgabe eines ersten Befehls CMD1 im Schritt 520 wird ein Bereitzustand im Schritt 530 gesetzt, und auf die Ausgabe eines zweiten Befehls CMD2 im Schritt 540 wird im Schritt 550 ein Identifikationszustand gesetzt. Dann wird auf die Ausgabe eines dritten Befehls CMD3 im Schritt 560 eine Entscheidung im Schritt 570 getroffen, ob alle Karten-IDs vorhanden sind. Die Schritte 520 bis 570 gemäß 5 sind vorgesehen, um den Kartenidentifikationsmodus auszuführen. Da der Kartenidentifikationsmodus aus dem Stand der Technik gut bekannt ist, wird hier auf eine weitere Beschreibung verzichtet.
Wenn der Kartenidentifikationsmodus abgeschlossen ist, wird der erste Speicherchip 220 der MMC 200 im Schritt 580 in einen Bereitschaftszustand für einen Datenübertragungsmodus versetzt. Während des Datenübertragungsmodus wird der Flashspeicher 224 durch die MMC-Steuereinheit 222 verwaltet.
6 ist ein Flussdiagramm zur Darstellung einer Operation der MMC-Steuereinheit 242 im zweiten Speicherchip 240 des Speicherkartensystems gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung.
Bezugnehmend auf 4 und 6 wird der zweite Speicherchip 240 der MMC 200 zusammen mit dem ersten Speicherchip 220 in den Kartenidentifikationsmodus gesetzt, wenn die MMC 200 mit Energie versorgt wird. Während der zweite Speicherchip 240 mit Energie versorgt wird, werden während eines Schritts 610 die Karten-ID und Betriebsparameter, die im Speicherzellenfeld 330 des Flashspeichers 244 gespeichert sind, unter der Steuerung der CPU 311 der MMC-Steuereinheit 242 in die Register 316 gespeichert. Die Karten-ID und die Betriebsparameter des zweiten Speicherchips 240 werden nicht zum Host 100 übertragen, da sie identisch mit der Karten-ID und den Betriebsparametern des ersten Speicherchips 220 sind, welche bereits übertragen wurden.
Wenn der Kartenidentifikationsmodus abgeschlossen ist, wird der zweite Speicherchip 240 der MMC 200 im Schritt 620 in einen Bereitschaftszustand für einen Datenübertragungsmodus versetzt. Während des Datenübertragungsmodus wird der Flashspeicher 244 durch die MMC-Steuereinheit 242 verwaltet.
Der Host 100 gibt Adressen an die MMC 200 für Lese-, Programmier- und Löschoperationen aus. Die Steuereinheit 222 der MMC 200 ist dazu ausgebildet, korrespondierend mit einem Befehl, der vom Host 100 eingegeben wird, eine Lese-, Programmier- und Löschoperation zu steuern, wenn eine Adresse, die vom Host 100 angelegt wird, zu einer Gruppe von Adressen zur Auswahl des Flashspeichers 224 gehört. Die Steuereinheit 242 der MMC 200 ist dazu ausgebildet, korrespondierend mit einem Befehl, der vom Host 100 eingegeben wird, eine Lese-, Programmier- und Löschoperation zu steuern, wenn eine Adresse, die vom Host angelegt wird, zu einer andren Gruppe von Adressen zur Auswahl des Flashspeichers 244 gehört.
7 ist ein schematisches Diagramm zur Darstellung einer Einteilung von Flashspeichern in zwei Speicherchips mittels einer Adresse, die vom Host eingegeben wird.
Bezugnehmend auf 7, wird eine erste Gruppe von Adressen A₁ bis A_k von Adressen A₁ bis A_n, die von einem Host 710 bereitgestellt werden, zur Auswahl eines Flashspeichers 724 eines ersten Speicherchips 720 verwendet, während eine andere Gruppe von Adressen A_k+1, bis A_n von den Adressen A₁ bis A_n, die vom Host 710 bereitgestellt werden, zur Auswahl eines Flashspeichers 734 eines zweiten Speicherchips 730 verwendet wird.
Eine MMC-Steuereinheit 722 des ersten Speicherchips 720 ist dazu ausgebildet, korrespondierend mit einem Befehl, der vom Host 710 eingegeben wird, eine Lese-, Programmier- und Löschoperation zu steuern, wenn eine Adresse, die vom Host 710 angelegt wird, zu der Adressengruppe von A₁ bis A_k gehört. Eine MMC-Steuereinheit 732 des zweiten Speicherchips 730 ist dazu ausgebildet, korrespondierend mit einem Befehl, der vom Host 710 eingegeben wird, eine Lese-, Programmier- und Löschoperation zu steuern, wenn eine Adresse, die vom Host 710 angelegt wird, zu der anderen Adressengruppe von A_k+1 bis A_n gehört.
8 ist ein schematisches Diagramm zur Darstellung einer Aufteilung von Flashspeichern in zwei Speicherchips während eines Verschachtelungsmodus mittels einer Adresse, die vom Host eingegeben wird.
Bezugnehmend auf 8 werden ungeradzahlige Adressen A₁, A₃, ..., und A_n-1 von Adressen A₁ bis A_n, die von einem Host 810 bereitgestellt werden, zur Auswahl eines Flashspeichers 824 eines ersten Speicher chips 820 verwendet, während geradzahlige Adressen A₂, A₄, ..., und A_n von den Adressen A₁ bis A_n, die vom Host 810 bereitgestellt werden, zur Auswahl eines Flashspeichers 834 eines zweiten Speicherchips 830 verwendet werden.
Eine MMC-Steuereinheit 822 des ersten Speicherchips 820 isr dazu ausgebildet, korrespondierend mit einem Befehl, der vom Host 810 eingegeben wird, eine Lese-, Programmier- und Löschoperation zu steuern, wenn eine Adresse, die vom Host 810 angelegt wird, zu den ungeradzahligen Adressen A₁, A₃, ..., und A_n-1 gehört. Eine MMC-Steuereinheit 832 des zweiten Speicherchips 830 ist dazu ausgebildet, korrespondierend mit einem Befehl, der vom Host 810 eingegeben wird, eine Lese-, Programmier- und Löschoperation zu steuern, wenn eine Adresse, die vom Host 810 angelegt wird, zu den geradzahligen Adressen A2, A4, ..., und A_n gehört.
Als solches kann, wenn der Host 810 während eines Verschachtelungsmodus auf die Flashspeicher 824 und 834 zugreift, eine Überlappung zwischen den Zeitabläufen der Zugriffe auf die Flashspeicher 824 und 834 durch den Host 810 vorliegen, wodurch eine Verbesserung der Datenübertragungsrate zwischen dem Host 810 und der MMC 800 möglich ist.
Bei einer beispielhaften Ausführungsform können die Flashspeicher mit zwei Speicherchips in Einheiten von Seiten oder Blöcken aufgeteilt werden. Als Beispiel wird auf den ersten Speicherchip zugegriffen, wenn eine vom Host eingegebene Adresse mit einer Adresse zur Auswahl einer ungeradzahligen Seite korrespondiert, während auf den zweiten Speicherchip zugegriffen wird, wenn eine vom Host eingegebene Adresse mit einer Adresse zur Auswahl einer geradzahligen Seite korrespondiert. Andererseits wird auf den ersten Speicherchip zugegriffen, wenn eine vom Host eingegebene Adresse mit einer Adresse zur Auswahl ei ner Gruppe von Seiten mit einer Reihenfolge von 1, 2, 5, 6, 9, ..., korrespondiert, während auf den zweiten Speicherchip zugegriffen wird, wenn eine vom Host eingegebene Adresse mit einer Adresse zur Auswahl einer anderen Gruppe von Seiten mit einer Reihenfolge von 3, 4, 7, 8, 11, 12 ..., korrespondiert. Als solches kann dieser Verschachtelungsmodus, in welchem der Host auf die Flashspeicher zugreift, eine Überlappung zwischen den Zeitabläufen der Zugriffe auf die Flashspeicher durch den Host erzeugen, wodurch eine Datenübertragungsrate zwischen dem Host und der MMC verbessert wird.
9 ist ein Blockdiagramm eines Speichersystems gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung.
Bezugnehmend auf 9 umfasst das Speichersystem einen MMC-Host 910 und MMCs 930 und 940, die mit dem Host 910 über einen MMC-Bus 920 gekoppelt sind. Die mit dem MMC-Bus 920 gekoppelten MMCs 930 und 940 speichern die gleiche Karten-ID. Eine primäre Karte der MMCs 930 und 940 stellt dem Host 910 die Kartenidentifikationsinformation zur Verfügung, welche Daten umfasst, die mit einer Summe der Speicherkapazitäten der MMCs 930 und 940 korrespondieren. Daher erzeugt der Host 910 Signale, um auf die MMCs 930 und 940 zuzugreifen, die denen eines Zugriffs auf eine MMC entsprechen, welche nur einen einzelnen Speicher aufweist, der mit der Summe der Speicherkapazitäten der MMCs 930 und 940 korrespondiert.
Jede der MMCs 930 und 940 umfasst eine nicht dargestellten MMC-Steuereinheit und einen nicht dargestellten Flashspeicher. Die Steuereinheit der MMC 930 ist dazu ausgebildet, korrespondierend mit einem Befehl, der vom Host 910 eingegeben wird, eine Lese-, Programmier- und Löschoperation zu steuern, wenn eine Adresse, die vom Host 910 angelegt wird, zu einer Gruppe von Adressen gehört. Die Steuereinheit der MMC 940 ist dazu ausgebildet, korrespondierend mit einem Befehl, der vom Host 910 eingegeben wird, eine Lese-, Programmier- und Löschoperation zu steuern, wenn eine Adresse, die vom Host angelegt wird, zu einer anderen Gruppe von Adressen gehört.
Ein derartiges MMC-System ermöglicht es durch Koppeln von zwei oder mehr MMCs mit dem MMC-Bus 920 den gleichen Effekt zu erzielen wie für den Fall, in welchem die Kapazität einer einzelnen MMC erhöht wird.
Während die beispielhaften Ausführungsformen der vorliegenden Erfindung in Verbindung mit einer MMC beschrieben wurden, ist es jedoch möglich, dass die vorliegende Erfindung mit verschiedenen Arten von Kartensystemen verwendet wird, welche eine Verbindung zu einem Host aufweisen und mit diesem kommunizieren und einen Speicherchip umfassen, wie beispielsweise SD-Karten (Secure Digital Cards), USB-Speicher, Kompaktflashspeicher (CF-Speicher) usw.
Gemäß beispielhaften oben beschriebenen Ausführungsformen der vorliegenden Erfindung ist die Speicherkarte dazu in der Lage, eine Mehrzahl von Speicherchips aufzuweisen. Daher ist es auf einfache Weise möglich eine Kapazität der Speicherkarte auf unterschiedliche Arten festzulegen. Des Weiteren ist es unter Verwendung der gleichen Karten-ID für die Mehrzahl von mit dem MMC-Bus gekoppelten MMCs möglich, den gleichen Effekt wie für den Fall zu erzielen, in welchem die Kapazität einer einzelnen MMC erhöht wird.

Claims

Speicherkarte (200), umfassend: – einen ersten Speicherchip (220), welcher auf alle extern eingegebene Befehle reagiert, und – einen zweiten Speicherchip (240), welcher auf Befehle unter den extern eingegebenen Befehlen reagiert, welche für Lese-, Programmier- und Löschoperationen von Daten relevant sind, – wobei eine Kartenidentifikationsinformation, die im ersten Speicherchip gespeichert ist, eine Kapazitätsinformation umfasst, welche mit einer Summe von Größen des ersten und des zweiten Speicherchips korrespondiert.
Speicherkarte nach Anspruch 1, wobei der zweite Speicherchip die gleiche Kartenidentifikationsinformation wie der erste Speicherchip speichert.
Speicherkarte nach Anspruch 1 oder 2, wobei der erste Speicherchip umfasst: – einen ersten Flashspeicher, und – eine erste Steuereinheit, welche dazu ausgebildet ist, den ersten Flashspeicher zu steuern.
Speicherkarte nach Anspruch 3, wobei der erste Flashspeicher umfasst: – ein Speicherzellenfeld und – einen peripheren Block, der dazu konfiguriert ist, Lese-, Programmier- und Löschoperationen des Speicherzellenfelds von der ersten Steuereinheit zu steuern.
Speicherkarte nach Anspruch 4, wobei das Speicherzellenfeld des ersten Flashspeichers die Kartenidentifikationsinformation speichert.
Speicherkarte nach Anspruch 4 oder 5, wobei die erste Steuereinheit ein Register zum Speichern der Kartenidentifikationsinformation aufweist, die beim Einschalten von dem peripheren Block ausgelesen wird.
Speicherkarte nach Anspruch 6, wobei die erste Steuereinheit des ersten Speicherchips die Kartenidentifikationsinformation in Reaktion auf einen extern bezogen auf die Speicherkarte eingegebenen Befehl nach extern ausgibt.
Speicherkarte nach einem der Ansprüche 1 bis 7, wobei die Speicherkarte eine Multimediakarte ist.
Speicherkarte nach Anspruch 8, wobei die erste Steuereinheit umfasst: – eine CPU, – eine Hostschnittstelle, die dazu konfiguriert ist, unter der Steuerung der CPU in einem Multimediakartenschnittstellenmodus mit extern zu kommunizieren, – eine Flashschnittstelle, welche dazu konfiguriert ist, den peripheren Block unter der Steuerung der CPU zu steuern, und – einen Puffer-RAM, welcher zwischen der Hostschnittstelle und der Flashschnittstelle eingeschleift ist und dazu konfiguriert ist, temporär Übertragungsdaten zu speichern.
Speicherkarte nach einem der Ansprüche 1 bis 9, wobei der zweite Speicherchip umfasst: – einen zweiten Flashspeicher und – eine zweite Steuereinheit, die dazu ausgebildet ist, den zweiten Flashspeicher zu steuern.
Speicherkarte nach Anspruch 10, wobei der zweite Flashspeicher umfasst: – ein Speicherzellenfeld und – einen peripheren Block, der dazu konfiguriert ist, Lese-, Programmier- und Löschoperationen des Speicherzellenfelds von der zweiten Steuereinheit zu steuern.
Speicherkarte nach Anspruch 11, wobei das Speicherzellenfeld des zweiten Flashspeichers die Kartenidentifikationsinformation speichert.
Speicherkarte nach einem der Ansprüche 10 bis 12, wobei die zweite Steuereinheit des zweiten Speicherchips ein Register zum Speichern der Kartenidentifikationsinformation aufweist, die beim Einschalten von dem peripheren Block ausgelesen wird.
Speicherkarte nach einem der Ansprüche 10 bis 13, wobei die zweite Steuereinheit umfasst: – eine CPU, – eine Hostschnittstelle, die dazu konfiguriert ist, unter der Steuerung der CPU in einem Multimediakartenschnittstellenmodus mit extern zu kommunizieren, – eine Flashschnittstelle, welche dazu konfiguriert ist, den peripheren Block unter der Steuerung der CPU zu steuern, und – einen Puffer-RAM, der zwischen der Hostschnittstelle und der Flashschnittstelle eingeschleift ist und der dazu konfiguriert ist, temporär Übertragungsdaten zu speichern.
Speichersystem umfassend: – einen Host und – eine Multimediakarte oder eine Speicherkarte nach einem der Ansprüche 1 bis 14, welche dazu konfiguriert ist, mit dem Host zu kommunizieren, – wobei die Multimediakarte umfasst: – einen ersten Speicherchip, welcher auf alle vom Host eingegebenen Befehle reagiert, und – einen zweiten Speicherchip, welcher auf Befehle unter den vom Host eingegebenen Befehlen reagiert, welche für Schreib- und Löschoperationen von Daten relevant sind, – wobei eine Kartenidentifikationsinformation, die im ersten Speicherchip gespeichert ist, eine Kapazitätsinformation umfasst, welche mit einer Summe von Größen des ersten und des zweiten Speicherchips korrespondiert.
Speichersystem nach Anspruch 15, wobei der zweite Speicherchip die gleiche Kartenidentifikationsinformation wie der erste Speicherchip speichert.
Speichersystem nach Anspruch 15 oder 16, wobei der erste und der zweite Speicherchip jeweils umfassen: – einen Flashspeicher und – eine Steuereinheit, welche dazu ausgebildet ist, den Flashspeicher zu steuern.
Speichersystem nach Anspruch 17, wobei der Flashspeicher umfasst: – ein Speicherzellenfeld und – einen peripheren Block, der dazu konfiguriert ist, Lese-, Programmier- und Löschoperationen des Speicherzellenfelds von der Steuereinheit zu steuern.
Speichersystem nach Anspruch 18, wobei das Speicherzellenfeld die Kartenidentifikationsinformation speichert.
Speichersystem nach Anspruch 19, wobei die Steuereinheit ein Register zum Speichern der Kartenidentifikationsinformation aufweist, die beim Einschalten von dem peripheren Block ausgelesen wird.
Speichersystem nach Anspruch 20, wobei der Host während eines Kartenidentifikationsmodus der Multimediakarte einen Befehl zum Lesen der Kartenidentifikationsinformation bereitstellt und der erste Speicherchip der Multimediakarte die Kartenidentifikationsinformation in Reaktion auf den vom Host bereitgestellten Lesebefehl an den Host ausgibt.
Speichersystem nach einem der Ansprüche 15 bis 21, wobei die Steuereinheit ein ROM aufweist, welcher Firmware zum Steuern des Flashspeichers speichert.
Speichersystem nach einem der Ansprüche 15 bis 22, wobei der Host während des Zugriffs auf die Multimediakarte der Multimediakarte eine Adresse bereitstellt.
Speichersystem nach Anspruch 23, wobei die Steuereinheit dazu ausgebildet ist, den Zugriff auf ein Speicherzellenfeld zu steuern, das der Adresse zugeordnet ist, wenn die vom Host bereitgestellte Adresse zu einer ersten Adressengruppe gehört.
Speichersystem nach Anspruch 24, wobei die Steuereinheit dazu ausgebildet ist, den Zugriff auf ein Speicherzellenfeld zu steuern, das der Adresse zugeordnet ist, wenn die vom Host bereitgestellte Adresse zu einer zweiten Adressengruppe gehört.
Speichersystem nach Anspruch 25, wobei die erste Adressengruppe ungeradzahlige Adressen umfasst und die zweite Adressengruppe geradzahlige Adressen umfasst.
Verfahren zum Betreiben eines Speichersystems, welches einen Host und eine Multimediakarte mit einem ersten und einen zweiten Speicherchip umfasst, mit den Schritten: – Verbinden der Multimediakarte mit dem Host, – Übertragen von Kartenidentifikationsinformation vom ersten Speicherchip der Multimediakarte an den Host und – Ausführen einer Lese-, Programmier- oder Löschoperation bezogen auf den ersten und/oder den zweiten Speicherchip unter Steuerung durch den Host, – wobei die im ersten Speicherchip gespeicherte Kartenidentifikationsinformation eine Kapazitätsinformation umfasst, welche mit einer Summe von Größen des ersten und des zweiten Speicherchips korrespondiert.
Verfahren nach Anspruch 27, wobei der zweite Speicherchip die gleiche Kartenidentifikationsinformation wie der erste Speicherchip speichert.
Verfahren nach Anspruch 27 oder 28, wobei der erste und der zweite Speicherchip jeweils Flashspeicherchips sind.
Verfahren nach Anspruch 29, weiter umfassend, dass der Flashspeicherchip mit einer Adresse versorgt wird, welche vom Host bereitgestellt wird.
Verfahren nach Anspruch 30, wobei der erste Speicherchip die Lese-, Programmier- oder Löschoperation ausführt, wenn die vom Host bereitgestellte Adresse zu einer ersten Adressengruppe gehört.
Verfahren nach Anspruch 31, wobei der zweite Speicherchip die Lese-, Programmier- oder Löschoperation ausführt, wenn die vom Host bereitgestellte Adresse zu einer zweiten Adressengruppe gehört.
Verfahren nach Anspruch 32, wobei die erste Adressengruppe ungeradzahlige Adressen umfasst und die zweite Adressengruppe geradzahlige Adressen umfasst.
Speichersystem, umfassend: – einen Host und – einen Multimediakartenbus, der mit dem Host gekoppelt ist, – eine erste Multimediakarte, welche über den Multimediakartenbus mit dem Host kommuniziert und auf alle vom Host eingegebenen Befehle reagiert, und – eine zweite Multimediakarte, welche auf Befehle unter den vom Host eingegebenen Befehlen reagiert, welche für Schreib- und Leseoperationen von Daten relevant sind, und welche über den Multimediakartenbus mit dem Host kommuniziert, – wobei eine Kartenidentifikationsinformation, die in der ersten Multimediakarte gespeichert ist, eine Kapazitätsinformation umfasst, welche mit einer Summe von Größen der ersten und der zweiten Multimediakarte korrespondiert.
Speichersystem nach Anspruch 34, wobei die zweite Multimediakarte die gleiche Kartenidentifikationsinformation wie die erste Multimediakarte speichert.
Speichersystem nach Anspruch 34 oder 35, wobei die erste und die zweite Multimediakarte jeweils umfassen: – einen Flashspeicher und – eine Steuereinheit, die dazu ausgebildet ist, den Flashspeicher zu steuern.