DE19623134A1 - Leiterrahmenbaugruppe für ein Halbleiterbauelement - Google Patents
Leiterrahmenbaugruppe für ein HalbleiterbauelementInfo
- Publication number
- DE19623134A1 DE19623134A1 DE19623134A DE19623134A DE19623134A1 DE 19623134 A1 DE19623134 A1 DE 19623134A1 DE 19623134 A DE19623134 A DE 19623134A DE 19623134 A DE19623134 A DE 19623134A DE 19623134 A1 DE19623134 A1 DE 19623134A1
- Authority
- DE
- Germany
- Prior art keywords
- lead frame
- welding
- frame
- main body
- assembly according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
Die Erfindung betrifft eine Leiterrahmenbaugruppe mit zwei
verschweißten Rahmen zur Verwendung in einem Halbleiterbau
element mit einer sogenannten LOC-Struktur (LOC = Leiter
auf-Chip) wobei die Leiter über den Halbleiterchip verlau
fen.
Eine herkömmliche Leiterrahmenbaugruppe für ein Halbleiter
bauelement der LOC-Struktur umfaßt einen Chipkontaktstellen
rahmen, der eine Chipkontaktstelle hat, und einen Leiterrah
men, der Leiter hat, und die Rahmen sind durch Widerstands
schweißen miteinander verschweißt, wie in der JP-OS 5-343445
beschrieben ist. In Fig. 10a, die ein Beispiel dieser Struk
tur zeigt, bezeichnet 1 einen Leiterrahmen, 2 sind Leiter, 3
ist ein Halbleiterchip, 4 ist ein Bondmittel, wie etwa Lot,
5a und 5b bezeichnen ein Paar Elektroden, und 10 ist ein
Chipkontaktstellenrahmen. Widerstandsschweißen ist ein wohl
bekanntes Verfahren, bei dem die Schweißzonen unter Druck
zwischen zwei Elektroden 5a und 5b gehalten werden und ein
elektrischer Strom durch sie geleitet wird, so daß die
Schweißzonen der Rahmen 1 und 10 durch die Joulesche Wärme
schmelzen und miteinander verschweißt werden. Dieses
Schweißverfahren ist insofern vorteilhaft, als zwei Rahmen
mittels einer einfachen Vorrichtung rasch miteinander ver
bunden werden können.
Die JP-OS 5-190720 zeigt ein Verfahren zum Verbinden von
zwei Rahmen zu einer Rahmenbaugruppe durch Anwendung eines
Energiestrahls, wie etwa eines Laserstrahls. Bei diesem Ver
fahren ist kein großer Druck notwendig, so daß eine Formän
derung der Rahmenbaugruppe infolge von Druck nicht auftritt.
Da die Rahmen 1 und/oder 10, die unter Druck zusammengehal
ten werden, beim Widerstandsschweißen von einem elektrischen
Strom zum Schmelzen gebracht werden, treten einige Probleme
auf. Die geschweißte Rahmenbaugruppe ist in Fig. 10b ge
zeigt, wobei 6 geschmolzene Abfallteilchen bezeichnet, die
von dem geschmolzenen Bereich des Rahmens abspritzen, und 1b
und 10b bezeichnen Verbindungsbereiche.
Erstens kann der Rahmen 1 oder 10 während des Schweißvor
gangs verformt oder verzogen werden. Wenn also der Leiter
rahmen 1 und der Chipkontaktstellenrahmen 10 während des
Schweißens um einige µm in paralleler Richtung relativ zu
einander verlagert werden, wird die Rahmenbaugruppe zu einer
konvexen oder konkaven Gestalt in der Größenordnung von
100 µm verformt. Speziell nach Beendigung der gesamten
Schweißvorgänge weist die Rahmenbaugruppe insgesamt infolge
von akkumulierten Formänderungen und Verwindungen eine
starke Verformung auf. Wenn solche Verformungen in der Rah
menbaugruppe erzeugt werden, kann der nächste Drahtbondvor
gang infolge der Lageänderung der Leiter und ungenügender
Erwärmung beim Chipkontaktstellenbonden nicht richtig erfol
gen, was zu einer schlechten Ausbeute beim Drahtbonden
führt.
Zweitens werden die Abfallteilchen 6 aufgrund der plötzli
chen Änderung der Wärmeerzeugung während des Schweißens ver
spritzt. Diese Abfallteilchen 6 bewegen sich mit hoher Ge
schwindigkeit zwischen den Rahmen und spritzen bzw. fliegen
in geschmolzenem Zustand nach außen. Wenn sich diese Hoch
temperatur-Abfallteilchen 6 auf dem Halbleiterchip 3 abset
zen, wird der organische Überzug auf dem Halbleiterchip 3
zum Schmelzen gebracht, und die Schaltung wird kurzgeschlos
sen, so daß die Ausbeute bei der Halbleiterbauelement-Ferti
gung vermindert wird. Wenn diese Abfallteilchen 6 ferner an
der Elektrode auf dem Halbleiterchip 3 haften, was zwar
nicht häufig der Fall ist, kann der Drahtbondvorgang nicht
zufriedenstellend ausgeführt werden.
Drittens zeigt Fig. 11 den Fluß eines elektrischen Neben
schluß-Stroms 7 während des Schweißens, eine Schweißzone
10b, eine erste Schweißzone 10b1 und eine zweite Schweißzone
10b2. Wenn die erste Schweißzone 10b1 zu verschweißen ist,
fließt der elektrische Strom in der Größenordnung von 500A,
da der Leiterrahmen 1 und der Chipkontaktstellenrahmen 10
noch nicht elektrisch miteinander verbunden sind, zwischen
den Elektroden 5a und 5b, die in Fig. 10 zu sehen sind, und
der Nebenschluß-Strom ist gleich oder kleiner als 1A. Wenn
jedoch die zweite Schweißzone 10b2 zu bonden ist, fließt der
elektrische Strom, da die zu verschweißenden Rahmen durch
die erste Schweißzone 10b1 elektrisch miteinander verbunden
sind, ohne weiteres durch den Rahmen, und - wie in Fig. 11
mit dem Pfeil 7 gezeigt ist - ein Teil des während des
Schweißens durch den Rahmen fließenden Stroms wird im
Nebenschluß in die Chipkontaktstelle (nicht gezeigt) durch
die Chipkontaktstellen-Trägerstifte 10f1, 10f1′ geleitet und
fließt außerdem in den Leiterrahmen 1 durch die Chipkontakt
stellen-Trägerstifte 10f2 und 10f2′ und durch die erste
Schweißzone 10b1. Dieser Strom ist in der Größenordnung von
10A, was ausreichen kann, um den Halbleiterchip zu zerstö
ren.
Beim Laserschweißverfahren dagegen tritt zwar das Problem
der Zerstörung des Chips durch den Nebenschluß-Strom nicht
auf, weil der elektrische Strom nicht als Energiequelle ge
nutzt wird, aber andere Probleme können nicht gelöst werden,
und ein großer Nachteil ist, daß beim Laserschweißen eine
größere Menge herumfliegender geschmolzener Abfallteilchen
erzeugt wird.
Es ist daher Aufgabe der Erfindung, eine Leiterrahmenbau
gruppe anzugeben, bei der ein Leiterrahmen und ein Chipkon
taktstellenrahmen miteinander verschweißt sind und bei der
die vorgenannten Probleme der herkömmlichen Leiterrahmenbau
gruppe nicht auftreten.
Ein Vorteil der Erfindung ist dabei die Bereitstellung einer
verschweißten Leiterrahmenbaugruppe, bei der keine Formände
rung der Leiterrahmenbaugruppe auftritt.
Ein weiterer Vorteil der Erfindung besteht in der Bereit
stellung einer verschweißten Leiterrahmenbaugruppe, bei der
weder eine Formänderung der Leiterrahmenbaugruppe auftritt
noch beim Schweißen anfallende Abfallteilchen auf den Halb
leiterchip verspritzt werden.
Noch ein Vorteil der Erfindung besteht in der Bereitstellung
einer verschweißten Leiterrahmenbaugruppe, bei der weder
eine Formänderung der Leiterrahmenbaugruppe auftritt noch
beim Schweißen anfallender Schmelzschutt bzw. Abfallteilchen
auf den Halbleiterchip verspritzt werden noch Strom in die
Chipkontaktstelle fließt.
Ein weiterer Vorteil der Erfindung ist die Bereitstellung
einer verschweißten Leiterrahmenbaugruppe, die eine hohe
Fertigungsausbeute ermöglicht und zuverlässig ist.
Zur Lösung der genannten Aufgabe sieht die Erfindung eine
Leiterrahmenbaugruppe für ein Halbleiterbauelement vor, die
gekennzeichnet ist durch einen Leiterrahmen mit einem Lei
terrahmen-Hauptkörper, wenigstens einem von dem Hauptkörper
ausgehenden Leiter und einer an dem Leiterrahmen angeordne
ten ersten Schweißzone; und durch einen Chipkontaktstellen
rahmen mit einem Chipkontaktstellenrahmen-Hauptkörper, we
nigstens einer Chipkontaktstelle, die an dem Chipkontakt
stellenrahmen-Hauptkörper gehaltert ist und an der ein Halb
leiterbauelement anzubringen ist, und einer zweiten Schweiß
zone, die an dem Chipkontaktstellenrahmen-Hauptkörper ange
ordnet und mit der zweiten Schweißzone des Leiterrahmen-Hauptkörpers
schweißkontaktiert ist; wobei wenigstens eine
von der ersten und der zweiten Schweißzone eine mit der an
deren Schweißzone verschweißte Schweißkontaktstelle und eine
Stützbrücke aufweist, die zwischen der Schweißkontaktstelle
und dem Rahmenhauptkörper eine Verbindung bildet, um die
Schweißkontaktstelle an dem Rahmenhauptkörper abzustützen,
wobei die Stützbrücke ein Unterdrückungsmittel aufweist, um
die Übertragung von wenigstens einer Komponente von mechani
scher Kraft, Wärme und elektrischem Strom durch sie zwischen
der Schweißkontaktstelle und dem Rahmenhauptkörper zu unter
drücken.
Eine vorteilhafte Weiterbildung der Erfindung umfaßt eine in
dem Rahmenhauptkörper um die Schweißkontaktstelle herum vor
gesehene schlitzförmige Öffnung, die die Schweißkontakt
stelle im wesentlichen umgibt, wobei der Rahmenhauptkörper
einen nach innen weisenden Rand in einer der Schweißkontakt
stelle mit Abstand gegenüberstehenden Relation hat. Dabei
ist die Stützbrücke zwischen der Schweißkontaktstelle und
dem innenseitigen Rand des Rahmenhauptkörpers verbindend
vorgesehen, um die Schweißkontaktstelle an dem Rahmenhaupt
körper abzustützen.
Eine vorteilhafte Weiterbildung der Erfindung sieht vor, daß
das Unterdrückungsmittel der Stützbrücke eine Breitendimen
sion der Stützbrücke ist, die der Übertragung von wenigstens
einer Komponente von mechanischer Kraft, Wärme und elektri
schem Strom durch sie Widerstand entgegensetzt. Dabei hat
die Stützbrücke eine Abbiegung, um eine Formänderung der
Schweißzone zu absorbieren. Ferner umfaßt die wenigstens
eine der Schweißzonen ein Rahmenelement, das den nach innen
weisenden Rand hat, der eine äußere Begrenzung der die
Schweißkontaktstelle umgebenden schlitzförmigen Öffnung de
finiert.
Eine vorteilhafte Weiterbildung der Erfindung sieht vor, daß
die Stützbrücke relativ zu der Schweißkontaktstelle auf ei
ner Seite positioniert ist, die der Chipkontaktstelle, auf
der das Halbleiterbauelement anzubringen ist, fern liegt.
Der Leiterrahmen-Hauptkörper weist dabei ein Leiterrahmen
element auf, das die Leiter haltert und zwischen den
Schweißzonen angeordnet ist und eine größere Steifigkeit hat
als ein dem Leiterrahmenelement entsprechendes Rahmenelement
des Chipkontaktstellenrahmens. Dabei hat das Rahmenelement
des Chipkontaktstellenrahmens, das dem Leiterrahmenelement
entspricht, einen ausdehnungs- und kontraktionsfähigen Deh
nungsabschnitt, um die Formänderung zu absorbieren.
Bei einer vorteilhaften Weiterbildung der Erfindung weist
der Leiterrahmen-Hauptkörper ein Leiterrahmenelement auf,
das die Leiter abstützt, und die Stützbrücke ist von dem die
Leiter tragenden Leiterrahmenelement getrennt ausgebildet.
Ein Sperrelement ist so angeordnet, daß es eine Ebene
kreuzt, die wenigstens eine Schweißzwischenfläche um die
Schweißzonen herum und eine Oberfläche des Halbleiterchips
enthält; das Sperrelement weist dabei einen in der Flugrich
tung von Schmelzschutt liegenden abgebogenen Bereich des
Schweißzonenrahmens auf; der abgebogene Bereich des Schweiß
zonenrahmens bildet einen Spielraum zwischen dem Leiterrah
men und dem Chipkontaktstellenrahmen, und das Sperrelement
ist an einem Austrittsende dieses Spielraums in Bewegungs
richtung des Schmelzschutts positioniert.
In Weiterbildung der Erfindung ist vorgesehen, daß eine
Schweißzone ungefähr an dem Mittelpunkt zwischen den entge
gengesetzten Chipkontaktstellen-Trägerstiften liegt und eine
andere Schweißzone ungefähr an dem Mittelpunkt zwischen den
entgegengesetzten Chipkontaktstellen-Trägerstiften liegt,
und daß die Impedanzen zwischen der Schweißzone und dem Paar
von Chipkontaktstellen-Trägerstiften, die mit der Chipkon
taktstelle zwischen sich an den entgegengesetzten Seiten
liegen, einander im wesentlichen gleich gemacht sind, so daß
die elektrischen Potentiale an jedem der Chipkontaktstellen-Trägerstifte
einander gleich sind.
Die Erfindung wird nachstehend, auch hinsichtlich weiterer
Merkmale und Vorteile, anhand der Beschreibung von Ausfüh
rungsbeispielen und unter Bezugnahme auf die beiliegenden
Zeichnungen näher erläutert. Die Zeichnungen zeigen in:
Fig. 1 eine schematische Ansicht zur Erläuterung der Lei
terrahmenbaugruppe für ein Halbleiterbauelement
gemäß einer Ausführungsform der Erfindung;
Fig. 2 eine vergrößerte Perspektivansicht der Schweißzo
nen des Leiterrahmens und des Chipkontaktstellen
rahmens von Fig. 1;
Fig. 3 eine Teilschnittansicht der Schweißzone während
des Schweißens der Leiterrahmenbaugruppe gemäß
Fig. 1;
Fig. 4 eine Teildraufsicht auf die Leiterrahmenbaugruppe
für ein Halbleiterbauelement gemäß einer anderen
Ausführungsform der Erfindung;
Fig. 5 eine Teildraufsicht auf die Leiterrahmenbaugruppe
für ein Halbleiterbauelement gemäß einer anderen
Ausführungsform der Erfindung;
Fig. 6 eine Draufsicht, die die Relation zwischen dem
Leiterrahmen und dem Chipkontaktstellenrahmen der
Leiterrahmenbaugruppe einer weiteren Ausführungs
form der Erfindung erläutert;
Fig. 7 eine Teildraufsicht auf noch eine andere Ausfüh
rungsform der Leiterrahmenbaugruppe für ein Halb
leiterbauelement gemäß der Erfindung;
Fig. 8 einen Teilschnitt der Schweißzone der Leiterrah
menbaugruppe der Erfindung für ein Halbleiterbau
element;
Fig. 9 eine Teildraufsicht auf den Chipkontaktstellenrah
men der Leiterrahmenbaugruppe einer weiteren Aus
führungsform der Erfindung;
Fig. 10a einen Teilschnitt, der den Zustand zeigt, in dem
der Leiterrahmen und der Chipkontaktstellenrahmen
einer herkömmlichen Leiterrahmenbaugruppe zwischen
den Schweißelektroden vor dem Schweißen zusammen
gehalten werden;
Fig. 10b einen Teilschnitt, der den Zustand zeigt, in dem
der Leiterrahmen und der Chipkontaktstellenrahmen
der herkömmlichen Leiterrahmenbaugruppe von den
Schweißelektroden unter Druck miteinander ver
schweißt werden; und
Fig. 11 eine Teildraufsicht auf eine herkömmliche Leiter
rahmenbaugruppe, wobei elektrische Ströme mit
Pfeilen bezeichnet sind.
Die Fig. 1 und 2 zeigen Ausführungsformen der Leiterrahmen
baugruppe für ein Halbleiterbauelement. Dabei ist 1 ein Lei
terrahmen aus einer Fe-Ni-Legierung, 1a ist ein Rahmenhaupt
körper, 1b ist eine Schweißzone, 2 bezeichnet eine Vielzahl
Leitungen, 10 ist ein Chipkontaktstellenrahmen aus einer Fe-Ni-Legierung,
10a ist ein Rahmenhauptkörper, und 10b ist
eine Schweißzone. In Fig. 2, in der die Schweißzonen 1b und
10b des Leiterrahmens 1 und des Chipkontaktstellenrahmens 10
inselförmige Ausbildung haben, bezeichnet 1c einen Schweiß
zonen-Rahmenbereich, der die inselförmige Schweißzone 1b um
gibt, 1d sind Stützbereiche oder Stützbrücken, die die
Schweißzone 1b und den Schweißzonen-Rahmenbereich 1c mitein
ander verbinden, 10c ist ein Schweißzonen-Rahmenbereich, der
die inselförmige Schweißzone 10b umgibt, und 10d sind Stütz
bereiche oder Stützbrücken, die die Schweißzone 10b und den
Schweißzonen-Rahmenbereich 10c miteinander verbinden.
Fig. 3 zeigt den Zustand, in dem das Widerstandsschweißver
fahren in bezug auf die Leiterrahmenbaugruppe der Fig. 1 und
2 durchgeführt wird. Dabei ist 3 ein Halbleiterchip, 4 ist
ein Kontaktierungsmittel, wie etwa Lot zum Kontaktieren bzw.
Bonden des Halbleiterchips 3 mit dem Chipkontaktstellenrah
men 10, 5a und 5b sind ein Paar Schweißelektroden, und 6 be
zeichnet geschmolzene Abfallteilchen bzw. Schmelzschutt, der
an der Schweißstelle erzeugt wird. Wenn den Schweißzonen 1b
und 10b des Leiterrahmens 1 und des Chipkontaktstellenrah
mens 10, die unter Druck zwischen den Elektroden 5a und 5b
zusammengehalten werden, ein elektrischer Strom zugeführt
wird, werden die Schweißzonen 1b und 10b aufgeheizt, und das
Schmelzen beginnt an der Berührungsgrenzfläche. Zu diesem
Zeitpunkt wird durch die erzeugte Wärme ebenso wie bei der
herkömmlichen Technik eine Verformung erzeugt. Bei der vor
liegenden Leiterrahmenbaugruppe sind jedoch die Schweißzonen
der inselförmigen Kontaktstelle von vier schmalen Stützbrücken
1d oder 10d abgestützt bzw. dadurch verbunden, so daß
die erzeugte Verformung nur auf die Insel beschränkt ist,
ohne auf den Rahmenhauptkörper übertragen zu werden, so daß
der Rahmen 1 oder 10 mit Sicherheit seine präzisen Gesamtdi
mensionen beibehält.
Da ferner die Schweißzonen 1b und 10b inselförmig und im we
sentlichen von Öffnungen bzw. Schlitzen umgeben sind bzw.
der Schweißzonenrahmen 1c oder 10c einen Innenrand hat, der
den inselförmigen Schweißzonen 1b oder 10b zugewandt ist,
trifft der Schmelzschutt 6 auf den Innenrand des Rahmens 1c
oder 10c, der der Schweißzone 1b oder 10b zugewandt ist, so
daß der Schmelzschutt 6 entweder seine Flugrichtung ändert
oder an dem Innenrand haftet. Der größte Teil des Schmelz
schutts 6 wird also daran gehindert, auf den Halbleiterchip
3 zu fliegen, so daß die Wahrscheinlichkeit, daß Schmelz
schutt 6 an dem Halbleiterbauelement haftet und es zerstört,
deutlich verringert wird.
Um den Schmelzschutt 6 effektiv zu veranlassen, auf den In
nenrand des Schweißzonenrahmens 1c oder 10c aufzutreffen und
dadurch entweder seine Flugrichtung zu ändern oder an dem
Innenrand zu haften, sollte die Längendimension des Raums,
der durch die inselförmige Schweißzone 1b oder 10b und den
Schweißzonenrahmen 1c oder 10c gebildet ist, bevorzugt ge
eignet bemessen sein. Wenn nämlich die Längendimension des
Raums zu groß ist, trifft der fliegende Schmelzschutt 6
nicht auf den Innenrand und fliegt unmittelbar auf den Halb
leiterchip 3. Experimente, die von den Erfindern durchge
führt wurden, haben gezeigt, daß die Längendimension des
Raums zwischen dem Außenrand der inselförmigen Schweißzone
1b oder 10b für den Leiterrahmen einer Dicke von 0,125 mm
bis 0,15 mm bevorzugt kleiner als ca. 1 mm sein sollte. Wenn
die Längendimension gleich oder größer als 2 mm ist, geht
die Wirksamkeit des der Schweißzone zugewandten Innenrands
verloren.
Fig. 4 zeigt eine andere Ausführungsform. Dabei hat die
Stützbrücke 1d in Draufsicht eine im wesentlichen S-förmige
Konfiguration, um so die während des Schweißvorgangs er
zeugte Verformung leicht aufzunehmen, und zwar auch dann,
wenn die Längendimension des Raums, der zwischen der
Schweißzone 1b und dem Schweißzonenrahmen 1c gebildet ist,
kurz und nicht ausreichend ist, um der Stützbrücke eine
Länge zu geben, die die Verformung der Schweißzone aufnehmen
kann.
Während dabei die Stützbrücken, die eine Verformungs-Absorp
tionsfunktion haben, bevorzugt dünn und lang sind, so daß
sie leicht biegbar sind, sollte die Längendimension des
Raums, der durch die inselförmige Schweißzone 1b oder 10b
und den Schweißzonenrahmen 1c oder 10c gebildet ist, bevor
zugt so festgelegt sein, daß sie eine geeignete Länge hat,
so daß der herumfliegende Schmelzschutt 6 mit Sicherheit auf
den Innenrand des Schweißzonenrahmens 1c oder 10c trifft und
dadurch entweder seine Flugrichtung ändert oder an dem In
nenrand haftet. Wenn also die Längendimension der Stützbrücken
einfach ausreichend lang gemacht wird, um die angespro
chene erforderliche Biegsamkeit der Stützbrücken zu ergeben,
wird der Raum, der verhindern soll, daß der herumfliegende
Schmelzschutt 6 auf den Halbleiterchip 3 fliegt, unzurei
chend. Bei dieser Ausführungsform sind daher die Stützbrücken
mit 5-Gestalt geformt, wie Fig. 4 zeigt, so daß die Di
mension des Raums zwischen der Schweißzone 1b und dem
Schweißzonenrahmen 1c in der richtigen Größe gehalten werden
kann; dadurch wird es möglich, daß der Schmelzschutt 6 auf
trifft oder anhaftet, und es ermöglicht gleichzeitig die Er
zielung einer wirksamen Länge der Stützbrücken, um die Ver
formung wirkungsvoll zu absorbieren.
Die Stützbrücken der vorstehenden Ausführungsform sind
S-förmig ausgebildet, aber andere geeignete gewundene oder
gekröpfte Elemente mit wenigstens einem abgebogenen Bereich
zur Aufnahme der Formänderung können ebenso verwendet wer
den. Ein Beispiel dafür ist eine Z-Gestalt. Dabei kann we
nigstens ein Bereich der Stützbrücke 1d mit einem Winkel re
lativ zu der Geraden, die zu dem Schweißzonenrahmen senk
recht ist, ausgebildet sein. Ferner sind die S- oder Z-för
migen Stützbrücken 1d in der Schweißzone 1b des Leiterrah
mens 1 vorgesehen, aber die Stützbrücken 10d der Schweißzone
10b des Chipkontaktstellenrahmens können ebenfalls S- oder
Z-förmig gemacht sein.
Fig. 5 zeigt eine weitere Ausführungsform, wobei die
Schweißzone 1b mit einer breiten Stützbrücke 1d bzw. einem
Stützelement an einer Seite der Schweißzone 1b entgegenge
setzt zu dem Halbleiterchip 3 versehen ist, um zu verhin
dern, daß herumfliegender Schmelzschutt 6 auf den der
Schweißzone zugewandten Innenrand trifft und davon abprallt
und auf den Halbleiterchip 3 fliegt.
Bei den in den Fig. 1 bis 5 gezeigten Ausführungsformen ist
die Anordnung so, daß der aus der Schweißzone 1b verstreute
Schmelzschutt 6 auf den Innenrand des Schweißzonenrahmens
auftrifft. Der auftreffende Schmelzschutt 6 kann jedoch,
auch wenn diese Wahrscheinlichkeit gering ist, abprallen und
zurück zu dem Halbleiterchip 3 gelangen, der auf der Chip
kontaktstelle angebracht ist, und kann daran haften.
Diese Ausführungsform verhindert das, indem die die Schweiß
zone 1b umgebende Öffnung an einer Stelle gegenüber dem
Halbleiterchip 3 relativ zu der Schweißzone 1b entfällt. Bei
dieser Anordnung trifft der Schmelzschutt 6, der in eine von
dem Halbleiterchip 3 wegführende Richtung fliegt, nicht auf
den Rand des Schweißzonenrahmens und bewegt sich weiter zu
der Außenseite des Rahmenhauptkörpers 1a des Leiterrahmens
1, so daß er nicht auf den Halbleiterchip 3 fliegt. Ferner
ist zwar in dem Leiterrahmen 1 dieser Ausführungsform eine
breite Stützbrücke 1b vorgesehen, aber die breite Stütz
brücke 10b kann auch in dem Chipkontaktstellenrahmen 10 an
einer Stelle vorgesehen sein, die zu dem auf der Chipkon
taktstelle angebrachten Halbleiterchip 3 entgegengesetzt
ist.
Fig. 6 zeigt eine weitere Ausführungsform der Leiterrahmen
baugruppe für ein Halbleiterbauelement, wobei das Problem
der Verwindung oder Verformung der Leiter des Leiterrahmens
nicht auftritt.
Gewöhnlich hat eine Leiterrahmenbaugruppe mehr als zwanzig
Schweißstellen zum Bonden des Leiterrahmens mit dem Chipkon
taktstellenrahmen, und die Dicke der Leiterrahmen beträgt
nur 0,125 mm bis 0,15 mm. Wenn sie daher an jeder Schweiß
stelle verschweißt werden, akkumulieren sich die geringfügi
gen Formänderungen oder Verwindungen in dem Rahmen zu einer
starken Verwindung oder Formänderung, nachdem das Verschwei
ßen der Rahmen beendet ist. Diese Formänderung des Leiter
rahmens geht mit einer Formänderung oder Verwindung der Lei
ter einher, so daß die Produktausbeute nach dem Drahtbonden
beeinflußt wird.
Diese Ausführungsform ist daher so ausgebildet, daß eine
Verwindung der Leiter selektiv unterdrückt werden kann. Wie
Fig. 6 zeigt, ist die Steifigkeit des Rahmenelements 11 des
Leiterrahmens 1, von dem die Leiter 2 ausgehen, größer als
diejenige des Rahmenelements 101 des Chipkontaktstellenrah
mens 10 gemacht. Bei der gezeigten Ausführungsform sind die
Rahmenelemente 11 und 101 an ihren entgegengesetzten Enden
mit den jeweiligen Schweißzonenrahmen 1c bzw. 10c des Lei
terrahmens 1 bzw. des Chipkontaktstellenrahmens 10 verbun
den. Außerdem ist das Rahmenelement 101 des Chipkontaktstel
lenrahmens 10 mit biegsamen Dehnungsabschnitten 10e und 10e′
beispielsweise in Form eines S versehen. Bei dieser Anord
nung wird die an den Schweißzonen erzeugte Formänderung in
den biegsamen Dehnungsabschnitten 10e und 10e′ des Rahmen
elements 101 absorbiert, das weniger steif als das Leiter
rahmenelement 11 des Leiterrahmens 1 ist. Daher bleiben die
gewünschte präzise Flachheit und Positionsgenauigkeit des
Leiterrahmens 1 erhalten, so daß die Ausbeute beim Drahtbon
den wesentlich verbessert wird.
Wenn das Rahmenelement 11 des Leiterrahmens 1 im Vergleich
mit dem Chipkontaktstellenrahmen 10 weniger steif gemacht
wird, tritt zwar eine konvexe oder konkave Formänderung des
Rahmens nicht auf, aber die Leiter 2 neigen sich in bezug
auf die Ebene des Leiterrahmens 1, was nachteilig ist. Daher
sollte die Steifigkeit des Rahmenelements 11 zwischen den
Schweißzonen 1b und 1b′ größer als die Steifigkeit des Rah
menelements 101 des Chipkontaktstellenrahmens 10 sein, der
dem Rahmenelement 11 entspricht, und wenigstens ein Bereich
des Rahmenelements 101 zwischen den Schweißzonen 10b und
10b′ des Chipkontaktstellenrahmens 10 sollte dehnungsfähig
sein.
Fig. 7 zeigt eine andere Ausführungsform der Leiterrahmen
baugruppe, wobei ein ähnliches Problem wie bei der vorherge
henden Ausführungsform gemäß Fig. 6 gelöst wird. Dabei weist
der Leiterrahmen 1 ein Leiterstützelement 12 zur Abstützung
der Leiter 2 des Leiterrahmens 1 sowie ein Schweißzonen-Stützrahmenelement
11a zur Abstützung der Schweißzone 1b als
ein von dem Leiterstützrahmenelement 12 separates Element
auf. Bei dieser Konstruktion sind die Schweißzone 1b und die
Leiter 2 von den jeweiligen separaten Rahmenelementen 12
bzw. 11a abgestützt. Dadurch kann eine Formänderung der Lei
ter 2, die zum Zeitpunkt der Montage ein Problem sein kann,
unterdrückt werden. Außerdem kann bei dieser Ausführungsform
vorteilhaft ein biegsamer Dehnungsabschnitt 10e oder 10e′,
wie er in Fig. 6 gezeigt ist, in dem Schweißzonen-Stützrah
menelement 11a vorgesehen sein.
Fig. 8 zeigt noch eine andere Ausführungsform der Leiterrah
menbaugruppe. Zum wirkungsvollen Einfangen und Rückleiten
des beim Schweißen erzeugten herumfliegenden Schmelzschutts
6 ist ein Sperrelement so angeordnet, daß eine Ebene, die
wenigstens eine Schweißzwischenfläche um die Schweißzonen 1b
und 10b herum und die Vorderseite des Halbleiterchips 3 ent
hält, gekreuzt wird. Bei dieser Ausführungsform ist in dem
Schweißzonenrahmen 1c, der in der Flugrichtung des Schmelz
schutts 6 liegt, beispielsweise ein abgebogener Bereich aus
gebildet, so daß zwischen dem Leiterrahmen 1 und dem Chip
kontaktstellenrahmen 10 ein Spielraum gebildet und an dem
Austritt eine Barriere positioniert ist, so daß der Schmelz
schutt 6 nicht durchtreten kann. Das ermöglicht es, ein Ver
streuen des Schmelzschutts 6 über die Oberfläche des Halb
leiterchips 3 wirkungsvoll zu verhindern. Wenn die Barriere
durch Abbiegen des Rahmenelements wie oben beschrieben ge
bildet ist, kann vorteilhaft verhindert werden, daß der
Schmelzschutt 6 unmittelbar über die Oberfläche des Halblei
terchips 3 verstreut wird, und zwar ungeachtet der Dicke des
Leiterrahmens 1 und der Distanz zwischen der Schweißzone und
dem Schweißzonen-Rahmenelement. Eine an dem Rand der
Schweißzone ausgebildete Biegung verhindert wirkungsvoll das
Verstreuen des Schmelzschutts 6, aber eine Formänderung, die
in unterschiedlicher Festigkeit der Schweißstelle resul
tiert, kann leicht erzeugt werden, so daß die Barriere be
vorzugt in dem Schweißzonen-Rahmenelement 1c ausgebildet
wird.
Fig. 9 zeigt eine weitere Ausführungsform der Leiterrahmen
baugruppe für ein Halbleiterbauelement, die brauchbar ist,
um eine Beschädigung des Halbleiterchips durch den Neben
schlußstrom des Schweißstroms zu verhindern. In Fig. 9 be
zeichnen 10f1, 10f1′, 10f2 und 10f2′ Chipkontaktstellen-Trä
gerstifte. Bei dieser Ausführungsform liegt die Schweißzone
10b ungefähr in der Mitte zwischen den entgegengesetzten
Chipkontaktstellen-Trägerstiften 10f1 und 10f2, und die
Schweißzone 10b′ liegt ungefähr in der Mitte zwischen den
entgegengesetzten Chipkontaktstellen-Trägerstiften 10f1′ und
10f2′.
Die Impedanz zwischen der Schweißzone 10b und dem Chipkon
taktstellen-Trägerstift 10f1 nahe dieser Schweißzone 10b ist
im wesentlichen gleich der Impedanz zwischen der Schweißzone
10b und dem Chipkontaktstellen-Trägerstift 10f2 gemacht (die
Chipkontaktstellen-Trägerstifte 10f1 und 10f2 liegen einan
der gegenüber, und die Chipkontaktstelle liegt zwischen
ihnen). Die Impedanz zwischen der Schweißzone 10b′ und dem
Chipkontaktstellen-Trägerstift 10f1′ nahe dieser Schweißzone
10b′ ist ebenfalls im wesentlichen gleich der Impedanz zwi
schen der Schweißzone 10b′ und dem Chipkontaktstellen-Trä
gerstift 10f2′ gemacht (die Chipkontaktstellen-Trägerstifte
10f1′ und 10f2′ liegen einander gegenüber, und die Chipkon
taktstelle liegt zwischen ihnen).
Wenn in Fig. 9 die linke Schweißzone 10b nach Beendigung des
Schweißvorgangs der rechten Scheißzone 10b′ geschweißt wer
den soll, fließt der elektrische Strom durch das Rahmenele
ment auch in die rechte Schweißzone 10b′. Dieser Strom ist
zwar im Vergleich mit dem linksseitigen Strom (ca. 500A)
klein, er ist jedoch hinreichend groß, um den Halbleiterchip
als elektronisches Bauelement zu zerstören. Bei der Anord
nung dieser Ausführungsform sind die Impedanzen zwischen der
Schweißzone 10b und dem Paar von Chipkontaktstellen-Träger
stiften 10f1 und 10f2, die an entgegengesetzten Seiten mit
der Chipkontaktstelle dazwischen angeordnet sind, einander
im wesentlichen gleich gemacht, so daß die elektrischen Po
tentiale an jedem Chipkontaktstellen-Trägerstift 10f1 und
10f2 einander gleich sind. Daher fließt der Strom nicht tief
innen in die Chipkontaktstelle, obwohl er von der linkssei
tigen Schweißzone 10b zu der rechtsseitigen Schweißzone 10b′
fließt, so daß eine Beschädigung des Halbleiterchips durch
den elektrischen Strom vermieden werden kann.
Vorstehend wurde zwar erläutert, daß die Leiterrahmenbau
gruppen der beschriebenen Ausführungsformen aus einer Fe-Ni-Legierung
bestehen, aber ähnlich vorteilhafte Resultate kön
nen ebenso erzielt werden, wenn die Leiterrahmen anstatt aus
der Fe-Ni-Legierung aus einer Cu-Legierung oder einer Kombi
nation aus einer Cu-Legierung und einer Fe-Ni-Legierung her
gestellt sind. Insbesondere, wenn ein Metall mit hoher elek
trischer Leitfähigkeit, wie etwa eine Cu-Legierung, bei der
sehr leicht Schmelzschutt erzeugt wird, zu verschweißen ist,
ist die vorliegende Erfindung besonders nützlich, da sie
eine Beschädigung des Halbleiterchips auch bei Erzeugung von
Schmelzschutt verhindert.
Ferner ist zu beachten, daß zwar die Schweißzonen der in den
Fig. 6 bis 9 gezeigten Ausführungsformen inselförmige Bond
stellen sind, daß aber die Erfindung auch dann zur Beseiti
gung des Problems einer Verformung nützlich ist, wenn der
Schweißzonenrahmen nicht vorgesehen ist.
Claims (14)
1. Leiterrahmenbaugruppe für ein Halbleiterbauelement,
gekennzeichnet durch
- - einen Leiterrahmen (1) mit einem Leiterrahmen-Haupt körper (1a), wenigstens einem von dem Hauptkörper aus gehenden Leiter (2) und einer an dem Leiterrahmen an geordneten ersten Schweißzone (1b); und
- - einen Chipkontaktstellenrahmen (10) mit einem Chipkon taktstellenrahmen-Hauptkörper (10a), wenigstens einer Chipkontaktstelle, die von dem Chipkontaktstellenrah men-Hauptkörper getragen ist und an der ein Halblei terbauelement (3) anzubringen ist, und einer zweiten Schweißzone (10b), die an dem Chipkontaktstellenrah men-Hauptkörper (10a) angeordnet und mit der ersten Schweißzone (1b) des Leiterrahmen-Hauptkörpers (1a) schweißkontaktiert ist;
- - wobei wenigstens eine von der ersten (1b) und der zweiten (10b) Schweißzone eine mit der anderen Schweißzone verschweißte Schweißkontaktstelle und eine Stützbrücke (1d, 10d) aufweist, die zwischen der Schweißkontaktstelle und dem Rahmenhauptkörper eine Verbindung bildet, um die Schweißkontaktstelle an dem Rahmenhauptkörper abzustützen, wobei die Stützbrücke ein Unterdrückungsmittel aufweist, um die Übertragung von wenigstens einer Komponente von mechanischer Kraft, Wärme und elektrischem Strom durch sie zwischen der Schweißkontaktstelle und dem Rahmenhauptkörper (1a, 10a) zu unterdrücken.
2. Leiterrahmenbaugruppe nach Anspruch 1,
gekennzeichnet durch
eine in dem Rahmenhauptkörper um die Schweißkontakt
stelle herum vorgesehene schlitzförmige Öffnung, die die
Schweißkontaktstelle im wesentlichen umgibt, wobei der
Rahmenhauptkörper einen nach innen weisenden Rand in ei
ner der Schweißkontaktstelle mit Abstand gegenüberste
henden Relation hat.
3. Leiterrahmenbaugruppe nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die Stützbrücke zwischen der Schweißkontaktstelle
und dem innenseitigen Rand des Rahmenhauptkörpers ver
bindend vorgesehen ist, um die Schweißkontaktstelle an
dem Rahmenhauptkörper abzustützen.
4. Leiterrahmenbaugruppe nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß das Unterdrückungsmittel der Stützbrücke eine Brei
tendimension der Stützbrücke (1d, 10d) ist, die der
Übertragung von wenigstens einer Komponente von mechani
scher Kraft, Wärme und elektrischem Strom durch sie Wi
derstand entgegensetzt.
5. Leiterrahmenbaugruppe nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß die Stützbrücke (1d) eine Abbiegung hat, um eine
Formänderung der Schweißzone (1b) zu absorbieren.
6. Leiterrahmenbaugruppe nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet,
daß die wenigstens eine der Schweißzonen (1b, 10b) ein
Rahmenelement (1c, 10c) aufweist, das den nach innen
weisenden Rand hat, der eine äußere Begrenzung der die
Schweißkontaktstelle umgebenden schlitzförmigen Öffnung
bildet.
7. Leiterrahmenbaugruppe nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet,
daß die Stützbrücke (1c) relativ zu der Schweißkontakt
stelle an einer Seite positioniert ist, die der Chipkon
taktstelle, an der das Halbleiterbauelement (3) anzu
bringen ist, fern liegt.
8. Leiterrahmenbaugruppe nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet,
daß der Leiterrahmen-Hauptkörper (1a) ein Leiterrahmen
element (11) aufweist, das die Leiter (2) haltert und
zwischen den Schweißzonen angeordnet ist und eine grö
ßere Steifigkeit hat als ein dem Leiterrahmenelement
entsprechendes Rahmenelement (10a) des Chipkontaktstel
lenrahmens (10).
9. Leiterrahmenbaugruppe nach Anspruch 8,
dadurch gekennzeichnet,
daß das Rahmenelement (101) des Chipkontaktstellenrah
mens (10), das dem Leiterrahmenelement (11) entspricht,
einen ausdehnungs- und kontraktionsfähigen Dehnungsab
schnitt (10e, 10e′) hat, um die Formänderung zu absor
bieren.
10. Leiterrahmenbaugruppe nach einem der Ansprüche 1 bis 9,
dadurch gekennzeichnet,
daß der Leiterrahmen-Hauptkörper (1a) ein Leiterrahmen
element (12) aufweist, das die Leiter (2) abstützt, und
daß die Stützbrücke (11a) von dem die Leiter (2) tragen
den Leiterrahmenelement (12) getrennt ausgebildet ist.
11. Leiterrahmenbaugruppe nach einem der Ansprüche 1 bis 10,
gekennzeichnet durch
ein Sperrelement, das so angeordnet ist, daß es eine
Ebene kreuzt, die wenigstens eine Schweißzwischenfläche
um die Schweißzonen (1b, 10b) herum und eine Oberfläche
des Halbleiterchips (3) enthält.
12. Leiterrahmenbaugruppe nach Anspruch 11,
dadurch gekennzeichnet,
daß das Sperrelement einen in der Flugrichtung von
Schmelzschutt (6) liegenden abgebogenen Bereich des
Schweißzonenrahmens (1c) aufweist.
13. Leiterrahmenbaugruppe nach Anspruch 12,
dadurch gekennzeichnet,
daß der abgebogene Bereich des Schweißzonenrahmens (1c) einen Spielraum zwischen dem Leiterrahmen und dem Chip kontaktstellenrahmen bildet
und daß das Sperrelement an einem Austrittsende dieses Spielraums in Bewegungsrichtung des Schmelzschutts (6) positioniert ist.
daß der abgebogene Bereich des Schweißzonenrahmens (1c) einen Spielraum zwischen dem Leiterrahmen und dem Chip kontaktstellenrahmen bildet
und daß das Sperrelement an einem Austrittsende dieses Spielraums in Bewegungsrichtung des Schmelzschutts (6) positioniert ist.
14. Leiterrahmenbaugruppe nach einem der Ansprüche 1 bis 13,
dadurch gekennzeichnet,
daß die Schweißzone (10b) ungefähr an dem Mittelpunkt zwischen den gegenüberliegenden Chipkontaktstellen-Trä gerstiften (10f1, 10f2) liegt und die Schweißzone (10b′) ungefähr an dem Mittelpunkt zwischen den gegenüberlie genden Chipkontaktstellen-Trägerstiften (10f1′, 10f2′) liegt,
und daß die Impedanzen zwischen der Schweißzone und dem Paar von Chipkontaktstellen-Trägerstiften, die mit der Chipkontaktstelle zwischeneinander an den gegenüberlie genden Seiten liegen, einander im wesentlichen gleich gemacht sind, so daß die elektrischen Potentiale an je dem der Chipkontaktstellen-Trägerstifte einander gleich sind.
daß die Schweißzone (10b) ungefähr an dem Mittelpunkt zwischen den gegenüberliegenden Chipkontaktstellen-Trä gerstiften (10f1, 10f2) liegt und die Schweißzone (10b′) ungefähr an dem Mittelpunkt zwischen den gegenüberlie genden Chipkontaktstellen-Trägerstiften (10f1′, 10f2′) liegt,
und daß die Impedanzen zwischen der Schweißzone und dem Paar von Chipkontaktstellen-Trägerstiften, die mit der Chipkontaktstelle zwischeneinander an den gegenüberlie genden Seiten liegen, einander im wesentlichen gleich gemacht sind, so daß die elektrischen Potentiale an je dem der Chipkontaktstellen-Trägerstifte einander gleich sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-241776 | 1995-09-20 | ||
JP24177695A JP3426804B2 (ja) | 1995-09-20 | 1995-09-20 | 半導体装置用リードフレームおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19623134A1 true DE19623134A1 (de) | 1997-03-27 |
DE19623134B4 DE19623134B4 (de) | 2004-02-26 |
Family
ID=17079362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19623134A Expired - Fee Related DE19623134B4 (de) | 1995-09-20 | 1996-06-10 | Leiterrahmenbaugruppe für ein Halbleiterbauelement |
Country Status (6)
Country | Link |
---|---|
US (1) | US5637917A (de) |
JP (1) | JP3426804B2 (de) |
KR (1) | KR100208767B1 (de) |
CN (1) | CN1073282C (de) |
DE (1) | DE19623134B4 (de) |
TW (1) | TW291594B (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG46955A1 (en) * | 1995-10-28 | 1998-03-20 | Inst Of Microelectronics | Ic packaging lead frame for reducing chip stress and deformation |
US5830781A (en) * | 1997-04-22 | 1998-11-03 | General Instrument Corp. | Semiconductor device soldering process |
TW454314B (en) * | 2000-05-30 | 2001-09-11 | Gen Semiconductor Of Taiwan Lt | Semiconductor device packaging assembly and method for manufacturing the same |
JP5090387B2 (ja) * | 2009-01-29 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | リードフレーム |
CN105798437B (zh) * | 2014-12-30 | 2018-10-12 | 联创汽车电子有限公司 | Tig自动焊接装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0269336A2 (de) * | 1986-11-24 | 1988-06-01 | AT&T Corp. | Gehäuse von integrierten Halbleiterschaltkreisen |
EP0354696A2 (de) * | 1988-08-06 | 1990-02-14 | Kabushiki Kaisha Toshiba | Halbleiteranordnung mit Leiterrahmen |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5212573A (en) * | 1975-07-21 | 1977-01-31 | Hitachi Ltd | Reed frame |
JPS5766656A (en) * | 1980-10-09 | 1982-04-22 | Mitsubishi Electric Corp | Lead frame for semiconductor device |
JPS5848953A (ja) * | 1982-09-03 | 1983-03-23 | Hitachi Ltd | リ−ドフレ−ム |
JPS6447063A (en) * | 1987-08-18 | 1989-02-21 | Rohm Co Ltd | Structure of lead frame |
JP2931936B2 (ja) * | 1992-01-17 | 1999-08-09 | 株式会社日立製作所 | 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置 |
JPH05206354A (ja) * | 1992-01-24 | 1993-08-13 | Mitsubishi Electric Corp | 半導体圧力センサおよびその製造方法 |
JP3088193B2 (ja) * | 1992-06-05 | 2000-09-18 | 三菱電機株式会社 | Loc構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム |
JPH06275768A (ja) * | 1993-03-17 | 1994-09-30 | Intel Corp | リードフレーム |
JPH07133655A (ja) * | 1993-06-15 | 1995-05-23 | Matsushita Electric Works Ltd | 軒樋の取り付け構造 |
-
1995
- 1995-09-20 JP JP24177695A patent/JP3426804B2/ja not_active Expired - Fee Related
- 1995-12-18 TW TW084113506A patent/TW291594B/zh not_active IP Right Cessation
-
1996
- 1996-04-03 US US08/626,956 patent/US5637917A/en not_active Expired - Lifetime
- 1996-05-24 CN CN96107561A patent/CN1073282C/zh not_active Expired - Fee Related
- 1996-06-05 KR KR1019960019931A patent/KR100208767B1/ko not_active IP Right Cessation
- 1996-06-10 DE DE19623134A patent/DE19623134B4/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0269336A2 (de) * | 1986-11-24 | 1988-06-01 | AT&T Corp. | Gehäuse von integrierten Halbleiterschaltkreisen |
EP0354696A2 (de) * | 1988-08-06 | 1990-02-14 | Kabushiki Kaisha Toshiba | Halbleiteranordnung mit Leiterrahmen |
Also Published As
Publication number | Publication date |
---|---|
JP3426804B2 (ja) | 2003-07-14 |
KR100208767B1 (ko) | 1999-07-15 |
CN1073282C (zh) | 2001-10-17 |
JPH0982875A (ja) | 1997-03-28 |
KR970018475A (ko) | 1997-04-30 |
DE19623134B4 (de) | 2004-02-26 |
TW291594B (en) | 1996-11-21 |
CN1146074A (zh) | 1997-03-26 |
US5637917A (en) | 1997-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10066442B4 (de) | Halbleitervorrichtung mit Abstrahlungs-Struktur | |
DE68927285T2 (de) | Halbleiteranordnung mit Leiterrahmen | |
DE2619312C2 (de) | Halbleiter-Heizelement mit positivem Temperaturkoeffizienten(PTC) | |
DE102009013110B4 (de) | Laserschweissstruktur und Laserschweissverfahren | |
DE60111330T2 (de) | Lötstruktur und elektronische leiterplatte | |
DE4400341A1 (de) | Halbleitervorrichtung | |
DE10236455A1 (de) | Halbleiterbauelement | |
DE2813968A1 (de) | Halbleiteranordnung mit kontaktwarzen-anschluessen | |
DE2937050A1 (de) | Flachpaket zur aufnahme von elektrischen mikroschaltkreisen und verfahren zu seiner herstellung | |
DE2910959A1 (de) | Strukturierter spannungsentlastungspuffer aus kupfer und diesen puffer enthaltende halbleiterbauteilanordnung | |
DE3428881A1 (de) | Verfahren zum herstellen einer integrierten schaltungsvorrichtung | |
DE69312196T2 (de) | Verfahren zur Vorbereitung der Montage eines Chips auf einem Substrat | |
DE102018206482B4 (de) | Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial | |
DE4446289C2 (de) | Verfahren zur Mikroverbindung von Kontaktelementen | |
DE102020204406A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102017115879B4 (de) | Verfahren zur Herstellung eines leistungselektronischen Submoduls mittels eines Schweißenverfahrens | |
EP1680949B1 (de) | Verfahren zur Herstellung einer Lötstoppbarriere | |
DE2937051A1 (de) | Flachpaket zur aufnahme von elektrischen mikroschaltkreisen und verfahren zu seiner herstellung | |
DE102004048688B4 (de) | Leistungs-Halbleitervorrichtung | |
DE19623134A1 (de) | Leiterrahmenbaugruppe für ein Halbleiterbauelement | |
DE68919263T2 (de) | Halbleiteranordnung mit Zuleitungen. | |
DE4130569A1 (de) | Ic-paketiereinrichtung | |
DE1915148B2 (de) | Verfahren zur Herstellung metallischer Hocker bei Halbleiteranordnungen | |
DE4433503C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE69712562T2 (de) | Halbleiteranordnung mit einem auf einen Träger gelöteten Chip mit Durchgangsleitungen und Herstellungsverfahren dafür |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20150101 |