DE19540124A1 - Verfahren zum Herstellen von Mikrokontakten eines Halbleiterbauelements - Google Patents

Verfahren zum Herstellen von Mikrokontakten eines Halbleiterbauelements

Info

Publication number
DE19540124A1
DE19540124A1 DE19540124A DE19540124A DE19540124A1 DE 19540124 A1 DE19540124 A1 DE 19540124A1 DE 19540124 A DE19540124 A DE 19540124A DE 19540124 A DE19540124 A DE 19540124A DE 19540124 A1 DE19540124 A1 DE 19540124A1
Authority
DE
Germany
Prior art keywords
insulating film
conductor layer
film
mask
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19540124A
Other languages
English (en)
Other versions
DE19540124C2 (de
Inventor
Eui Kyu Ryou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19540124A1 publication Critical patent/DE19540124A1/de
Application granted granted Critical
Publication of DE19540124C2 publication Critical patent/DE19540124C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von Mikrokontakten eines Halbleiterbauelements und insbesondere ein derartiges Verfahren, bei dem die Mikrokontakte Abmessungen besitzen, die kleiner als die tatsächlichen Abmessungen der Kontaktmaske sind.
Die jüngste Entwicklung bei der Großintegration von Halbleiterbauelementen hat unvermeidlich eine Reduzierung der Einheitszellenfläche zur Folge. Aus diesem Grund ist es wichtig geworden, Techniken bereitzustellen, mit denen eine Prozeßtoleranz erhalten werden kann. Bei Verwendung vorhandener Techniken und Anlagen ist es jedoch schwie­ rig, Halbleiterbauelemente mit hohem Integrationsgrad herzustellen, weil diese Techniken und Anlagen nur eine unzureichende Prozeßtoleranz bieten.
Im folgenden wird zunächst ein herkömmliches Verfahren zum Herstellen von Kontakten von Halbleiterbauelementen beschrieben. In diesem Verfahren wird auf einem Halblei­ tersubstrat ein Polysiliciumfilm gebildet, der eine leitende Schicht für eine Gateelektrode darstellt, worauf ein Gateoxidfilm aufgebracht wird. Dann werden in den Polysisiciumfilm Störstellenionen implantiert. Anschlie­ ßend werden unter Verwendung einer Gateelektrodenmaske der Polysiliciumfilm und der Gateoxidfilm geätzt, wodurch eine Gateelektrode gebildet wird. Daraufhin werden im Halbleitersubstrat bei Verwendung der Gateelektrode als Maske Störstellenionen implantiert, wodurch Source- /Drain-Übergangsbereiche definiert werden. Über der sich ergebenden Struktur wird eine Isolierschicht gebildet, wodurch eine eingeebnete Oberfläche geschaffen wird. Auf einem Abschnitt des Isolierfilms, der dem aktiven Bereich des Halbleitersubstrats entspricht, wird unter Verwendung einer Kontaktmaske ein Photolackfilm ausgebildet. Bei Verwendung des Photolackfilm-Musters als Maske wird der Isolierfilm teilweise geätzt, wodurch ein Kontaktloch gebildet wird, durch das das Halbleitersubstrat in einem gewünschten Abschnitt freigelegt wird. Anschließend wird auf der sich ergebenden Struktur eine weitere leitende Schicht in der Weise ausgebildet, daß sie mit dem Halb­ leitersubstrat durch das Kontaktloch in Kontakt gelangt. Auf diese Weise wird ein Kontakt ausgebildet.
Bei diesem Verfahren kann jedoch zwischen der Gateelek­ trode und der leitenden Schicht, die in das Kontaktloch eingelassen ist, ein Kurzschluß auftreten, weil die Bildung des Kontakts unter Verwendung der Kontaktmaske erzielt wird, die in Übereinstimmung mit der Minimalent­ wurfsregel entworfen worden ist. Im Ergebnis wird die Zuverlässigkeit des Halbleiterbauelements verschlechtert. Um dieses Problem zu lösen, ist es erforderlich, den Abstand zwischen benachbarten Gateelektroden zu erhöhen oder die Größe der Kontaktmaske für die Ausbildung des Kontakts zu verringern. Wenn jedoch der Abstand zwischen benachbarten Gateelektroden erhöht wird, nehmen die Abmessungen des Halbleiterbauelements zu. In diesem Fall ist es nicht möglich, die hohe Integration des Halblei­ terbauelements zu erzielen. Andererseits ist es bei einer Größenreduzierung der Kontaktmaske schwierig, wegen der begrenzten Auflösung der verwendeten Anlage das ge­ wünschte Muster zu erhalten. In diesem Fall ist das Halbleiterbauelement weniger zuverlässig. Ferner ist es schwierig, die hohe Integration des Halbleiterbauelements zu erzielen.
Es ist daher die Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen von Mikrokontakten eines Halb­ leiterbauelements zu schaffen, mit dem Mikrokontakte hergestellt werden können, deren Abmessungen kleiner als die tatsächlichen Abmessungen der Kontaktmaske sind.
Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren, das die im Anspruch 1 angegebenen Merkmale besitzt. Die abhängigen Ansprüche sind auf bevorzugte Ausführungsformen der vorliegenden Erfindung gerichtet.
Weitere Aufgaben, Merkmale und Vorteile der Erfindung werden deutlich beim Lesen der folgenden Beschreibung einer bevorzugten Ausführungsform, die auf die beigefüg­ ten Zeichnungen Bezug nimmt; es zeigen:
Fig. 1 eine Draufsicht des Layouts von Masken, die in der vorliegenden Erfindung verwendet wer­ den; und
Fig. 2A-D Schnittansichten zur Erläuterung der aufein­ anderfolgenden Schritte in dem erfindungsge­ mäßen Verfahren zum Herstellen von Mikrokon­ takten eines Halbleiterbauelements gemäß ei­ ner bevorzugten Ausführungsform.
Fig. 1 ist eine Draufsicht, die das Layout von Masken veranschaulicht, mit denen ein Kontakt zwischen einem Halbleitersubstrat als erster leitender Schicht und einer Bitleitung als zweiter leitender Schicht hergestellt wird. In Fig. 1 bezeichnen das Bezugszeichen a eine Isolierbereichsmaske, das Bezugszeichen b eine Gateelek­ trodenmaske, die Bezugszeichen c und c′ Kontaktlochmasken und das Bezugszeichen d eine Bitleitungsmaske. Die Kon­ taktlochmaske c besitzt eine Struktur gemäß der vorlie­ genden Erfindung, während die Kontaktlochmaske c′ her­ kömmliche Struktur besitzt. Mit der herkömmlichen Kon­ taktlochmaske c′, deren Abmessungen kleiner als die auf der Minimalentwurfsregel basierenden Abmessungen sind, ist es schwierig, wegen der begrenzten Auflösung der verwendeten Anlage einen gewünschten Kontakt zu erhalten. Wenn die Minimalentwurfsregel in Übereinstimmung mit der Kontaktlochmaske c′ definiert wird, wird die Chipfläche vergrößert.
Die Fig. 2A bis 2D sind Schnittansichten, die die aufein­ anderfolgenden Schritte des Verfahrens zum Herstellen von Mikrokontakten eines Halbleiterbauelements gemäß einer Ausführungsform der vorliegenden Erfindung veranschauli­ chen.
In diesem Verfahren wird ein Halbleitersubstrat 11 als erste leitende Schicht vorbereitet. Auf dieser Schicht wird ein Element-Isolierfilm 12 ausgebildet, wie in Fig. 2A gezeigt ist. Über der sich ergebenden Struktur werden nacheinander ein Gateoxidfilm 13, ein Polysilici­ umfilm für die Ausbildung einer Gateelektrode 14 sowie ein erster Isolierfilm 17 ausgebildet. Unter Verwendung einer Gateelektrodenmaske werden der erste Isolierfilm 17, der Polysisiciumfilm 14 und der Gateoxidfilm 13 nacheinander geätzt, wodurch Gateelektroden gebildet werden. Der Polysisiciumfilm kann durch Polycid (Kombination aus Polysilicium und Silicid) ersetzt sein. Danach werden in das Halbleitersubstrat 11 bei Verwendung des ersten Isolierfilms 17 als Maske Störstellenionen implantiert, wodurch ein Bereich mit niedriger Störstel­ lenkonzentration gebildet wird. An Seitenwänden des er­ sten Isolierfilms 17, der Gateelektroden 14 und des Gateoxidfilms 13 werden anschließend Isolierfilm-Abstand­ halter 15 gebildet. Danach werden in den Bereich mit niedriger Störstellenkonzentration Störstellenionen mit hoher Konzentration implantiert, wodurch jeweils ein Source-/Drain-Übergangsbereich 16 gebildet wird. Über der sich ergebenden Struktur wird anschließend ein Anschluß­ flächen-Polysiliciumfilm 18 gebildet. Über diesem An­ schlußflächen-Polysiliciumfilm 18 wird ein zweiter Iso­ lierfilm 19 gebildet, um eine eingeebnete Oberfläche zu schaffen. Unter Verwendung einer (nicht gezeigten) Kon­ taktmaske wird auf dem zweiten Isolierfilm 19 ein Photo­ lackfilm-Muster 20 ausgebildet. Die Kontaktmaske wird gemäß der Minimalentwurfsregel hergestellt.
Unter Verwendung des Photolackfilm-Musters 20 als Maske wird der zweite Isolierfilm 19 anschließend in der Weise geätzt, daß der Anschlußflächen-Polysiliciumfilm 18 freigelegt wird, wie in Fig. 2B gezeigt ist. In diesem Ätzschritt dient der Anschlußflächen-Polysiliciumfilm 18 als Ätzsperre. Der freigelegte Abschnitt des Anschlußflä­ chen-Polysiliciumfilms 18 wird anschließend selektiv zum Wachstum veranlaßt, wodurch eine zweite leitende Schicht 21 gebildet wird. Hierbei nimmt die zweite leitende Schicht 21 eine Übergröße an, so daß sie mit dem zweiten Isolierfilm 19 um eine bestimmte Breite überlappt.
Danach wird der zweite Isolierfilm 19 unter Verwendung der zweiten leitenden Schicht 21 als Maske geätzt, wo­ durch ein zweites Isolierfilmmuster 19′ gebildet wird, wie in Fig. 2C gezeigt ist. Nach der Bildung des zweiten Isolierfilmmusters 19′ ist der Anschlußflächen-Polysili­ ciumfilm 18 teilweise freigelegt. Unter Verwendung des ersten Isolierfilms 17 und des zweiten Isolierfilmmusters 19′ als Ätzsperre werden sowohl der freigelegte Abschnitt des Anschlußflächen-Polysiliciumfilms 18 als auch die übermäßig aufgewachsene zweite leitende Schicht 21 voll­ ständig geätzt. Anschließend wird über der sich ergeben­ den Struktur, die nach Abschluß des Schritts von 2C erhalten wird, ein dritter Isolierfilm 22 ausgebildet, so daß die Struktur eine eingeebnete Oberfläche erhält, wie in Fig. 2D gezeigt ist. Die sich ergebende Struktur wird anschließend vollständig geätzt, bis das zweite Isolier­ filmmuster 19′ freigelegt ist. Anschließend wird die Einebnung ausgeführt. Über der eingeebneten Oberfläche der sich ergebenden Struktur wird als dritte leitende Schicht ein Polysisiciumfilm für die Ausbildungen von Bitleitungen ausgebildet. Unter Verwendung einer Bitlei­ tungsmaske wird anschließend der Bitleitungs-Polysilici­ umfilm geätzt, wodurch eine Bitleitung 23 hergestellt wird, die mit dem Source-/Drain-Übergangsbereich 16 des Halbleitersubstrats 11 in Kontakt ist.
Wie aus der obigen Beschreibung hervorgeht, können mit dem erfindungsgemäßen Verfahren Mikrokontakte hergestellt werden, deren Abmessungen kleiner als die tatsächlichen Abmessungen des Photolackfilm-Musters sind, das in Über­ einstimmung mit der Minimalentwurfsregel ausgebildet worden ist. Daher ist es möglich, die Zuverlässigkeit des Halbleiterbauelements zu verbessern und eine hohe Inte­ gration des Halbleiterbauelements zu erzielen.
Obwohl zur Veranschaulichung eine bevorzugte Ausführungs­ form der vorliegenden Erfindung offenbart worden ist, kann der Fachmann selbstverständlich viele Abwandlungen, Hinzufügungen und Ersetzungen vornehmen, ohne vom Geist und vom Umfang der Erfindung abzuweichen, der in den beigefügten Ansprüchen definiert ist.

Claims (5)

1. Verfahren zum Herstellen von Mikrokontakten eines Halbleiterbauelements,
gekennzeichnet durch die folgenden Schritte:
Ausbilden eines Gateoxidfilms (13) auf einem Halbleitersubstrat (11),
Ausbilden eines Gateelektroden-Polysiliciumfilms auf dem Gateoxidfilm (13),
Ausbilden eines ersten Isolierfilms (17) auf der Struktur, die nach der Ausbildung des Polysiliciumfilms erhalten wird,
nacheinander Ätzen des ersten Isolierfilms (17), des Polysiliciumfilms und des Gateoxidfilms (13) unter Verwendung einer Gateelektrodenmaske, um dadurch eine Gateelektrode (14) und ein Muster des Gateoxidfilms (13) zu bilden, wobei das Halbleitersubstrat (11) teilweise freigelegt wird,
Implantieren von Störstellenionen mit niedriger Konzentration im freigelegten Abschnitt des Halbleiter­ substrats (11), wobei der erste Isolierfilm (17) als Maske verwendet wird,
Ausbilden von Isolierfilm-Abstandhaltern (15) an den Seitenwänden des ersten Isolierfilms (17) und der Gateelektrode (14),
Implantieren von Störstellenionen mit hoher Konzentration im freigelegten Abschnitt des Halbleiter­ substrats (11) unter der Bedingung, daß die obere Struk­ tur, die auf dem Halbleitersubstrat (11) angeordnet ist, als Maske verwendet wird, um dadurch einen Source-/Drain- Bereich (16) zu bilden,
Ausbilden einer Anschlußflächen-Leiterschicht (18) mit einer gewünschten Dicke über der Struktur, die nach der Ausbildung des Source-/Drain-Bereichs (16) erhalten wird,
Ausbilden eines zweiten Isolierfilms (19) über der Anschlußflächen-Leiterschicht (18), wodurch die Struktur eingeebnet wird,
Ausbilden eines Photolackfilm-Musters (20) auf dem zweiten Isolierfilm (19) unter Verwendung einer Kontaktmaske,
Ätzen des zweiten Isolierfilms (19) unter Verwen­ dung des Photolackfilm-Musters (20) als Maske in der Weise, daß die Anschlußflächen-Leiterschicht (18) teil­ weise freigelegt wird,
Entfernen des Photolackfilm-Musters (20),
selektives Aufwachsen des freigelegten Abschnitts der Anschlußflächen-Leiterschicht (18), um dadurch eine zweite Leiterschicht (21) zu bilden,
Ätzen des zweiten Isolierfilms (19) unter Verwen­ dung der zweiten Leiterschicht (21) als Maske, um dadurch ein Muster des zweiten Isolierfilms (19) zu bilden,
Ätzen sowohl der Anschlußflächen-Leiterschicht (18) als auch der zweiten Leiterschicht (21),
Ausbilden eines dritten Isolierfilms (22) über der sich ergebenden Struktur, die nach dem Ätzen der zweiten Leiterschicht (21) erhalten wird, um dadurch die Struktur einzuebnen,
vollständiges Ätzen der durch den dritten Iso­ lierfilm (22) eingeebneten Struktur, bis das zweite Isolierfilmmuster (19) freiliegt, und anschließend Eineb­ nen der sich ergebenden Struktur,
Ausbilden einer dritten Leiterschicht für eine Bitleitung (23) mit einer gewünschten Dicke über der eingeebneten Struktur und
Ätzen der dritten Leiterschicht unter Verwendung einer Bitleitungsmaske, um dadurch eine Bitleitung (23) auszubilden, die mit dem Halbleitersubstrat (11) in Kon­ takt ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß die Anschlußflächen-Leiterschicht (18) aus einem Material hergestellt ist, das aus der Polysilicium und Polycid enthaltenden Gruppe ausgewählt ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß die zweite Leiterschicht (21) übermäßig auf­ wächst, so daß sie mit gegenüberliegenden seitlichen Enden des geätzten zweiten Isolierfilms (19) überlappt.
4. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß der Schritt des Ätzens der Anschlußflächen-Lei­ terschicht (18) und der zweiten Leiterschicht (21) durch vollständiges Ätzen unter Verwendung sowohl des zweiten Isolierfilmmusters (19) als auch des ersten Isolierfilms (17) als Ätzsperre ausgeführt wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß die Kontaktgröße des Halbleiterbauelements durch eine Dicke der Isolierfilm-Abstandhalter (15) gesteuert wird.
DE19540124A 1994-10-28 1995-10-27 Verfahren zum Herstellen von Mikrokontakten eines Halbleiterbauelements Expired - Fee Related DE19540124C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940027927A KR0161731B1 (ko) 1994-10-28 1994-10-28 반도체소자의 미세콘택 형성방법

Publications (2)

Publication Number Publication Date
DE19540124A1 true DE19540124A1 (de) 1996-05-02
DE19540124C2 DE19540124C2 (de) 1997-12-18

Family

ID=19396343

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19540124A Expired - Fee Related DE19540124C2 (de) 1994-10-28 1995-10-27 Verfahren zum Herstellen von Mikrokontakten eines Halbleiterbauelements

Country Status (5)

Country Link
US (1) US5550071A (de)
KR (1) KR0161731B1 (de)
CN (1) CN1043102C (de)
DE (1) DE19540124C2 (de)
GB (1) GB2294587B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2663900B2 (ja) * 1995-02-28 1997-10-15 日本電気株式会社 半導体装置の製造方法
US5792703A (en) * 1996-03-20 1998-08-11 International Business Machines Corporation Self-aligned contact wiring process for SI devices
JPH10112531A (ja) * 1996-08-13 1998-04-28 Hitachi Ltd 半導体集積回路装置の製造方法
FR2752644B1 (fr) * 1996-08-21 1998-10-02 Commissariat Energie Atomique Procede de realisation d'un transistor a contacts auto-alignes
DE69737783T2 (de) * 1996-10-30 2008-02-28 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung eines Halbleiterspeicherbauteils
US5817579A (en) * 1997-04-09 1998-10-06 Vanguard International Semiconductor Corporation Two step plasma etch method for forming self aligned contact
US6849557B1 (en) * 1997-04-30 2005-02-01 Micron Technology, Inc. Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide
US6207543B1 (en) 1997-06-30 2001-03-27 Vlsi Technology, Inc. Metallization technique for gate electrodes and local interconnects
KR100272510B1 (ko) 1997-12-30 2000-12-01 김영환 반도체 소자의 콘택홀 형성방법
KR100292940B1 (ko) * 1998-03-30 2001-07-12 윤종용 디램 셀 캐패시터의 제조 방법
US6221711B1 (en) * 1998-05-11 2001-04-24 Micron Technology, Inc. Methods of electrically contacting to conductive plugs, methods of forming contact openings, and methods of forming dynamic random access memory circuitry
KR100331848B1 (ko) * 1999-07-20 2002-04-09 박종섭 반도체 소자의 콘택 패드 형성 방법
US6376384B1 (en) 2000-04-24 2002-04-23 Vanguard International Semiconductor Corporation Multiple etch contact etching method incorporating post contact etch etching
US6989108B2 (en) * 2001-08-30 2006-01-24 Micron Technology, Inc. Etchant gas composition
KR100640211B1 (ko) * 2003-04-03 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100604870B1 (ko) 2004-06-16 2006-07-31 삼성전자주식회사 접합 영역의 어브럽트니스를 개선시킬 수 있는 전계 효과트랜지스터 및 그 제조방법
KR101598834B1 (ko) * 2010-02-17 2016-03-02 삼성전자주식회사 콘택 플러그를 구비한 반도체 소자 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0010596A1 (de) * 1978-11-03 1980-05-14 International Business Machines Corporation Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235199A (en) * 1988-03-25 1993-08-10 Kabushiki Kaisha Toshiba Semiconductor memory with pad electrode and bit line under stacked capacitor
US5068711A (en) * 1989-03-20 1991-11-26 Fujitsu Limited Semiconductor device having a planarized surface
US5219779A (en) * 1989-05-11 1993-06-15 Sharp Kabushiki Kaisha Memory cell for dynamic random access memory
JP3166221B2 (ja) * 1991-07-23 2001-05-14 日本電気株式会社 半導体装置及びその製造方法
US5192703A (en) * 1991-10-31 1993-03-09 Micron Technology, Inc. Method of making tungsten contact core stack capacitor
US5296400A (en) * 1991-12-14 1994-03-22 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a contact of a highly integrated semiconductor device
KR930020669A (ko) * 1992-03-04 1993-10-20 김광호 고집적 반도체장치 및 그 제조방법
US5317192A (en) * 1992-05-06 1994-05-31 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure having amorphous silicon side walls
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
US5262352A (en) * 1992-08-31 1993-11-16 Motorola, Inc. Method for forming an interconnection structure for conductive layers
US5312768A (en) * 1993-03-09 1994-05-17 Micron Technology, Inc. Integrated process for fabricating raised, source/drain, short-channel transistors
US5478772A (en) * 1993-04-02 1995-12-26 Micron Technology, Inc. Method for forming a storage cell capacitor compatible with high dielectric constant materials

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0010596A1 (de) * 1978-11-03 1980-05-14 International Business Machines Corporation Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Transactions on Electron Devices, Vol. 35, No. 10, 1988, S. 1591-1594 *

Also Published As

Publication number Publication date
GB2294587B (en) 1998-08-26
US5550071A (en) 1996-08-27
KR0161731B1 (ko) 1999-02-01
GB2294587A (en) 1996-05-01
DE19540124C2 (de) 1997-12-18
GB9521883D0 (en) 1996-01-03
CN1128405A (zh) 1996-08-07
CN1043102C (zh) 1999-04-21
KR960015739A (ko) 1996-05-22

Similar Documents

Publication Publication Date Title
DE69307216T2 (de) Verfahren für DMOS-Transistor mit Grabenstruktur unter Verwendung von sechs Masken
DE4307546C2 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE19540124C2 (de) Verfahren zum Herstellen von Mikrokontakten eines Halbleiterbauelements
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE4424933C2 (de) Verfahren zur Herstellung einer dynamischen Speicherzelle
DE3789350T2 (de) Herstellungsverfahren zur Ausbildung eines MOS-Transistors durch Selbstausrichtung der Source/Drain-Gebiete.
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE4447266C2 (de) Verfahren zum Herstellen einer DRAM-Zelle
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE4007582C2 (de) Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement
DE69214339T2 (de) Struktur und Verfahren für die Bildung selbstjustierender Kontakte
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2928923A1 (de) Halbleitervorrichtung
DE4445796A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE3709708A1 (de) Feldeffekttransistor mit gering dotierter drainanordnung und verfahren zur herstellung desselben
DE19703971A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE4426311B4 (de) Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung
DE2922016A1 (de) Vlsi-schaltungen
DE19919939B4 (de) Verfahren zur Bildung von elektrisch leitenden Leitungen in integrierten Speicherschaltungen unter Verwendung von selbstjustierenden Silicid-Sperrschichten
DE19517344B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE2645014C3 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140501