DE1937259B2 - Selbstpruefende fehlererkennungsschaltung - Google Patents
Selbstpruefende fehlererkennungsschaltungInfo
- Publication number
- DE1937259B2 DE1937259B2 DE19691937259 DE1937259A DE1937259B2 DE 1937259 B2 DE1937259 B2 DE 1937259B2 DE 19691937259 DE19691937259 DE 19691937259 DE 1937259 A DE1937259 A DE 1937259A DE 1937259 B2 DE1937259 B2 DE 1937259B2
- Authority
- DE
- Germany
- Prior art keywords
- group
- ones
- detection circuit
- circuit
- error detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/085—Error detection or correction by redundancy in data representation, e.g. by using checking codes using codes with inherent redundancy, e.g. n-out-of-m codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
- Hardware Redundancy (AREA)
Description
M^^eTTasch expandierenden Entwicklung der
elektronischen Computersysteme in bezug auf deren Umfang Komplexität und Schnelligkeit geht eine
Vervielfachung der inbegriffenen Fehlermöglichkeiten beim Betrieb derselben Hand in Hand. Daraus ergibt
sich die dringende Notwendigkeit, schnelle und zuverlässige Fehlererkennungssysteme in großer Anzahl
den Maschinen beizuordnen oder in sie einzubauen. Um dieser Forderung zu genügen, wurden bereits viele
Fehlererkennungsverfahren bekannt Die einfachste, aber auch die teuerste Methode ist dabei diejenige, die
besonders anfällige Sektionen des Computersystems in doppelter Ausführung vorsieht.
Eine andere, sehr einfache und wohl am meisten d bht auf der Paritätsprüfung
verwendete Methode beruht auf der Paritätsprüfung, wobei den zu übertragenden binarkodierten Bitgruppen
ein zusätzliches Paritätsprüfbit angefügt und diesem ein
solcher Wert - Eins oder Null - gegeben wird, daß die
Parität der Einsen konstant, d. h. die Anzahl der Einsen
aller Worte richtigerweise gerade bzw. je nach Wahl uneerade ist. Die Änderung eines einzigen Bitwertes
eines Wortes ändert folglich die Parität, was sich bei diesem bekannten Verfahren besonders ungünstig
auswirkt da die einzelnen Bits unabhängig voneinander an verschiedenen Stellen im Computersystem erzeugt,
über individuelle Übertragungswege geleitet und als Bitgruppen in zusätzlichen Anordnungen auf Parität
geprüft werden. Außerdem können viele solche Erkennungssysteme nicht während ihres Normalbetnebes
selbst geprüft werden, so daß ein Fehler unerkannt weiterverarbeitet wird, wenn die Prüfschaltung irrtümlicherweise
keinen Fehler anzeigt. Um diese Unsicherheit auszuschalten, ist somit entweder ein großer
Aufwand an Hardware oder an hochqualifiziertem Fachpersonal erforderlich.
Aus der DT-AS 10 87 691 ist eine Überwachungseinrichtung
für Steuer- und Regelanlagen bekanntgeworden die selbstprüfende Eigenschaften hat. Zur Überwachung
auf innere Fehler sind zwei Kanäle vorgesehen, die so aufgebaut sind, daß an ihren beiden Ausgängen
bei fehlerfreiem Zustand zueinander komplementäre Ausgangssignale anstehen. Bei nichtkomplementären
Signalen wird durch eine Uberwachungseinheit ein
Fehlersignal abgegeben. Die beschriebene Überwachungseinrichtung
wird in der industriellen Regeltechnik verwendet und soll insbesondere verhindern, daß
Trennschalter für Hochspannungssammelschienen fälschlicherweise betätigt werden. Die genannte Einrichtung
gestattet also nicht die Verwendung von kodierten binären Informationen; vielmehr sind verschiedene,
voneinander unabhängige Zustände einzelner Teile der Energieanlage durch zweiwertige Signale
angegeben. Eine Überwachung auf Richtigkeit der anliegenden binären Information wird also in dieser
bekannten Einrichtung nicht angesprochen. Es geht allein um die fehlerfreie Arbeitsweise der Logikglieder
in den genannten Kanälen.
Es ist deshalb Aufgabe dieser Erfindung, die genannten Nachteile der bekannten Prüfverfahren zu
vermeiden und mit relativ einfachen Mitteln unter Ausnutzung der kostenreduzierenden Technologie der
integrierten Schaltkreise eine verbesserte Fehlererkennungsschaitung anzugeben, die sowohl Fehler in den zu
raufenden, (k aus /^kodierten Informationen als auch in
[jer pehlererkennungsschaltung selbst entdeckt.
Diese Aufgabe wird in der Fehlererkennungsschaltung eingangs beschriebener Art erfindungsgemäß
durch die im Kennzeichen des Hauptanspruchs beschriebene Einrichtung gelöst.
Die Anwendung des (k aus n>Kode, der darauf
beruht, daß jedes richtige Binärwort aus η Bits eine bestimmte Anzahl k von Einsen enthält, erfordert, daß
jedes einzelne Bit geprüft wird. Dabei liegt der große Vorteil der erfindungsgemäßen Fehlererkennungsschaltung
in ihren zwei nachfolgend beschriebenen Haupteigenschaften begründet Die beiden Ausgangssignale
der Prüfschaltung sind für die beiden Fälle, daß am Eingang fehlerfreie bzw. fehlerbehaftete Informationen
eingespeist werden, zueinander komplementär bzw. einander gleich. Für einen bestimmten Fehler innerhalb
der Prüfschaltung existiert dabei mindestens eine fehlerfreie Informationsnachricht am Eingang, die es
gestattet, diesen Fehler dadurch festzustellen, daß die Prüfschaltung aus dieser fehlerfreien Eingangsinformation
zwei einander gleiche Ausgangssignale erzeugt, also einen Fehler in der Prüfschaltung selbst anzeigt.
Demnach besteht die erste Haupteigenschaft darin, die Anwesenheit von fehlerbehafteten Eingangsdaten festzustellen,
während sich das zweite Hauptmerkmal aus der Fähigkeit der erfindungsgemäßen Prüfschaltung
ergibt, sich selbst während des normalen Betriebes auf Fehlerfreiheit zu prüfen. Spezielle Einrichtungen zur
Kontrolle des störungsfreien Betriebes der Fehlererkennungsschaltung
werden damit überflüssig. Wird von der Prüfschaltung ein Fehler angezeigt, kann jederzeit
durch Anlegen einer grantiert fehlerfreien Eingangsinformation festgestellt werden, ob der Fehler in der
vorher angelegten Eingangsinformation oder der Prüfschaltung selbst lag.
Diese beiden Hauptmerkmale erfordern natürlich mehr als ein einziges Ausgangssignal der erfindungsgemäßen
Prüfschaltung. Würde nur ein Ausgang existieren so müßte er entsprechend dem ersten Merkmal den
einen Wert, z. B. den Wert 1 für fehlerfreie Informationen
und den entgegengesetzten Wert, den Wert 0 für fehlerbehaftete Informationen annehmen. Dann bestünde
aber keine Möglichkeit mehr, eine Anzeige entsprechend dem zweiten Merkmal zu liefern, da der
Prüfschaltungsausgang irrtümlicherweise in der Eins-Position verweilen könnte, ohne daß das fortgesetzte
Einlesen von richtigen Dateninformationen diesen Fehler jemals aufdecken könnte.
Die Schaltkreise der Schaltungszweige der erfindungsgemäßen
Fehlererkennungsschaltung sind in UND/ODER- oder ODER/UN D-Konfiguration dargestellt
Durch Anwendung der allgemein bekannten logischen Transformationen können sie aber vorteilhafterweise
in eine technologisch günstigere NAND- oder NOR-Logik umgewandelt werden.
Eine vorteilhafte Weiterbildung der Erfindung ist
durch die Verwendung von Vergleichern gekennzeichnet die gemäß dem Unteranspruch 2 derart eingesetzt
werden daß die Ausgangssignale von jeweils zwei Vergleichern ein UND-Glied steuern, daß über eine
ODER-Schaltung einen Beitrag zu einem der Ausgangssignale liefert. Die Verwendung von Vergleichern, die
nj„Kt a;p pvakte Gleichheit feststellen müssen, sondern
nuTeine größer/gleich Beziehung feststellen sollen, ereibt Vorteile gegenüber den wesentlich komplizierteren
Vergleichern, die eine exakte Gleichheit feststellen mitten. Durch die im Anspruch 2 gekennzeichnete
Einrichtung lassen sich auf einfache und übersichtliche Weise die beiden Ausgangssignale der Fehlererkennungsschaltung
erzeugen. Die Schaltung kann noch dadurch vereinfacht werden, daß die Anzahl der Bits in
s den beiden Gruppen A und B jeweils einander möglichst
gleich gewählt wird.
Eine eingehende Erläuterung der Vorteile und Merkmale der Erfindung ist der folgenden Beschreibung
einiger Ausführungsbeispiele zu entnehmen, die anhand ο der Zeichnungen durchgeführt wird. In den Zeichnungen
zeigt
F i g. 1 schematisch das logische und funktioneile Prinzipschaltbild einer erfindungsgemäßen und selbstprüfenden
Fehlererkennungsschaltung für (k aus n)-kois
diene Informationen,
F i g. 2A das Schema eines logischen Schaltungsblocks in der Form eines ODER-Schaltkreises nach
UN D-Kreisen zur Bestimmung der Bedingung kj>
2 bei einem Satz von 4 Eingangsvariablen, ίο Fig. 2B das Schema eines logischen Schaltungsblocks
in der Form eines UND-Schaltkreises nach ODER-Kreisen zur Bestimmung der Bedingung ka>
2 bei einem Satz von 4 Eingangsvariablen,
Fig.3 das Prinzipschaltbild einer herkömmlichen α5 selbstprüfenden Fehlererkennungsschaltung für (zwei
aus fünf)-kodierte Informationen analog dem Schaltungsaufbau nach F i g. 1,
Fig.4 das logische Schaltungsschema des C2-AuS-gangs
der Schaltung nach F i g. 3 gemäß einem Ausführungsbeispiel dieser Erfindung,
F i g. 5 das logische Schaltungsschema einer vollständigen selbstprüfenden Fehlererkennungsschaltung für
(zwei aus fünf)-kodierte Informationen gemäß der Erfindung, indem der q-Ausgang nach Fig.3 und der
C1-Ausgang nach Fig.4 unter Weglassung bestimmter
redundanter logischer Schaltkreise Verwendung findet, F i g. 6 schematisch das logische Schaltungsdiagramm
einer selbstprüfenden Fehlererkennungsschaltung für (1 aus n/kodierte Informationen,
F i g. 7 das logische Schaltungsschema für den Ci-Ausgang einer erfindungsgemäßen selbstprüfenden
Fehlererkennungsschaltung für (4 aus 8)-kodierte Informationen,
F i g. 8 das logische Schaltungsschema für den cvAusgang einer erfindungsgemäßen selbstprüfenden
Fehlererkennungsschaltung für (4 aus 8)-kodierte Informationen.
Wie aus den Zeichungen hervorgeht, sind die Eingänge der gezeigten Fehlererkennungsschaltung ir
so zwei Gruppen A und B aufgeteilt. Jeder dieser Grupper ist ein komplexer logischer Schaltkreis zur Bildung dei
Ausgänge c\ bzw. ei gemäß den folgenden logischer
Schaltfunktionen zugeordnet:
C, = Σ [(*.
> i) A (kh
> k - I)] (1)
(nur gerade Werte für /)
'■: = Σ i(ka
> O λ {kh >
k ~ /)] (2)
i ■- »ι
(nur ungerade Werte für i)
worin
worin
k = im Kode vorgesehene Anzahl von binäre Einsen,
η = Gesamtanzahl von Bits im Kode,
kü = Anzahl der Einsen in Gruppe A,
kb = Anzahl der Einsen in Gruppe B,
/?,, = Anzahl der Bits in Gruppe A,
nt, = Anzahl der Bits in Gruppe B, s
α ι ist jeweils der größere der Werte -1 und (k -nt,),
Oi2 ist jeweils der kleinere der Werte n„ und (k + 1).
Σ = die ODER-Schaltfunktion der Terme bei Auswertung
der Funktionen zwischen den Grenzen «iund«2· ίο
In der folgenden Beschreibung wird nun gezeigt, wie die obigen logischen Gleichungen bei der gerätetechnischen
Verwirklichung der durch sie angegebenen logischen Schaltfunktionen abhängig von den jeweiligen
Werten für k, n, A und B zur Erzeugung der Ausgangssignale C\ und C2 ausgewertet werden. In jeder
der anhand von einigen Ausführungsbeispielen beschriebenen logischen Schaltungen sind die Ausgangssignale
Ci und C2 zueinander komplementär, wenn
sowohl die eingelesenen, zu prüfenden Kode-Informationen als auch der Betrieb der Fehlererkennungsschaltung
fehlerfrei sind. Tritt dagegen entweder in den Eingangsdaten oder im Betrieb der Prüfschaltung ein
Fehler auf, so nehmen die Ausgangssignale einen 2s
identischen Binärwert an und dienen dann, wie nachfolgend noch näher erläutert, in dieser Form zur
Anzeige eines Fehlers.
F i g. 1 zeigt, wie die Informationsbits der zu prüfenden Nachricht der Fehlererkennungsschaltung ^0
zugeführt werden. Wie ersichtlich, wird die Gesamtheit dieser Eingangsbits Xu ■ · ·, Xn in zwei Gruppen A und B
aufgeteilt. Diese Aufteilung kann beliebig vorgenommen werden, sofern mindestens ein Bit jeder der beiden
Gruppen zugeteilt wird. Aber die aus der Aufteilung sich ergebende Fehlererkennungsschaltung wird im allgemeinen
einfacher, wenn die Gruppen mit annähernd derselben Anzahl von Bitstellen beaufschlagt werden.
Bei Ungleichheit soll in der folgenden Beschreibung die jeweils größere Gruppe mit A bezeichnet werden. Die
Zahl der Bitstellen in Gruppen A und B wird mit na und
rib gekennzeichnet, und es gilt nach Voraussetzung
allgemein
na >
(3)
Die Prüfschaltung ist so ausgelegt, daß sie für eingelesene Kode-Informationen den einen zweistelligen
Kode-Ausgang aus zwei ungleichen Bits (z.B. 10) ergibt, wenn Gruppe A eine gerade Anzahl von Einsen
enthält, und den anderen Kode-Ausgang (01) ergibt, wenn die Gruppe A eine ungerade Anzahl von Einsen
enthält. Übersteigt die Anzahl der Einsen innerhalb der gesamten Nachricht die Zahl k, so nimmt der
zweistellige Ausgangswert der Prüfschaltung einen seiner möglichen Fehleranzeigewerte (z.B. 11) an. Ist
die Gesamtzahl der Einsen kleiner als k, so entsteht der andere Fehleranzeigewert (00) am Ausgang. Die Anzahl
der wirklich in den Gruppen A und B enthaltenen Einsen einer gegebenen Nachricht wird mit ka bzw. kb
<>o bezeichnet, und es gilt für solche Kode-Informationen stets die Beziehung ta* kb= k.
Die Erfahrung hat gezeigt, daß es leichter ist, festzustellen, daß die Anzahl von Einsen in einer
gegebenen Bitgruppe größer als oder genauso groß wie (>s
ein vorgegebener Wert ist, als festzustellen, daß diese Zahl genau gleich dem vorgegebenen Wert ist. Deshalb
wird die gezeigte Prüfschaltung nach der Bedingung »größer gleich« ausgelegt und nachfolgend beschrieben.
Jede Prüfschaltung besteht aus zwei unabhängigen, komplexen logischen Schaltkreisen, von denen jeder
einen einzigen Ausgang besitzt. Diese Ausgänge werden mit Ci und C2 bezeichnet. Die Schaltkreise führen die
Schaltfunktionen gemäß den unter (1) und (2) angegebenen logischen Gleichungen aus. In diesen Gleichungen
ist / ein Index, der ausgehend von αϊ alle Werte ganzer
Zahlen einschließlich <x2 annimmt, d.h. /=<xi, ai + 1.
«ι +2 *2-2, «2- I, «2- Die geraden Werte von /
werden für die Bestimmung der Terme zur Bildung der ODER-Summe für den Ausgang C\ und die ungeraden
Werte von /zur Bildung der Summe für den Ausgang C2
verwendet. Das in den Gleichungen (1) und (2) angegebene Summenzeichen (Summe) steht dabei für
die Bildung der Disjunktion der allgemeinen Terme als Funktion von / und zwischen den Grenzen αϊ und <x2
nach oben angeführter Definition.
Eine allgemeine schaltungsmäßige Verwirklichung dieser logischen Gleichungen ist in F i g. 1 gezeigt, die
den Fall, daß <X] gerade und «2 ungerade ist, wiedergibt.
Der zu prüfende Dateneingang wird in zwei Gruppen aufgeteilt und über die entsprechenden Leitungsgruppen
der Fehlererkennungsschaltung zugeführt Jeder Schaltungszweig (z. B. 10,20 und 100; 11,21 und 101) ist
in der Form eines Tannenbaumnetzwerkes aufgebaut und stellt die schaltungstechnische Verwirklichung des
logischen Terms der Form
(*.'„
> 0 λ (kh > k - i)
entsprechend den Gleichungen (1) und (2) dar. Die zwei ODER-Schaltglieder 201 und 202 führen die Summation
zur Erzeugung der Ausgangssignale c\ und C2 durch. Da
Ci durch Summation der Terme für gerade /und 02 durch
Summation der Terme für ungerade /entsteht, wird das ODER-Glied 201, z. B. von den Ausgängen des ersten,
dritten, fünften Schaltungszweiges gespeist, während das ODER-Glied 202 mit den Ausgängen der übrigen
Schaltungszweige verbunden ist Ist αϊ ungerade, so
führen die Ausgänge des ersten, dritten, fünften Schaltungszweiges zum Gatter 202 anstatt zum Gatter
201, während bei geradem a2 der letzte Schaltungszweig
am Gatter 201 anstatt am Gatter 202 endet
Ist 1 <0, so ist der binäre Wert des Termes (ka>i)
immer »1«, und es ist nicht erforderlich, in der Schaltungsanordnung nach F i g. 1 die entsprechende
Schaltfunktion vorzusehen. Das gleiche gilt unter der Bedingung (k-i>nb) für den Term (£<,>
[Jt-/]), da in diesem Fall stets der Binärwert »0« entsteht
Das nach der Prüfmethode »größer als oder ebenso groß wie« entworfene logische Netzwerk kann
schaltungsmäßig entweder durch eine UND/ODER oder eine ODER/1 JND-Konfiguration ausgeführt werden.
Um den Term (ka>i) durch einen UND/ODER-Schaltkreis
zu verwirklichen, sind, wenn / Bits von na möglichen Bitstellen in der Gruppe A vorhanden sind,
1)!
Eingangsleitungen zu der UND-Gatter-Stufe vorzusehen, während jedes Gatter für den Empfang einer
besonderen Termkombination /Eingänge besitzt Diese f j") UND-Glieder werden dann durch das nachfolgende
ODER-Glied zusammengefaßt, welches den Term (k,> i) bildet. Um dagegen diesen Term (ka>i)
9 37 259
durch eine ODER/UN D-Konfiguration zu verwirklichen, wird jede mögliche Kombination von fn.,+ 1 — i)
Bits aus den n» möglichen Bitstellen der Gruppe A
genommen und als Eingänge für
«„ -t- ι -
ODER-Glieder verwendet, wobei jedes ODER-Glied na +1 — / Eingänge für den Empfang der entsprechenden
Kombination besitzt. Die Ausgänge dieser ODER-Glieder werden dann von einem UND-Glied zusammengefaßt.
Besteht z. B. A aus den Bitstellen ΑΊ, X2, X>, X* und
ist na = 4 und /=2, so zeigt die Fig. 2 A die
b'ND/ODER-Schaltung für den Kern (k«>2). Die
f"."j=(_j=6 möglichen Kombinationen von zwei
Bitstellen der Gruppe A bilden die Eingänge zu den 6 UND-Schaltgliedern. Diese werden im nachfolgenden
ODER-Glied zusammengefaßt. Entsprechendes gilt für die Implementierung durch einen ODER/UND-Schaltkreis,
der
V«u
IA,
Π a
> k ! l)v ik,, > I)] .
Prüfschaltung selbstprüfbar zu machen, indem nach dem oben beschriebenen Verfahren vorgegangen und dabei
lediglich k durch (n — /^ersetzt wird. Nach dem Entwurf
des resultierenden, vollständigen Schaltkreises wird dann nur sein logisches Komplement genommen.
Zur näheren Erläuterung der für den Aufbau einer erftndungsgemäßen Fehlererkennungsschaltung für C^
aus /T^-kodierte Informationen verwendeten Schaltungsregeln wird im folgenden ein Betspiel behandelt, das die
ίο mögliche Reduzierung der Schaltung aufzeigt, die für
jeden k aus n)-K.ode zu erhalten ist.
Gegeben sei ein (2 aus 5)-Kode mit A-[X1, X2, X3)
und S=JXt, X5). Daraus ergeben sich folgende
Parameter:
ODER-Glieder mit jeweils einem von vier Eingängen entsprechend den vier möglichen Kombinationen von
drei Variablen der Gruppe A verwendet. Für den Spezialfall I= na schmilzt der Schaltkreis zu einem
einzigen UND-Schaltglied und für den Fall /'= 1 zu einem einzigen ODER-Schaltglied zusammen.
Unter bestimmten Voraussetzungen ergibt die Verwirklichung der Ausgänge c\ und c2 durch die
Schaltungszweigkonfiguration entsprechend den Gleichungen (1) und (2) nicht die gewünschte erfindungsgemäße
selbstprüfende Fehlererkennungsschaltung. Diese Situation tritt dann ein, wenn na>
k (oder nh> k)un<i es
folglich nötig ist, (k.,>k+\) auszuführen. Der Schaltungszweig, der diesen Term verwirklicht, bleibt von
Kode-Informationen ungeprüft. Jedoch tritt in diesem Fall immer der Term (k^>k+\) in Verbindung mit dem
Term
(λ,, > k - 1) λ (kb >. 1)
auf. Das Prüfen der Fehlererkennungsschaltung durch Einlesen von Kode-Informationen wird durchgeführt,
indem die Schaltungszweige gemäß diesen beiden Tennen verschmolzen werden, was der nachstehenden
Umwandlung des gegebenen Ausdrucks (4) in den neuen Ausdruck (5) entspricht.
IA, > '* i 1] -' IA,
> k 1) λ [K1, >
I)] . (4)
der rechte Teil dieses Ausdrucks (5) kann in einer durch Kode-Informationen geprüften Form verwirklicht werden,
indem die ODER/UN D-Vcrsion für den Term (kj>k+\) verwendet wird und alle Bits der Gruppe B
jedem ODER-Schaltglied dieses Schaltkreises zugeführt werden. Dann wird auch (k,,>k- 1) in der ODER/UND-Form
ausgeführt und die beiden Schaltkreise gemäß dem Ausdruck (5) über ein UND-Glied zusammcngcschaltct.
Schwierigkeiten bezüglich der Prüfbarkeit der Fehlererkcnnungsschaltung
können auch dann entstehen, wenn k> n/2 ist. In diesem Fall ist es aber möglich, die
11 = 5
ic = 2
= 3
»„ = 2
Λ2 = -^
Durch Einsetzen erhält man folgende Terme aus den Gleichungen 1 und 2:
i = χ, = 0 (A, >
0) λ (kh > 2) = (kb
> 2).
,. 1 = \{ka> 1) λ (kh> 1) = (/<„> 1) λ (kh > 1),
,. 1 = \{ka> 1) λ (kh> 1) = (/<„> 1) λ (kh > 1),
i = 2(ka>2) λ \kh>0) = (kü>2),
i = Λ, = 3(fc„>3) λ (kh>
-1) = (fcu>3).
Der erste Term und die letzten zwei Terme sind reduziert, da die Ausdrücke mit Zahlen kleiner als oder
gleich Null immer richtig sind und deshalb eine binäre 1 ergeben. Die Gleichung 2 ergibt den Ausgang C\ als
ODER-Funktion der Terme für ein gerades /:
fi = IA > 2] ν [A,
> 2] .
Ähnlich ergibt die Gleichung 3 den Ausgang c2 als
ODER-Funktion der Kerne für ein ungerades ;:
c2 = [(K,
> I) λ (kh> I)] ν ΓΑ
> 3].
Ausgehend von den Prinzipien der F i g. 1 werden diese beiden Gleichungen in der F i g. 3 schaltungsmäßig
ausgeführt. Für ein /= 0,3 ist die »größer als oder ebenso groß wie« -Funktion als ODER/UND-Schaltkreis und
für ein /=1,2 als UND/ODER-Schaltkreis verwirklicht.
Zu bemerken ist dazu, daß die Bedingungen k:l>0, kb>Q
und /c/,> — 1 nicht ausgeführt sind, da sie immer den
Wert 1 annehmen.
Bei der Betrachtung der Verwirklichung des Ausgangs es wird klar, daß für den Fall ;'=3 der vorher
erwähnte Spezialfall k^>k+\ oder fc,,>3 auftritt. Da;
UND-Glied, das den Term /c,,>3 erzeugt, kann niemal;
ss geprüft werden, da es in der O-Position verweilt. Dei
Grund dafür ist, daß keine Kode-information drc Einsen beinhaltet, was die notwendige Bedingung für dii
Erkennung dieses Fehlers wäre. Außerdem tritt bei de Verwirklichung des cs-Ausganges die Form
(k„ > 1) λ (kh
> 1)
auf, deren Lösung die Verwirklichung der Gleichung 5 IA,
> 1] λ A, > 3) ν (kh
> I)]
notwendig macht. Dabei wird die ODER/UND-Konl guration für k.,>
3 mit einem S=(X4, Χ··,| verwendet ur
709 544/
10
dieser Schaltungsbaum aus 3 ODER-Gliedern nachfolgend mit der ^>
1-Bedingung UND-geschaltet, was F i g. 4 zeigt.
Nachdem die schaltungstechnische Ausführung des CpAusganges gemäß Fig. 3 und des c>-Ausganges
gemäß F i g. 4 vollzogen und durch Entfernen redundanter Schaltglieder, wie etwa solcher mit einem einzigen
Eingang oder UND-UND-Folgen optimiert ist, kann die vollständige Fehlererkennungsschaltung nach Fig. 5
aufgebaut werden. Es ist leicht zu zeigen, daß die 10-Kode-lnformationen entsprechend dem 2 aus
5-Kode diese Fehlererkennungsschaltung vollkommen auf Fehier prüfen, welche sich aus dem Verweilen
irgendeiner Leitung im 0- bzw. 1-Zustand ergeben. Außerdem werden viele andere gewöhnlich auftretende
Fehler getestet.
Als Beispiel wird ein Kode gemäß k= 1 angeführt, da in diesem Fall des (1 aus /7>Kodes die Schaltkreise
ziemlich einheitlich ausfallen. Ein (1 aus n)-Kode wird
z. B. als Ausgang irgendeines Adressendekoders und an vielen anderen Stellen eines Computersystems verwendet.
Es sei:
A-[X1 X„,\und S=(A-,,,η Xn].
Es ist üblich (aber nicht notwendig), m nahezu gleich
n/2 zu machen und so für die Schaltglieder zur Ausführung der cr und C2-Ausgänge nahezu die gleiche
Anzahl von Eingängen vorzusehen. Die sich daraus ableitende Fehlererkennungsschaltung ist in Fig.6
dargestellt.
Allgemein ist jedes /,definiert als
yi = ν X1 . = X1 ν · · ■ ν X1..! ν ATi + 1 ν · · · ν Xn,
(i ψ j) (i = 1,.. .,») (6)
(i ψ j) (i = 1,.. .,») (6)
während c\ und q sich ergeben zu
c, = λ y, = y„,+1 λ Ym+2 λ ■■■ λ y„, (7)
(i = (m + 1) bis ;i)
C2 = λ V1 = V1 λ V2 λ · · · λ Yn,.
(ι = 1 bis wi) (»ι > 1)
(ι = 1 bis wi) (»ι > 1)
Der Schaltkreis nach Fig. 6 prüft sich folgendermaßen
selbst:
1. Ki steht bei I wird geprüft durch die Kode-Information
mit Χ,— 1.
2. Y1, 1 im steht bei 0 wird geprüft durch (n m,
Kode-Informationen mit einer»!« in der Gruppe B,
3. Y1, m+\ in steht bei 0 wird getestet durch /;;
Kode-Informationen mit einer »1« in der Gruppe A.
4. ei steht bei 1 (oder c2 steht bei 0) wird getestet durch
(n-m) Kode-Informationen mit einer »1« in Gruppe B.
5. Ci steht bei 0 (oder ersteht bei 1) wird getestet durch
m Kode-Informationen mit einer »1« in Gruppe A.
Wenn ein Κ,-ODER-Glied nicht geprüft ist, hat sein
Ausgang keinen Einfluß auf den Ausgang der Prüfschaltung. Dazu ist zu bemerken, daß die ODER/UND-Konfiguration
lediglich eine von vielen Möglichkeiten zur Verwirklichung der Funktionen c, und C2 darstellt. Die
ODER-und UND-Schaltglieder können z. B. durch die technologisch vorteilhafteren NOR-Schaltglieder ersetzt
werden, ohne daß die Eingänge und Zwischenverbindungen geändert werden müßten. Die daraus sich
ergebende Schaltung hat die gleichen Eigenschaften wie die im erfindungsgemäßen Ausführungsbeispiel beschriebenen.
Ein weiteres Beispiel zur Erläuterung der Erfindung benützt den (4 aus 8)- Kode, woraus sich folgende
Parameter ergeben:
Informationsbits X1, X2, X3, X4, X5, X6, X7, Xs
Gruppe A = X1, X2, X„ X4
Gruppe ß = X5, X6, X7, xs
ic = 4
Gruppe A = X1, X2, X„ X4
Gruppe ß = X5, X6, X7, xs
ic = 4
"„ = 4
n„ = 4
M = 0
Der richtig funktionierende Schaltkreis nach Fig. 6 Durch Einsetzen obiger Parameter in die Gleichun
hat dann folgende Ausgänge: gen 1 und 2 ergeben sich für die Ausgänge c, und c
folgende logische Gleichungen, deren schaltungstcchni
Ausgang Ursache v, sehe Verwirklichung in den F i g. 7 und 8 dargestellt ist:
»00« —Fehlerbedingung, wenn alle X1 eine »0«
enthalten
»10« —Kode-Information, wenn eine »1« in der
»10« —Kode-Information, wenn eine »1« in der
Gruppe A auftritt;2
»01« —Kode-Information, wenn eine »1« in
»01« —Kode-Information, wenn eine »1« in
Gruppe ßauftritt
»11« — Fehlerbedingung, wenn mehr als ein Λ
»11« — Fehlerbedingung, wenn mehr als ein Λ
eine »1« enthält
'■■ = L(/<„
> 0) λ (kh > 4)] ν [(Jt11 ;-- 2) λ (A,, 2 2)J
v [(λ,,
> 4) λ (kh > )] (4|
= Ukh
> 4) ν (A11 >
2) λ [kh > 2)1 ν (ktl .>
4).
<2 = [(A,,
> D λ (kh > 3)] ν IH11 >
}) ν (A,, :> l)|
(HD
Hiei/ii (i Ulan /d
Claims (3)
1. Selbstprüfende Fehlererkennungsschaltung für ("/raus /^codierte binäre Informationen mit π in zwei
sich nicht überlappende Gruppen aufgeteilten Schaltungseingängen für die Information, g e kennzeichnet
durch eine erste logische Schaltung, die ein Ausgangssignal (c\) mit einem
ersten Wert erzeugt, wenn die Gesamtzahl der Einsen in beiden Gruppen (A, B) zusammen größer
oder gleich it ist, oder wenn diese Gesamtanzahl gleich k und die Anzahl der Einsen in der ersten
Gruppe (A) ungerade ist, wobei das Ausgangssignal andernfalls den zweiten Weri annimmt, durch eine
zweite logische Schaltung, die ein Ausgangssigna! (C2) mit einem ersten Wert erzeugt, wenn die
Gesamtzahl der Einsen in beiden Gruppen zusammen größer oder gleich k ist, oder wenn diese
Gesamtanzahl gleich Jt und die Zahl der Einsen in der ersten Gruppe (A) gerade ist, wobei andernfalls
das Ausgangssignal den anderen binären Wert annimmt, derart, daß das Ausgangssignalpaar (c\, C2)
aus komplementären Binärwerten besteht, wenn die Eingangsinformation genau Jt binäre Einsen enthält
und die Fehlererkennungsschaltung korrekt arbeitet und daß das Ausgangssignalpaar aus gleichen
Binärwerten besteht, wenn die Eingangsinformation fehlerhaft ist (Anzahl der Einsen ungleich k)
und/oder die Fehlererkennungsschaltung fehlerhaft arbeitet.
2. Fehlererkennungsschaitung nach Anspruch 1, dadurch gekennzeichnet, daß die beiden Ausgangssignal
(Cu C2) von je einem ODER-Glied (201, 202)
folgendermaßen erzeugt werden: Die Eingänge des einen ODER-Gliedes (201) sind
mit den Ausgängen von UND-Gliedern (100, 102, 104) verbunden; die beiden Eingänge dieser
UND-Glieder sind mit den Ausgängen je eines Vergleichers (10, 20; 12, 22; 14, 24) verbunden; die
Vergleicher vergleichen jeweils die folgenden Größen:
ka>oi\,kb>
Jt-ai;
ka> (λ, +2), kb>k-(<xx +2); ka>tx2-\,kb> k-(ot2-\), somit für alle geraden Werte eines laufenden Index
ka> (λ, +2), kb>k-(<xx +2); ka>tx2-\,kb> k-(ot2-\), somit für alle geraden Werte eines laufenden Index
/=äi+2 /=«2—1, für einen geraden Wert von
«ι und einen ungeraden Wert von <x2; die Eingänge
der erstgenannten Vergleicher sind mit der Gruppe
A und die Eingänge der zweitgenannten Vergleicher
mit der Gruppe B verbunden; das Ausgangssignal C2
der zweiten Gruppe wird auf ähnliche Weise
geformt, jedoch für die ungeraden Werte des Index /;
wobei die genannten Parameter folgende Bedeutung haben:
ku = Anzahl der Einsen in Gruppe A,
Jtf, = Anzahl der Einsen in Gruppe B,
n., = Anzahl der Bits in Gruppe A,
nb = Anzahl der Bits in Gruppe B,
oi\ = jeweils der größere der Werte — 1 und
(k-Pb),
(10
<X2 = jeweils der kleinere der Werte n., und (k+ 1).
3. Fehlererkennungsschaitung nach Anspruch 2, dadurch gekennzeichnet, daß die Vergleichsschaltungen
als UND/ODER-Kombinationen (Fig. 2a, 2b) aufgebaut sind.
Die Erfindung betrifft eine selbstprufende Fehlererkennungsschaitung
für (k aus ^kodierte binäre informationen mit η in zwei s.ch nicht überlappende
Gruppen aufgeteilten Schaltungsemgangen fur die
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US74766568A | 1968-07-25 | 1968-07-25 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1937259A1 DE1937259A1 (de) | 1970-01-29 |
DE1937259B2 true DE1937259B2 (de) | 1977-11-03 |
DE1937259C3 DE1937259C3 (de) | 1978-06-15 |
Family
ID=25006115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1937259A Expired DE1937259C3 (de) | 1968-07-25 | 1969-07-22 | Selbstprüf ende Fehlererkennungsschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US3559168A (de) |
DE (1) | DE1937259C3 (de) |
FR (1) | FR2014707A1 (de) |
GB (1) | GB1252334A (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3688265A (en) * | 1971-03-18 | 1972-08-29 | Ibm | Error-free decoding for failure-tolerant memories |
US3781796A (en) * | 1972-10-16 | 1973-12-25 | Bell Telephone Labor Inc | Error detecting translator |
US3779458A (en) * | 1972-12-20 | 1973-12-18 | Bell Telephone Labor Inc | Self-checking decision logic circuit |
US3851307A (en) * | 1973-06-25 | 1974-11-26 | Gte Automatic Electric Lab Inc | Two (and only two) out of six check circuit |
US3886520A (en) * | 1974-04-03 | 1975-05-27 | Sperry Rand Corp | Checking circuit for a 1-out-of-n decoder |
DE2740840A1 (de) * | 1977-08-09 | 1979-02-22 | Bbc Brown Boveri & Cie | Anlage zur ueberwachung der aussagekraft von auf einer anzahl n funktionell parallelgeschalteter datenkanaelen aufgebrachter elektrischer daten sowie deren verwendung |
US5179561A (en) * | 1988-08-16 | 1993-01-12 | Ntt Data Communications Systems Corporation | Totally self-checking checker |
-
1968
- 1968-07-25 US US747665A patent/US3559168A/en not_active Expired - Lifetime
-
1969
- 1969-06-25 FR FR6921614A patent/FR2014707A1/fr not_active Withdrawn
- 1969-07-01 GB GB1252334D patent/GB1252334A/en not_active Expired
- 1969-07-22 DE DE1937259A patent/DE1937259C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3559168A (en) | 1971-01-26 |
FR2014707A1 (de) | 1970-04-17 |
GB1252334A (de) | 1971-11-03 |
DE1937259A1 (de) | 1970-01-29 |
DE1937259C3 (de) | 1978-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2942998C2 (de) | Fehler-Korrektur- und Erkennungs-Anordnung | |
DE2132565C3 (de) | Umsetzer | |
DE2225841C3 (de) | Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers | |
DE2421112A1 (de) | Speicheranordnung | |
DE2554945A1 (de) | Verfahren und schaltungsanordnung zur fehler-erkennung und -korrektur | |
DE2357168C2 (de) | Schaltungsanordnung für einen Speichermodul | |
DE2722124A1 (de) | Anordnung zum feststellen des prioritaetsranges in einem dv-system | |
DE2247534A1 (de) | Additions- und subtraktionsvorrichtung | |
DE2144685A1 (de) | Fehlerkorrektursystem für ein digitales Rechenwerk mit zugeordneten Quellenregistern | |
DE1959231C3 (de) | Verfahren und Vorrichtung zur Korrektur von bis zu drei Fehlern eines aus 23 Bits bestehenden Codewortes | |
DE69317766T2 (de) | Fehlerkorrekturgerät für digitale Daten zur Korrektur von Einfachfehlern (sec), von Doppelfehlern (ded) und Vielfacheinzelbytefehlern (sbd) und zur Korrektur von Einzelbytefehlern ungerader Anzahl (odd sbc) | |
DE69927571T2 (de) | Datenprozessor und Verfahren zum Verarbeiten von Daten | |
DE1937259C3 (de) | Selbstprüf ende Fehlererkennungsschaltung | |
DE1937249A1 (de) | Selbstpruefende Fehlererkennungsschaltung | |
DE3750756T2 (de) | Ausführung von Fehlererkennung unter Verwendung eines ungebrauchten Modulo-m-Kodes. | |
DE2441351A1 (de) | Schaltungsanordnung zur selbstpruefenden paritaetspruefung fuer zwei oder mehr voneinander unabhaengige datenkanaele | |
DE3838940A1 (de) | Schaltung mit testfunktionsschaltung | |
DE1187403B (de) | Verfahren und Einrichtung zur logischen Verknuepfung zweier Operanden | |
DE69905238T2 (de) | Einrichtung zur vollständigen Diagnose eines Treibers | |
DE2454745A1 (de) | Binaerzaehler mit fehlererkennung und korrektur voruebergehender fehler | |
DE3329023A1 (de) | Einrichtung zum pruefen logischer schaltwerke | |
EP0031025A2 (de) | Fehlererkennungs- und -korrektureinrichtung für eine logische Anordnung | |
DE3443272A1 (de) | Verfahren und anordnung zur fehlererkennung in datenverarbeitungsanlagen | |
DE2316904A1 (de) | Informationseingabevorrichtung | |
DE3422287A1 (de) | Pruefanordnung fuer digitalschaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |