DE2421112A1 - Speicheranordnung - Google Patents

Speicheranordnung

Info

Publication number
DE2421112A1
DE2421112A1 DE2421112A DE2421112A DE2421112A1 DE 2421112 A1 DE2421112 A1 DE 2421112A1 DE 2421112 A DE2421112 A DE 2421112A DE 2421112 A DE2421112 A DE 2421112A DE 2421112 A1 DE2421112 A1 DE 2421112A1
Authority
DE
Germany
Prior art keywords
data
read
bits
bit
storage units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2421112A
Other languages
English (en)
Other versions
DE2421112C2 (de
Inventor
Douglas Craig Bossen
Mu-Yue Hsiao
Arvind Motibhai Patel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2421112A1 publication Critical patent/DE2421112A1/de
Application granted granted Critical
Publication of DE2421112C2 publication Critical patent/DE2421112C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Description

INTERNATIONAL BUSINESS MACHINES CORPORATION ARMONK1 N. Y. (USA)
Speicheranordnung.
Die Erfindung betrifft eine Speicheranordnung mit .mehreren Daten-Speichereinheiten für voneinander unabhängige Daten.
Viele Speicheranordnungen enthalten mehrere Speichereinheiten, z. B. Magnetbandkassette!!., deren jede andere, vom Inhalt der übrigen Einheiten unabhängige Daten enthält. In solchen Speicheranordnung en sind die enthaltenen Daten durch bestimmte Fehlerkorrekturverfahren und -anordnungen gegen gewisse Verluste geschützt. Bei völligem Verlust der Daten jedoch, z.B. bei unbeabsichtigem Löschen des Gesamtinhaits einer der Speichcreinheitcn, versagen diese Fehlerkorrekturmöglichkciten. Um in solchen Situationen weiterarbeiten zu können, wurden schon verschiedene Massnahmen ergriffen, so z. B. Duplizierung sämtlicher Daten in einem zweiten, vollständigen Satz von Speichereinheiten. Es kann dann bei einem Verlust von Daten jeweils die zweite Fassung (eine identische Kopie)
PO9-72-055
409881/0771
•a-
der betroffenen Daten verwendet werden. Solche Massnahmen mit Duplizierung der Einrichtungen sind aber naturgemäss sehr aufwendig, da ja der Speicherbedarf verdoppelt wird.
Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung und ein Verfahren anzugeben, durch welche mit bescheidenem Mehraufwand die verlorenen Daten jeweils einer von mehreren Speichereinheiten wiederhergestellt werden können, ohne dass aufwendige Operationen zur Rekonstruktion dieser Daten notwendig sind.
Gegenstand der Erfindung, mit der diese Aufgabe gelöst wird, ist eine Speicheranordnung mit mehreren Daten.-Speichereinheit en für voneinander unabhängige Daten, die dadurch gekennzeichnet ist, dass zusätzlich mindestens eine Prüf-Speichereinheit vorgesehen ist zur Speicherung von Prüfbits, deren jedes aus dem Inhalt der entsprechenden Bitposition aller Daten-Speiqhereinheiten abgeleitet ist, sowie eine Schreib/ Lese-Einrichtung zum Anpassen der betroffenen Prüfbits in der zusätzlichen P ruf-Sp eicher einheit, wenn Datenbits in einer der Daten-Speichereinheiten verändert werden, wobei diese Schreib/Lese-Einrichtung auch zur Wiederherstellung des gesamten Inhalts jeweils einer Daten-Speiche reinheit aus dem Inhalt aller übrigen Speichereinheiten verwendbar ist, sowie ein Verfahren zu deren Betrieb. ~~"
PO9-72-055 - 2 -
409881/0771
Ein A us füh rungs bei spiel der Erfindung wild 5m folgenden anhand der Zeichnungen beschrieben.
Es zeigen :
Fig. 1 schematisch einen der vorliegenden Erfindung entsprechenden
Magnetband-Kassettenspeicher ;
Fig. 2 eine schematische Darstellung der Beziehungen des Inhalts
'der Paritäts-Prüfkassette zum Inhalt der Daten-Speicherkassetten in einem Speicher gemäss Fig. 1 ;
Fig. 3 eine Schaltungsanordnung, welche zum Anpassen der Prüfbits
in der Paritäts-P ruf kassette beim Aendern von Datenbits in einer der Daten-Speicherkassetten, sowie auch zur Wiederherstellung verlorener Daten einer Speicherkassette dient.
In Fig. 1 ist eine Kassetten-Datei 10 gezeigt, die eine Mehrzahl von Magnetband-Kassetten C1 bis c enthält, deren jede von einer Lese-/ Schreibstation 12 addressiert werden kann. Die Lese-/Schreibstation entnimmt jeweils eine einzelne Kassette und gibt sie nach Benutzung wieder in die Datei zurück. Die Einzelheiten der beschriebenen Anlage sind jedoch für die Erfindung nicht von Belang. Wichtig ist, dass die Anlage mehrere separate'Speichereinheiten 11 hat, , deren jede Daten enthält, wobei jedoch keine Duplizierung vorgesehen ist. Wenn nun bei einer dieser Speichereinheiten ein Betriebsfehler auftritt, könnten cie in der Einheit enthaltenen Daten verloren gehen ; die Daten müssten Uann
A 0 9 8 8 1 / 0 7 7 1
POO-72-055 - 3 -
aus dem Quellenmaterial von neuem erstellt werden. Bei einer Anordnung gemäss der Erfindung wird ein solcher Rückgriff auf das Quellenmaterial nicht erforderlich, ohne dass man jedoch die Speicharkassetten c bis c im Duplikat vorsehen muss . ; dies ist möglich durch die Einführung einer zustäzlichen getrennten Prüfbit-Kassette 13, welche Paritätsbits für die in den Speicherkassetten 11 vorhandenen Daten enthält.
In Fig. 2 ist gezeigt, in welcher Beziehung die Paritätsbits in der Prüfkassette P zu den in den Speicherkassetten c. bis c enthaltenen
; l 1 η
Daten stehen. Die Daten in den Speicherkassetten C1 bis c und in der Prüfkassette P können als lineare Bitketten aufgefasst werden, wobei das erste Bit jeder Kette oben und das letzte jeder Kette unten in der Figur steht. In diesem Sinne ist das erste Bit in der Prüf kassette P die Antivalenzverknüpfung (Modulo-2-Summe) der ersten Bits aller Speicherkassetten C1 bis c ; das zweite Bit in der Prüfkassette P ist die Antivalenzverknüpfung (Modulo-2-Summe) aller zweiten Bits in den Speicherkassetten c.. . .. c . Ganz allgemein gilt, dass das k-te Bit in der Prüfkassette die Antivalenzverknüpfung (Modulo-2-Addition) aller
k-Bits in den Kassetten C1 bis c ist.
in ι
Um die Daten in der Datei sicherzustellen, müssen bei Benutzung einer erfindungsgemässen Prüfkassette die folgenden Operationen (Funktionen) ausgeführt werden :
PO9-72-Ü55 - 4 -
' ' 409881/0771
(A) Erzeugung der Parit^tsoits für die Prüfkassette aus den Daten
der Datenkassetten C1, Cn c der Datei ;
l δ · η
(B) Bei Aenderung der Daten in einer Datenkassette, z.B. c, mü,ssei} auch die entsprechenden Paritätsbits in der Prüfkassette angepasst werden ;
(C) Wenn die Daten in einer der Kassetten,. z.B. c, zerstört werden oder verloren gehen, dann müssen sie wiederhergestellt werden, und zwar mit Hilfe der Daten in den anderen Speicherkassetten und in der Prüfkassette.
Die Anpassung der Paritätsbits bei Datenänderung, d. h. die Funktion (B), soll hier zuerst besprochen werden, um das Verständnis der Erfindung zu erleichtern. Es sei angenommen, dass die anfängliche Erzeugung der Paritätsbits in der Prüfkassette, d. h. die Operation (A), bereits ausgeführt wurde, und dass sich die Kassette c. in der Lesestation befindet zwecks Aenderung von Daten. Bevor irgendeines der Bits b., in der Kassette c. geändert wird, gilt folgende Beziehung für das betreffende Bit und das zugehörige Prüfbit P, in der Prüfkassette P :
xC
P, = · b., φ Σ . o bM (1)
k jk r mod 2 ik
wobei i = 1, 2, .... η und i f j.
Wenn nun das Bit b., geändert wird in b1 , ergibt sich folgender neue Wert für das zugeordnete Paritätsbit :
P' = P1. φ b., -kb' (2)
k k 1^ jk ~ jk
40.9881/0771
POß-72-055 - 5 L
Das bedeutet : Bei einer Datenänderung in der Kassette c. muss
zur Anpassung der Paritätskassette lediglich eine nach folgender Gleichung bestimmte Bitkette benutzt werden :
Die in (3) festgelegte Bitkette wird als Differenzmuster bezeichnet.
Die Bits der Kette e., werden dann (nacheinander oder gleichzeitig) zur Anpassung des Inhalts der Prüfkassette benutzt nach folgender Regel :
wobei k sich verhält wie in (3).
Diese Operation wird nun an einem einfachen Beispiel erklärt. Es wird eine Anlage angenommen mit drei Datenkassetten (C1, c_, c ) und einer Paritätskassette (c ), deren jede η Speicherstellen für Binärzeichen 11O" bzw. "1" hat :
c c c c
1 2 3 ρ
Stelle: 1 2 . . .k.... m . .1 2. .. k. .. m 12...k,..m 12...k...m
Binärwert: 11...0...1 0 1...0...1. 10...1...1 0 0...1..J
Wenn eines der Bits in c_, z. B . das k-te Bit, von seinem momentanen Wert "1" (=c ,) in "0" (=c'. ) umgeändert wird, dann wird das zugehörige Prüfbit c , umgeändert in c1, entsprechend der Gleichung (2) :
Die p IC
pk cpk ψ 3k 5F c 3k- .
409881/0771
Daraus ergibt sich als neuer Dateninhalt
Cl C2. C3 C P
Binärwert: 11...0...1 0 1...0...1 10...Ö...1 0 0. ..0...I
Es wird daraufhingewiesen, dass die Kassetten c^ und c bei der Anpassungsoperation, gajpicht gebraucht werden. Das heisst, dass die Anpassungsoperation unabhängig von der Anzahl der Kassetten ist.
In Fig. 3 ist eine Einrichtung zur Durchführung der Anpassungsoperation gezeigt. Sie enthält zwei Lese-/Schreibstationen, von denen die eine den Speicherkassettenil und die andere der Prüfbitkassette 13 (Fig. 1) zugeordnet ist. Die Lese-/Schreibstationen führen jeweils erst eine Leseoperation aus, bevor sie eine Schreiboperation durchführen. Das Datenbit b aus
Jk
der Stelle 19 auf dem Magnetband 14 der Speicherkassette c. wird vom Magnetkopf 15 gelesen, durch die Leseschaltungen 16, die dem Magnetkopf 15 zugeordnet sind, weitergegeben, und dann in einen Puffer/Verstärker eingegeben, der für die alten (gelesenen) Daten bestimmt ist. Der Puffer/ Verstärker 17 gibt Signale an eine Verzögerungseinheit 18, welche das vom Magnetband 14 gelesene Signal soweit verzögert/dass es das Antivalenzglied 22 gemeinsam mit dem das neue Datenbit b1 darstellenden Signal
JK
erreicht. Die Uebertragung der neuen Datenbitsignale erfolgt selbstverständlich zu dem Zeitpunkt, wenn die Stelle 19 auf dem Magnetband 14 vom Lesekopf 15 kommend - den Schreibkopf 21 erreicht hat. Die neuen Datensignal« werden dann über den Puffer 23, die Schreibschaltung 24 an den Magnetkopf 21 sowie an das Antivalenzglied 22 gegeben.
409881/0771
Das Ausgangssignal des Antivelenzgl>edes 22 wird an einen Eingang eines zweiten Antivalenzgliedes 25 gegeben, gleichzeitig mit dem Paritätsbit
P , das der Magnetkopf 26 von der Stelle 36 auf dem Magnetband 35 ic
gelesen hatte, und das über die Leseschaltung .27 und Puffer 28 an eine Verzögerungseinheit 29 und von dort an das Antivalenzglied 25 gelangt. Das Ausgangssignal P' dieses Antivalenzgliedes 25 gelangt über den Puffer 31 und die Schreibschaltung 32 an den Magnetkopf 33, und wird von diesem auf der Stelle 36 des Magnetbandes 35, das sich während der durch Einheit 29 gegebenen Verzögerung gerade um ein entsprechendes Stück weiterbewegt hatte, aufgezeichnet. Die Anordnung zur Erzeugung bzw. Anpassung der Prüfbits der Prüfkassette 13 ist recht einfach. Aussei' den sowieso bei den Magnetköpfen vorhandenen Schaltungen benötigt man nur einige Puffer und Verzögerungseinheiten sowie zwei Antivalenzglieder. Diese Anordnung kann überdies dazu benutzt werden, Daten einer Kassette zu rekonstruieren, die durch einen schweren Fehler verloren gingen.
Die Erklärung dafür folgt hier : Wenn bei einer der Kassetten C1, .c . .. c ,
J- et n.
die mit c. bezeichnet sei, unkorrigierbare Fehler festgestellt werden, kann deren Inhalt gemäss folgender Beziehung rekonstruiert werden :
b.. = P. φ Σ b.. (5)
jk k T mod 2 ik
wobei i = 1, 2,... η und i f j.
PO9-72-055 — 8 -
409881 /0771
Das bedingt allerdings, dass bei aei* Rekonstruktion dämtliche Datenkassetten 11 und die Paritätskassette 13 gelesen werden müssen. Ausserdem ist . eine Einrichtung erforderlich, mit der festge-
stellt werden kann, dassMie Daten der Kassette c. alle oder teilweise
zerstört wurden bzw. nicht mehr gelesen werden können, um daraufhin den Wiederherstellungsvorgang einzuleiten. Dazu würden normalerweise die Fehlerfeststellungs- und -korrektureinrichtungen benutzt werden können, welche in der Anlage enthalten sind und die es jeweils anzeigen, wenn ein unkorrigierbarer Fehler bei einer der Kassetten vorhanden ist. Es könnten aber auch mechanische Kriterien, wie z.B. die Feststellung von Verstopfungen oder Verbiegungen, zur Einleitung der Wiederherstellungsoperation verwendet werden.
Wie bereits weiter oben angedeutet, können die Daten mit der gleichen Einrichtung rekonstruiert werden, die auch für die Anpassung der Paritätsbits bei Datenänderungen benutzt wird. Mit anderen Worten : Die in Fig. 3 gezeigte Anordnung kann auch zur Ausführung der Operation (C) benutzt werden. Die Anordnung arbeitet dann in der. gleichen Weise wie bei der weiter oben beschriebenen Anpassungsoperation. Jedoch ist bei der Wiederherstellungsoperation das Magnetband 35 dasjenige der neuen Kassette c1., und das Magnetband 14 ist nacheinander dasjenige der guten Speicherkassetten c-, co, .... c (wobei i 4 j) bzw. der Prüfkassette P.
ι « η
Zunächst enthält die neue Speicherkassette c1. eine binäre "θ" in allen PO9-72-055 - 9 -
409881/0771
Bitpositionen ; dann werden nacheinander η "Aiipässungsl!-Operationen ausgeführt, jedesmal mit einer anderen der guten Speicherkassetten bzw. mit der Prüfkassette. Nach η solchen !lAnpassungs"-Operationen enthält schliesslich die Kassette c1. die gleichen Daten, welche die Kassette c. vor dem Verlust enthielt.
Die erste Erzeugung der Paritätsbits für die Prüfkassette P, d. h. die Operation (A), kann in der gleichen Weise wie die Operation (C) ausgeführt werden. In diesem Falle ist jedoch das Magnetband 35 dasjenige der Prüfkassette P, während das Magnetband 14 jeweils das Band einer der Kassetten c_, c . . . . c ist. Zunächst enthält die Prüfkassette P lauter Nullen. Nach η "Anpassungs"-Operationen, wobei in jeder Operation eine andere der Speicherkassetten c,, coJ ... c benutzt wird, enthält die
1 2 η
Prüfkassette P die Paritätsbits für die gesamte Datei aller Sp ei ehe rkas selten.
Im Beispiel wurde nur eine Prüfkassette verwendet. Es ist jedoch klar, dass man mehr als eine Prüfkassette vorsehen kann. Wenn n, d. h. die Anzahl der Speicherkassetten, sehr gross wird, könnte die Zuverlässigkeil des Daten-Wiederherstellungsverfahrens abnehmen, denn schliesslich kann (bei nur einem Paritätsbit) nur jeweils ein Fehler entdeckt werden, falls man nicht einen speziellen oder mehr redundanten Code verwendet. Dann müsste man aber mehr als ein Prüfbit und damit mehr als eine Prüfkassette verwenden.
409881/0771

Claims (6)

  1. PATENTANSPRÜCHE
    Speicheranordnung mit mehreren Daten-Speichereinheiten für voneinander unabhängige Daten, dadurch gekennzeichnet, daß zusätzlich mindestens eine Prüf-Speichereinheit (P) vorgesehen ist zur Speicherung von Prüfbits (Pk), deren jedes aus dem Inhalt der entsprechenden Bitpositionen (blk, b2k*··) der Daten-Speichereinheiten (c., c-....) abgeleitet ist, sowie eine Schreib/Lese-Einrichtung (12) zum Anpassen der betroffenen Prüfbits in der zusätzlichen Prüf-Speichereinheit, wenn Datenbits in den Daten-Speichereinheiten verändert werden, wobei diese Schreib/Lese-Einrichtung zur Wiederherstellung des gesamten Inhalts jeweils einer Daten-Speichereinheit aus dem Inhalt der übrigen Speichereinheiten verwendbar ist.
  2. 2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schreib/Lese-Einrichtung (12) zwei getrennte Schreib/Lese-Stationen (15, 16, 21, 24; 26, 27, 32, 33) enthält, mit denen Datenbits von den Speicherplätzen (19; 36) je einer Speichereinheit gelesen und anschliessend andere Datenbits auf den gleichen Plätzen derselben Speichereinheit aufgezeichnet werden können, wobei eine erste Antivalenz- bzw. EXKLUSIV-ODER-Verknüpfungsschaltung (29) vorgesehen ist derart, daß bei einer der Schreib/Lese-Stationen (26, 27, 32, 33) jedes von einer Speicherstelle gelesene Bit (P.) mit einem von der anderen Schreib/Lese-Station (15, 16, 21, 24) abgegebenen Bit verknüpft und das Ergebnis dann an der gleichen Stelle (36) der betreffenden Speichereinheit aufgezeichnet wird.
    PO 9-72-055 - 11 -
    409881/0771
  3. 3. Speicheranordnung nach Anspruch 2, dadurch gekennzeichnet, daß bei der anderen Schreib/Lese-Station (15...) eine zweite Antivalenz-Verknüpfungsschaltung (22) vorgesehen ist zur Verknüpfung der von dieser Station gelesenen Bits (b., ) mit von aussen zugeführten Bits (b1.. ),
    JK JK
    und daß der Ausgang dieser zweiten Antivalenz-Verknüpfungsschaltung mit der ersten Antivalenz-Verknüfungsschaltung (25) verbunden ist, so daß dort jedes der von der einen Schreib/Lese-Station (26....) gelesene Bit entweder mit dem von außen zugeführten Bit, dem von der anderen Schreib/Lese-Station (15....) gerade gelesenen Bit, oder mit deren Antivalenz-Verknüfung kombiniert wird.
  4. 4. Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Speichereinheit'OI, 13) Magnetbandkassetten sind.
  5. 5. Verfahren zum Betrieb der Speicheranordnung gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur anfänglichen Erstellung der Prüfbits in der zusätzlichen Prüf-Speichereinheit deren Inhalt zunächst gelöscht und dann nacheinander alle Daten-Speichereinheiten an die Schreib/Lese-Einrichtung angeschlossen werden, während gleichzeitig die zusätzliche Prüf-Speichereinheit angeschlossen ist, so daß schließlich jedes Prüfbit als Antivalenzverknüpfung der Datenbits auf den entsprechenden Bitpositionen aller Daten-Speichereinheiten vorhanden ist.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß zur Rekonstruktion der Daten einer bestimmten Daten-Speichereinheit alle
    PO 9-72-055 - 12 -
    409881 /0771
    übrigen Speichereinheiten einschließlich der Prüf-Speichereinheit nacheinander an die Schreib/Lese-Einrichtung zum Lesen angeschlossen werden, während gleichzeitig die bestimmte Daten-Speichereinheit zum Schreiben angeschlossen ist, so daß schließlich jedes Datenbit in der bestimmten Daten-Speichereinheit die Antivalenzverknüpfung der Inhalte der entsprechenden Bitpositionen aller übrigen Speichereinheiten einschließlich der zusätzlichen Prüf-Speichereinheit darstellt.
    PO 9-72-055 . - 13 -
    409881/0771
DE2421112A 1973-06-04 1974-05-02 Speicheranordnung Expired DE2421112C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US366936A US3876978A (en) 1973-06-04 1973-06-04 Archival data protection

Publications (2)

Publication Number Publication Date
DE2421112A1 true DE2421112A1 (de) 1975-01-02
DE2421112C2 DE2421112C2 (de) 1983-07-07

Family

ID=23445230

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2421112A Expired DE2421112C2 (de) 1973-06-04 1974-05-02 Speicheranordnung

Country Status (13)

Country Link
US (1) US3876978A (de)
JP (1) JPS5642080B2 (de)
AT (1) AT341253B (de)
BR (1) BR7404579A (de)
CA (1) CA1014664A (de)
CH (1) CH568621A5 (de)
DD (1) DD116967A5 (de)
DE (1) DE2421112C2 (de)
FR (1) FR2232040B1 (de)
GB (1) GB1440285A (de)
IT (1) IT1009963B (de)
NL (1) NL7407341A (de)
SE (1) SE402169B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2706905A1 (de) * 1977-02-08 1978-08-24 Singer Co Speicherschutzsystem
DE2939461A1 (de) * 1979-09-28 1981-04-09 Siemens AG, 1000 Berlin und 8000 München Verfahren zum pruefen von in gepufferten schreib-lesespeichern eingeschriebenen daten bei numerisch gesteuerten werkzeugmaschinen
US6552866B1 (en) 1998-08-17 2003-04-22 Grau Software Gmbh Library apparatus
US6564290B1 (en) 1998-03-13 2003-05-13 Grau Software Gmbh Data carrier archiving and control system

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4031374A (en) * 1974-12-24 1977-06-21 The Singer Company Error correction system for random access memory
US4038537A (en) * 1975-12-22 1977-07-26 Honeywell Information Systems, Inc. Apparatus for verifying the integrity of information stored in a data processing system memory
US4016409A (en) * 1976-03-01 1977-04-05 Burroughs Corporation Longitudinal parity generator for use with a memory
US4092732A (en) * 1977-05-31 1978-05-30 International Business Machines Corporation System for recovering data stored in failed memory unit
US4145683A (en) * 1977-11-02 1979-03-20 Minnesota Mining And Manufacturing Company Single track audio-digital recorder and circuit for use therein having error correction
US4292684A (en) * 1978-11-01 1981-09-29 Minnesota Mining And Manufacturing Company Format for digital tape recorder
US4254500A (en) * 1979-03-16 1981-03-03 Minnesota Mining And Manufacturing Company Single track digital recorder and circuit for use therein having error correction
US4321704A (en) * 1980-02-01 1982-03-23 Ampex Corporation Parity checking circuitry for use in multi-bit cell PCM recording and reproducing apparatus
US4453251A (en) * 1981-10-13 1984-06-05 Burroughs Corporation Error-correcting memory with low storage overhead and fast correction mechanism
US4464747A (en) * 1982-02-18 1984-08-07 The Singer Company High reliability memory
US4495623A (en) * 1982-09-02 1985-01-22 Discovision Associates Digital data storage in video format
FR2561428B1 (fr) * 1984-03-16 1986-09-12 Bull Sa Procede d'enregistrement dans une memoire a disques et systeme de memoire a disques
CA1263194A (en) * 1985-05-08 1989-11-21 W. Daniel Hillis Storage system using multiple mechanically-driven storage units
US5202979A (en) * 1985-05-08 1993-04-13 Thinking Machines Corporation Storage system using multiple independently mechanically-driven storage units
USRE34100E (en) * 1987-01-12 1992-10-13 Seagate Technology, Inc. Data error correction system
CA1296103C (en) * 1987-06-02 1992-02-18 Theodore Jay Goodlander High-speed, high capacity, fault-tolerant, error-correcting storage system
US5257367A (en) * 1987-06-02 1993-10-26 Cab-Tek, Inc. Data storage system with asynchronous host operating system communication link
US4942579A (en) * 1987-06-02 1990-07-17 Cab-Tek, Inc. High-speed, high-capacity, fault-tolerant error-correcting storage system
US4849978A (en) * 1987-07-02 1989-07-18 International Business Machines Corporation Memory unit backup using checksum
US4989206A (en) * 1988-06-28 1991-01-29 Storage Technology Corporation Disk drive memory
US4989205A (en) * 1988-06-28 1991-01-29 Storage Technology Corporation Disk drive memory
US5283791A (en) * 1988-08-02 1994-02-01 Cray Research Systems, Inc. Error recovery method and apparatus for high performance disk drives
US5218689A (en) * 1988-08-16 1993-06-08 Cray Research, Inc. Single disk emulation interface for an array of asynchronously operating disk drives
USRE36448E (en) * 1991-09-13 1999-12-14 International Business Machines Corporation Memory controller with parity generator for an I/O control unit
JPH0820964B2 (ja) * 1991-09-13 1996-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション メモリ制御装置および方法
US5353170A (en) * 1993-05-19 1994-10-04 International Business Machines Corporation Error recovery data storage system and method with two position read verification
US5649162A (en) * 1993-05-24 1997-07-15 Micron Electronics, Inc. Local bus interface
US5502811A (en) * 1993-09-29 1996-03-26 International Business Machines Corporation System and method for striping data to magnetic tape units
WO1997011426A1 (en) 1995-09-18 1997-03-27 Cyberstorage Systems, Inc. Universal storage management system
DE19811035A1 (de) * 1998-03-13 1999-09-16 Grau Software Gmbh Verfahren zum Speichern von Daten
US7346831B1 (en) 2001-11-13 2008-03-18 Network Appliance, Inc. Parity assignment technique for parity declustering in a parity array of a storage system
US6851082B1 (en) 2001-11-13 2005-02-01 Network Appliance, Inc. Concentrated parity technique for handling double failures and enabling storage of more than one parity block per stripe on a storage device of a storage array
US8402346B2 (en) * 2001-12-28 2013-03-19 Netapp, Inc. N-way parity technique for enabling recovery from up to N storage device failures
US7073115B2 (en) * 2001-12-28 2006-07-04 Network Appliance, Inc. Correcting multiple block data loss in a storage array using a combination of a single diagonal parity group and multiple row parity groups
US6993701B2 (en) * 2001-12-28 2006-01-31 Network Appliance, Inc. Row-diagonal parity technique for enabling efficient recovery from double failures in a storage array
US7640484B2 (en) 2001-12-28 2009-12-29 Netapp, Inc. Triple parity technique for enabling efficient recovery from triple failures in a storage array
US7613984B2 (en) 2001-12-28 2009-11-03 Netapp, Inc. System and method for symmetric triple parity for failing storage devices
US7080278B1 (en) 2002-03-08 2006-07-18 Network Appliance, Inc. Technique for correcting multiple storage device failures in a storage array
US7254813B2 (en) * 2002-03-21 2007-08-07 Network Appliance, Inc. Method and apparatus for resource allocation in a raid system
US7539991B2 (en) * 2002-03-21 2009-05-26 Netapp, Inc. Method and apparatus for decomposing I/O tasks in a raid system
US7200715B2 (en) * 2002-03-21 2007-04-03 Network Appliance, Inc. Method for writing contiguous arrays of stripes in a RAID storage system using mapped block writes
US7437727B2 (en) * 2002-03-21 2008-10-14 Network Appliance, Inc. Method and apparatus for runtime resource deadlock avoidance in a raid system
US6976146B1 (en) 2002-05-21 2005-12-13 Network Appliance, Inc. System and method for emulating block appended checksums on storage devices by sector stealing
US7185144B2 (en) * 2003-11-24 2007-02-27 Network Appliance, Inc. Semi-static distribution technique
US7143235B1 (en) 2003-03-21 2006-11-28 Network Appliance, Inc. Proposed configuration management behaviors in a raid subsystem
US7424637B1 (en) 2003-03-21 2008-09-09 Networks Appliance, Inc. Technique for managing addition of disks to a volume of a storage system
US7328364B1 (en) 2003-03-21 2008-02-05 Network Appliance, Inc. Technique for coherent suspension of I/O operations in a RAID subsystem
US7664913B2 (en) * 2003-03-21 2010-02-16 Netapp, Inc. Query-based spares management technique
US7111147B1 (en) * 2003-03-21 2006-09-19 Network Appliance, Inc. Location-independent RAID group virtual block management
US7275179B1 (en) 2003-04-24 2007-09-25 Network Appliance, Inc. System and method for reducing unrecoverable media errors in a disk subsystem
US7328305B2 (en) * 2003-11-03 2008-02-05 Network Appliance, Inc. Dynamic parity distribution technique
US7647451B1 (en) 2003-11-24 2010-01-12 Netapp, Inc. Data placement technique for striping data containers across volumes of a storage system cluster
US7366837B2 (en) * 2003-11-24 2008-04-29 Network Appliance, Inc. Data placement technique for striping data containers across volumes of a storage system cluster
US7263629B2 (en) * 2003-11-24 2007-08-28 Network Appliance, Inc. Uniform and symmetric double failure correcting technique for protecting against two disk failures in a disk array
US20060075281A1 (en) * 2004-09-27 2006-04-06 Kimmel Jeffrey S Use of application-level context information to detect corrupted data in a storage system
US7398460B1 (en) 2005-01-31 2008-07-08 Network Appliance, Inc. Technique for efficiently organizing and distributing parity blocks among storage devices of a storage array
US8560503B1 (en) 2006-01-26 2013-10-15 Netapp, Inc. Content addressable storage system
US7822921B2 (en) 2006-10-31 2010-10-26 Netapp, Inc. System and method for optimizing write operations in storage systems
US7613947B1 (en) 2006-11-30 2009-11-03 Netapp, Inc. System and method for storage takeover
US7647526B1 (en) 2006-12-06 2010-01-12 Netapp, Inc. Reducing reconstruct input/output operations in storage systems
US7702841B2 (en) * 2007-03-08 2010-04-20 Ricoh Company, Limited Semiconductor integrated circuit and image processing apparatus having the same
US8209587B1 (en) 2007-04-12 2012-06-26 Netapp, Inc. System and method for eliminating zeroing of disk drives in RAID arrays
US7840837B2 (en) 2007-04-27 2010-11-23 Netapp, Inc. System and method for protecting memory during system initialization
US8898536B2 (en) * 2007-04-27 2014-11-25 Netapp, Inc. Multi-core engine for detecting bit errors
US7836331B1 (en) 2007-05-15 2010-11-16 Netapp, Inc. System and method for protecting the contents of memory during error conditions
US7975102B1 (en) 2007-08-06 2011-07-05 Netapp, Inc. Technique to avoid cascaded hot spotting
US9158579B1 (en) 2008-11-10 2015-10-13 Netapp, Inc. System having operation queues corresponding to operation execution time
US8495417B2 (en) * 2009-01-09 2013-07-23 Netapp, Inc. System and method for redundancy-protected aggregates
DE102016118269A1 (de) 2016-09-27 2018-03-29 Endress + Hauser Gmbh + Co. Kg Verfahren und System zum verteilten Speichern von Informationen in einer eine Vielzahl von Feldgeräten aufweisenden Anlage der Prozessautomatisierung
US11016848B2 (en) 2017-11-02 2021-05-25 Seagate Technology Llc Distributed data storage system with initialization-less parity

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL240118A (de) * 1958-06-12
US3037697A (en) * 1959-06-17 1962-06-05 Honeywell Regulator Co Information handling apparatus
US3243774A (en) * 1962-07-12 1966-03-29 Honeywell Inc Digital data werror detection and correction apparatus
JPS5416174B2 (de) * 1972-06-23 1979-06-20

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM-Technical Disclosure Bulletin, Vol. 10, No. 10, März 1968, S. 1486-1487 *
IBM-Technical Disclosure Bulletin, Vol. 14, No. 12, Mai 1972, S. 3846 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2706905A1 (de) * 1977-02-08 1978-08-24 Singer Co Speicherschutzsystem
DE2939461A1 (de) * 1979-09-28 1981-04-09 Siemens AG, 1000 Berlin und 8000 München Verfahren zum pruefen von in gepufferten schreib-lesespeichern eingeschriebenen daten bei numerisch gesteuerten werkzeugmaschinen
US6564290B1 (en) 1998-03-13 2003-05-13 Grau Software Gmbh Data carrier archiving and control system
US6552866B1 (en) 1998-08-17 2003-04-22 Grau Software Gmbh Library apparatus

Also Published As

Publication number Publication date
CA1014664A (en) 1977-07-26
IT1009963B (it) 1976-12-20
JPS5642080B2 (de) 1981-10-02
SE7405625L (de) 1974-12-05
DE2421112C2 (de) 1983-07-07
DD116967A5 (de) 1975-12-12
US3876978A (en) 1975-04-08
GB1440285A (en) 1976-06-23
CH568621A5 (de) 1975-10-31
BR7404579A (pt) 1976-02-10
JPS5023536A (de) 1975-03-13
BR7404579D0 (pt) 1975-01-07
AT341253B (de) 1978-01-25
ATA372274A (de) 1977-05-15
FR2232040A1 (de) 1974-12-27
FR2232040B1 (de) 1976-12-17
NL7407341A (de) 1974-12-06
SE402169B (sv) 1978-06-19

Similar Documents

Publication Publication Date Title
DE2421112C2 (de) Speicheranordnung
DE3125048C2 (de)
DE2853892C2 (de)
DE2556556A1 (de) Verfahren und anordnung zur speicherung von informationen ueber den ort eines oder mehrerer fehlerhafter bits in einem einzelne fehler korrigierenden halbleiter-hauptspeicher
DE2357168C2 (de) Schaltungsanordnung für einen Speichermodul
DE3603926A1 (de) Halbleiter-speicherelement
DE2260850A1 (de) Fehlerkorrektursystem
DE2359776A1 (de) Speichermodul zur verwendung in verbindung mit einer datenverarbeitungseinheit
DE1295246B (de) Schaltungsanordnung zur fehlergesicherten Wiedergabe von parallel dargestellten digitalen Signalen
DE2132565B2 (de)
DE2317576A1 (de) Einrichtung zur ausfallbedingten umordnung von speichermoduln in einer datenverarbeitungsanlage
DE2622184A1 (de) Fehlerkorrekturverfahren
DE2157829C2 (de) Anordnung zum Erkennen und Korrigieren von Fehlern in Binärdatenmustern
DE2608435A1 (de) Vorrichtung zur fehlererkennung und fehlerkorrektur in digitalen datenverarbeitungsanlagen
DE1250163B (de) Einrichtung zur Paritätsprüfung von Speicherworten
DE2752377A1 (de) Fehlerpruefeinrichtung
DE2908373C2 (de)
DE2655653A1 (de) Verfahren und anordnung zur erkennung der richtigen zuordnung von adresse und speicherwort in einem datenspeicher
EP0127118A1 (de) Speichersteueranordnung, insbesondere für fehlertolerantes Fernsprech-Vermittlungssystem
DE2138877A1 (de) Schaltungsanordnung zur Wiedergewin nung von Informationsworten, die auf einem magnetischen Aufzeichnungsmedium redundant aufgezeichnet sind
DE69637427T2 (de) Verfahren und Gerät zur Erkennung doppelter Eintragungen in einer Nachschlagtabelle
DE3433679C2 (de)
DE1937259A1 (de) Selbstpruefende Fehlererkennungsschaltung
DE3443272A1 (de) Verfahren und anordnung zur fehlererkennung in datenverarbeitungsanlagen
DE2742881C2 (de)

Legal Events

Date Code Title Description
OD Request for examination
8125 Change of the main classification

Ipc: G06F 11/10

8126 Change of the secondary classification

Ipc: ENTFAELLT

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee