DE1912176A1 - Monolithic storage cell - Google Patents

Monolithic storage cell

Info

Publication number
DE1912176A1
DE1912176A1 DE19691912176 DE1912176A DE1912176A1 DE 1912176 A1 DE1912176 A1 DE 1912176A1 DE 19691912176 DE19691912176 DE 19691912176 DE 1912176 A DE1912176 A DE 1912176A DE 1912176 A1 DE1912176 A1 DE 1912176A1
Authority
DE
Germany
Prior art keywords
bit line
cell
resistors
current
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691912176
Other languages
German (de)
Other versions
DE1912176C2 (en
Inventor
Wiedmann Dipl-Ing Dr Siegfri K
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE1912176A priority Critical patent/DE1912176C2/en
Priority to FR7006058A priority patent/FR2059996B1/fr
Priority to GB00254/70A priority patent/GB1299113A/en
Priority to JP45019860A priority patent/JPS5120858B1/ja
Publication of DE1912176A1 publication Critical patent/DE1912176A1/en
Application granted granted Critical
Publication of DE1912176C2 publication Critical patent/DE1912176C2/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/10—SRAM devices comprising bipolar components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

Böblingen, 10. Februar 1969
sz-maBoeblingen, February 10, 1969
sz-ma

Anmelderin: IBM DeutschlandApplicant: IBM Germany

Internationale Büro-Maschinen
Gesellschaft mbH. ,
7032 SindelfingenInternational office machines
Gesellschaft mbH. ,
7032 Sindelfingen

Tübinger Allee 49Tübinger Allee 49

Amtliches Aktenzeichen: NeuanmeldungOfficial file number: New registration

Aktenzeichen der Anmelderin: Docket GE 968 051; GE 868 057Applicant's file number: Docket GE 968 051; GE 868 057

Monolithische SpeicherzelleMonolithic storage cell

Die Erfindung betrifft eine monolithische Speicherzelle mit einem hochohmige Kollektorwiderstände aufweisenden direkt kreuzgekoppelten Transistor-Flip-Flop, welche am Kreuzungspunkt einer Wortleitung und eines mit einem Schreib-/Leseverstärker verbundenen Bitleitungspaares angeordnet ist.The invention relates to a monolithic memory cell with a high resistance Directly cross-coupled transistor flip-flop having collector resistances, which at the intersection of a word line and one with a read / write amplifier connected bit line pair arranged is.

Eine solche Speicherzelle kann mit einer Vielzahl ancerer gleich ausgebildeter Speicherzellen als Speicher in Rechenmaschinen dienen. Eine Zelle
kann sich in genau zwei verschiedenen Zuständen befinden, die von aussen angesteuert (Schreibvorgang) und zerstörungsfrei abgefragt werden können (Lesevorgang).Such a memory cell can serve as a memory in computing machines with a large number of other memory cells of identical design. One cell
can be in exactly two different states that can be controlled from the outside (write process) and queried non-destructively (read process).

Die Silizium-Planartechnik zur Herstellung monolithischer Schaltungen ist bereits so ausgereift, dass man von einer Standard-Prozessfolge sprechen kann. Durch grosse Sorgfalt bei der Maskenherstellung, durch Verbesserung der Photolithographie unci durch die Beachtung strenger VorschriftenThe silicon planar technology for the production of monolithic circuits is already so mature that one can speak of a standard process sequence. Through great care in the manufacture of masks, through improvement the photolithography and by observing strict regulations

G09838/1834G09838 / 1834

BAD ORIGINALBATH ORIGINAL

für die Reinheit der Materialien und die Staubfreiheit der Fabrikations räume konnten Ausbeuten erzielt werden, die die wirtschaftliche Fertigung von mehreren 1000 Bauelementen auf einem einzigen Halbleiter-for the purity of the materials and the absence of dust in the production rooms Yields could be achieved, which the economical production of several 1000 components on a single semiconductor

plättchen von ca. 10 mm Fläche möglich erscheinen lassen.Allow platelets with an area of approx. 10 mm to appear possible.

Eine der Hauptschwierigkeiten entsteht bei einer derartigen Packungsdichte durch die nur begrenzte Wärmeabfuhr über das Halbleitersubstrat. Will man nicht zu einer (relativ teuren) Flüssigkeitskühlung übergehen, muss man darauf achten, dass die gesamte Leistung des Speichers klein gehalten wird. Andererseits wird zum Lesen und Schreiben (Adressieren) einer Zelle ein möglichst hoher Strom gefordert, um die Schreib- und Lesezeiten zu verkürzen. Diese beiden Forderungen lassen sich dadurch erfül-ι len, dass man für die Zellen kei.ie konstante Leistung vorsieht, sondern die Leistung einer adressierten Zelle wesentlich über ihre Ruheleistung hinaufeetzt. Ein Umschalten der Leistung einer Zelle ist jedoch im allgemeinen mit grossem schaltungstechnischen Aufwand verbunden.One of the main difficulties arises with such a packing density due to the limited heat dissipation via the semiconductor substrate. If you don't want to switch to (relatively expensive) liquid cooling, you have to make sure that the overall performance of the memory is kept small. On the other hand, for reading and writing (addressing) A cell is required to have as high a current as possible in order to shorten the write and read times. These two requirements can thereby be met It is important to note that the cells are not provided with constant power, but with The power of an addressed cell increases significantly over its quiescent power. Switching over the power of a cell is, however, generally associated with a high level of circuit engineering complexity.

Da bei der monolithischen Technik der Preis im wesentlichen proportional zur Fläche der Schaltung ist, muss angestrebt werden, den Entwurf der Schaltung so zu bemessen, dass man an die durch die Technologie gegebenen Toleranzen herankommt.Because with the monolithic technique the price is essentially proportional to the area of the circuit, the aim must be to dimension the design of the circuit in such a way that one adapts to the given by the technology Tolerances.

Besonders platzraubend sind die Trenndiffusionen, welche einzelne Isolationswannen durch gesperrte PN-übergänge voneinander isolieren, da aufgrund der Querdiffusion relativ breite "Gräben" entstehen. HierunterThe separating diffusions, which are individual insulation tubs, are particularly space-consuming isolate from each other by blocking PN junctions, since the transverse diffusion creates relatively wide "trenches". Below

009838/1834009838/1834

Docket GE %& 051Docket GE % & 051

BAD ORfAAtBAD ORfAAt

versteht man die seitliche Ausdehnung der diffundierten Halbleiterzonen unter den Rändern der Oxydfenster, die dadurch zustande kommt, dass die Diffusionsfronten sich nicht nur in Richtung auf das Substrat sondern auch seitlich ausbreiten. In der Praxis rechnet man damit, dass die Diffusionsfronten sich seitlich genauso weit ausbreiten, wie in senkrechter Richtung. Der Abstand benachbarter Elemente muss dann entsprechend gross sein. Besonders einschneidend ist der Einfluss der Querdiffusion bei der Isolationsdiffusion, weil diese die ganze epitaktische Schicht durchdringen muss. Eine bestimmte Mindestdicke der epitaktischen Schicht ist aber andererseits mit Rücksicht auf die elektrischen Eigenschaften der Schaltungselemente notwendig. Bei jeder Isolationsdiffusion geht daher viel kostbare Kristallfläche verloren, weshalb der Entwickler integrierter Halbleiterschaltungen nach Schaltungskonzepten suchen muss, bei denen man mit möglichst wenig isolierten Inseln auskommt.one understands the lateral extent of the diffused semiconductor zones under the edges of the oxide window, which is caused by the fact that the diffusion fronts are not only directed towards the substrate but also spread out sideways. In practice, it is expected that the diffusion fronts will spread just as far laterally as in the vertical direction. The distance between neighboring elements must then be correspondingly large. The influence of transverse diffusion on insulation diffusion is particularly significant, because this has to penetrate the entire epitaxial layer. However, a certain minimum thickness of the epitaxial layer is on the other hand with regard to the electrical properties of the circuit elements necessary. With each isolation diffusion, a lot of precious crystal surface is lost, which is why the developer of integrated semiconductor circuits have to look for circuit concepts in which one gets by with as few isolated islands as possible.

Aufgabe der vorliegenden Erfindung ist es, die Leistung einer Speicherzelle im adressierten Zustand über die relativ geringe Ruheleistung anzuheben, ohne zusätzliche Sch.altelem.ente oder Schaltfunktionen aufzuwenden. Daneben soll die Kopplung der Wort- und Bitleitungen über Elemente erfolgen, welche keine zusätzlichen Isolationsinseln erforderlich machen.The object of the present invention is to improve the performance of a memory cell in the addressed state to increase above the relatively low idle power without using additional switching elements or switching functions. Besides the coupling of the word and bit lines should take place via elements which make no additional isolation islands necessary.

Diese Aufgabe wird bei einer Speicherzelle der eingangs erwähnten Art erfindungsgemäss dadurch gelöst, dass zwei niederohmige Bitleitungswiderstände in den Bitleitungen über zwei Schaltdioden mit den Kollektoren der beiden Flip-Flop-Transistoren verbunden sind xind dass die Wortleitung mitThis object is achieved according to the invention in a memory cell of the type mentioned at the beginning solved by having two low-ohm bit line resistors in the bit lines via two switching diodes are connected to the collectors of the two flip-flop transistors xind that the word line with

009838/1834009838/1834

Docket GE 968 051Docket GE 968 051

BADOBIGINAtBADOBIGINAt

den Emittern dieser Transistoren verbunden ist, deren Potential beim Adressieren der Zelle abgesenkt wird, so dass bei Leitendwerden der Dioden die niederohmigen Bitleitungswiderstände als Lastwiderstände der Zelle wirken.connected to the emitters of these transistors, their potential at Addressing the cell is lowered so that when the diodes become conductive the low-ohm bit line resistances as load resistances of the cell works.

Im folgenden ist ein Ausführungsbeispiel der Erfindung mit Hilfe der nachstehend aufgeführten Zeichnung näher erläutert. Es zeigen:The following is an embodiment of the invention by means of the following listed drawing explained in more detail. Show it:

Fig. 1 Die Schaltung einer Speicherzelle nach der Erfindung; Fig. Z die Anordnung mehrerer Speicherzellen in einer Speichermatrix;
Fig. 3 den topologischen Entwurf einer monolithischen Speicherzelle1 shows the circuit of a memory cell according to the invention; Z shows the arrangement of a plurality of memory cells in a memory matrix;
3 shows the topological layout of a monolithic memory cell

nach der Erfindung, deren vertikaler Schnitt in Fig. 3A entlang der Linie 3Α-3Λ gezeigt ist.' ·, ( according to the invention, the vertical section of which is shown in Fig. 3A along the line 3Α-3Λ. ' ·, (

In Fig. 1 ist ein als Speicherzelle wirkendes bipolares Transistor-Flip-Flop mit zwei bezüglich Basis und Kollektor kreuzgekoppelten Transistoren Tl, T2 dargestellt. Die Emitter der beiden Transistoren sind direkt mit der Wortleitung W verbunden. Zwei hochohmige Widerstände Rl, R2 dienen als Lastwiderstände. Je nachdem, ob Tl oder T2 Strom führt, wird aufgrund des Spannungsabfalls des Kollektorstromes über den Lastwiderstand Rl oder R2 der andere Transistor T2 bzw. Tl durch das niedrige Basispotential gesperrt.In Fig. 1 is a bipolar transistor flip-flop acting as a memory cell with two base and collector cross-coupled transistors Tl, T2 shown. The emitters of the two transistors are directly connected to the word line W connected. Two high-value resistors R1, R2 are used as load resistors. Depending on whether T1 or T2 is carrying current, the voltage drop in the collector current across the load resistance Rl or R2 the other transistor T2 or Tl by the low base potential locked.

Der Ruhestrom der Zelle ist nach unten durch die Bedingung I > 1 (bei R. 7 -» co) begrenzt, wobei mit P die Stromverstärkung bezeichnet wird. (Exakt gilt: S . R -->. Γ + 1 , wobei S «· ■=£- „ die Steilheit derThe quiescent current of the cell is limited by the condition I> 1 (for R. 7 -> co), where P denotes the current gain. (Exactly applies: S. R ->. Γ + 1 , where S «· ■ = £ -" is the steepness of the

cc fifi 7~ cbmv7 ~ cbmv

Transistoren Tl, T2 ist). Diese Bedingung ist notwendig, wenn die ZelleTransistors T1, T2 is). This condition is necessary when the cell

009838/1834009838/1834

Docket GE 968 051Docket GE 968 051

BADBATH

stabil sein soll und die einmal gespeicherte Information, d.h. einen der beiden Leitzustände halten soll.should be stable and the information stored once, i.e. one of the should hold both control states.

Zum Auslesen der gespeicherten Information wird das Emitterpotential über die Wortleitung W soweit abgesenkt, dass die beiden im Ruhezustand gesperrten Dioden Dl, D2 leitend werden. Hierzu müssen die Kollektorpotentiale von Tl und TE um mehr als die Dioden-Knickspannung (z. B. 0, 7 V bei Silizium-Dioden) unter das Bitleitungspotential abgesenkt werden. Wenn z. B. Tl Strom zieht, wird das Kollektorpotential um einen fesLen Kollektor-Emitter-Spannungsabfall bei gesättigten Transistor über dem Emitterpotential liegen: V = V + U^.„. Auch das Basispotential dieses Transistors ist bei Sättigung durch das Emitterpotential gegeben: V = V + U . D.h. , dass auch das Kollektorpotential des zweiten, nicht stromführenden Transistors T2 über das Emitterpotential, also über die Wortleitung abgesenkt werden kann, wobei die Differenz der beiden Kollektor-Potentiale durch U _ - UThe emitter potential is used to read out the stored information the word line W is lowered to such an extent that the two diodes D1, D2, which are blocked in the idle state, become conductive. To do this, the collector potentials of Tl and TE by more than the diode knee voltage (e.g. 0.7 V for silicon diodes) be lowered below the bit line potential. If z. B. Tl draws current, the collector potential is a fixed collector-emitter voltage drop with a saturated transistor above the emitter potential: V = V + U ^. „. The base potential of this transistor is also at saturation given by the emitter potential: V = V + U. I.e. that the collector potential of the second, non-current-carrying transistor T2 can also be lowered via the emitter potential, that is to say via the word line can, where the difference between the two collector potentials is given by U _ - U

IiI^IiI ^

gegeben ist. Wenn man den Anoden der beiden Dioden Dl, D2 über Bitleitungswiderstände RO in den Bitleitungen BO, Bl einen Strom zuführt, wird die Differenz der Ströme, die aus den Bitleitungen BO, Bl in den Kollektor- bzw. Basisanschluss des stromführenden Transistors Tl eingespeist werden, durch (I - I) . RO gegeben sein. Je nach dem, ob die Differenz I - I positiv oder negativ ist, kann so auf den Zustand des Flip-Flop geschlossen werden.given is. If you connect the anodes of the two diodes Dl, D2 via bit line resistors RO supplies a current in the bit lines BO, Bl, the difference between the currents that flow from the bit lines BO, Bl into the collector or Base connection of the current-carrying transistor Tl are fed through (I - I). RO must be given. Depending on whether the difference I - I is positive or negative, the state of the flip-flop can be deduced.

Zum Einschreiben von Information in die Speicherzelle, d.h. zum eventuellen Verändern des Stromflusses in der Zelle, wird wiederum die Zelle über dieFor writing information into the memory cell, i.e. for the eventual Changing the flow of current in the cell will turn the cell on

009838/1834009838/1834

Docket GE 968 051Docket GE 968 051

BAD ORKBHNAt 'ν -BAD ORKBHNAt 'ν -

191217C191217C

Wortleitung W durch Anlegen eines negativen Impulses adressiert. Wie beim Auslesen oben beschrieben wurde, v/erden damit die Kollektorpotentiale der beiden Transistoren um annähernd denselben Betrag abgesenkt. Die Aufgabe besteht jetzt darin, durch geeignete Ansteuerung über das Bitleitungspaar BO, Bl z. B. den Transistor Tl zu sperren und TZ in den leitenden Zustand zu bringen. Hierzu wird das Potential der Bitleitung BO angehoben, dasjenige von Bl jedoch abgesenkt, wodurch erst einmal die Diode D2 gesperrt wird. Über die. Bitleitung BO fliesst jetzt ein so hoher Kollektorstrom in den leitenden Transistor, dass er aus der Sättigung in den aktiven Zustand gesteuert wird (Kollektorstrom wird grosser als das Produkt aus Stromverstärkung und Basisstrom.: I >- I) . I), wobeiWord line W addressed by applying a negative pulse. As described above when reading out, the collector potentials of the two transistors are thus reduced by approximately the same amount. The task now is to use suitable control via the bit line pair BO, Bl z. B. to block the transistor Tl and bring TZ into the conductive state. For this purpose, the potential of the bit line BO is raised, but that of B1 is lowered, whereby the diode D2 is first blocked. About the. Bit line BO now flows such a high collector current into the conductive transistor that it is controlled from saturation into the active state (collector current is greater than the product of current gain and base current: I> - I). I), where

w ι 15 w ι 15

sich das Kollektorpotential, welches gleichzeitig das Basispotential des gesperrten Transistors T2 ist, so weit erhöht, dass T2 leitend wird. Damit entsteht ein zusätzlicher Spannungsabfall des Kollektorstromes von T2 über den Kollektorwiderstand R2, so dass Tl gesperrt wird. Nachdem der Stromfluss in der Zelle verändert ist, können Wort- und Bitleitungspotentiale wieder in den Ruhezustand versetzt werden.the collector potential, which is also the base potential of the blocked Transistor T2 is increased so much that T2 becomes conductive. This creates an additional voltage drop in the collector current from T2 across the collector resistor R2, so that Tl is blocked. After the current flow is changed in the cell, word and bit line potentials can be put back to sleep.

Wenn der Bitleitungsstrom kleiner gehalten werden soll als das Produkt aus Stromverstärkung und Ruhestrom J. I , , kann die Stromversorcuncslei-If the bit line current is to be kept smaller than the product of the current gain and quiescent current J. I, the power supply can

1 ruhe 1 calm

tung Vl während des Adrcssiercns aufgetrennt werden, so dass der Ruhestrom durch die Kcllektorwiderslände Rl, R2 verschwindet. Eine andere Möglichkeit besteht darin, diesen Ruhestrom nur durch geeignete schaltungstechnische Mittel herabzusetzen. Da das Adressieren nur relativ kurze 2'eit beansprucht, geht die Information in den Zellen, welche mit derselben Strom·device Vl can be separated during addressing, so that the quiescent current through the Kcllektorwiderslände Rl, R2 disappears. Another possibility is to use this quiescent current only by means of suitable circuitry Reduce funds. Since addressing only takes a relatively short time, the information is transferred to the cells that carry the same current.

009838/1834009838/1834

Docket GE 968 051 ^j.u,.-.-..-Docket GE 968 051 ^ ju ,.-.-..-

BAD ORIGiNAl. ~ORIGINAL BATHROOM. ~

191217C191217C

versorgungsleitung Vl verbunden sind, und keinen Strom über die Bitleitungen und die Schaltdioden erhalten, trotz Unterschreiten des minimalen Ruhestromes nicht verloren, da über eine gewisse Zeit die eidlichen Kapazitäten der PN-Grenzschichten in den Transistoren die Information in Form von Ladungen speichern können.supply line Vl are connected, and no current through the bit lines and the switching diodes are not lost despite falling below the minimum quiescent current, since the oaths over a certain period of time Capacities of the PN boundary layers in the transistors provide information can store in the form of charges.

Wie schon eingangs erwähnt, soll der Lese-/Schreibstrom relativ gross sein im Gegensatz zum Ruhestrom einer Zelle. Der ausserordentliche Vorteil der vorliegenden Speicherzelle ist die völlige Entkopplung des Lese-/ Schreibvorganges vom Ruhezustand der Zelle: Im Ruhezustand fliesst nur ein sehr kleiner Strom aufgrund der hochohmi gen. Kollektorwiderstände Rl, R2. Beim Adressieren und Leitendwerden der Schaltdioden wird ein weiterer Strompfad zur Zelle zugeschaltet, welcher mit dem niederohmigen Bitleitungswiderstand RO (s. Fig. 2) über eine der Bitleitungen einen hohen Lese-/ Schreibstrom in die Zelle einspeist. Der hohe Bitleitungsstrom ist erforderlich, um in kurzer Zeit ein Abfühlergebnis im Differentialverstärker zu erhalten. Auf sehr einfache Weise wird so die Leistung während des Lese- bzw. Schreibvorganges heraufgesetzt.As already mentioned at the beginning, the read / write current should be relatively large be in contrast to the quiescent current of a cell. The extraordinary advantage of the present memory cell is the complete decoupling of the read / Writing process from the idle state of the cell: In the idle state only a very small current flows due to the high ohmic conditions. Collector resistances Rl, R2. When the switching diodes are addressed and turned on, another current path to the cell is switched on, which has the low-ohm bit line resistance RO (see FIG. 2) feeds a high read / write current into the cell via one of the bit lines. The high bit line current is required in order to obtain a sensing result in the differential amplifier in a short time. In a very simple way, the performance during the reading or Write process increased.

Es soll daraufhingewiesen werden, dass im adressierten Zustand der Spannungsabfall über den niederohmigen Bitleitungswiderstand RO die Stabilität der Zelle gewährleistet. Daraus ergibt sich für dessen Bemessung eine untere Grenze: Das Produkt aus Bitleitungs strom und Widerstand RO muss grosser sein als die Mindestspannung, z. B. 200 mV: I . RO "^ 200 mV.It should be pointed out that in the addressed state, the voltage drop across the low-ohm bit line resistance RO ensures the stability of the cell. This results in a lower limit for its dimensioning: The product of bit line current and resistance RO must be greater than the minimum voltage, e.g. B. 200 mV: I. RO "^ 200 mV.

Wenn nicht, wie oben beschrieben, ein wortweiser Betrieb gewünscht wird,If word-by-word operation is not required as described above,

009838/1834009838/1834

Docket GE 968 051Docket GE 968 051

BADORtQfMM.BADORtQfMM.

191217C191217C

wobei gleichzeitig alle Zellen, denen eine "Wortleitung W gemeinsam ist, ein- bzw. ausgelesen werden, bietet es sich für den bitweisen Betrieb an, die Potentialabsenkung an der Wortleitung W auf Wortleitutig W und Bitleitungspotential V2 aufzuteilen, so dass bei geringerer Absenkung des Emitterpotentials nur die Schaltdioden leitend werden, deren Anoden durch einen positiven Impuls über V2 "vorgespannt" sind. Auf diese Weise lässt sich eine echte XY-Selektion erhalten.where at the same time all cells that share a "word line W" or read out, it is suitable for bit-by-bit operation that Potential drop on word line W to word line W and bit line potential V2 so that with a lower reduction of the emitter potential only the switching diodes become conductive, their anodes by a positive one Impulse are "biased" over V2. This way you can get a real XY selection received.

Fig. 2 zeigt die Anordnung von MxN gleichartigen Speicherzellen in einer " Speichermatrix, welche in N "Worten" a. M"Bits" matrixförmig miteinanderFig. 2 shows the arrangement of MxN memory cells of the same type in one "Memory matrix, which in N" words "a. M" bits "in a matrix with one another

verbunden sind. N Wortleitungen AVI bis WN und M Bitleitungspaare mit den Spannungs- bzw. Stromquellen V2I bis V2M dienen zur Adressierung des Speichers. Die niederohmigen Bitlcitungswiderstände RO, deren Spannungsabfall von den Differentialverstärkern DI bis DM abgefühlt werden können, bilden die nach der Erfindung wesentlichen niederohmigen Kollektorwider-Etände während des Schreib-/Lesevorganges. Ein gemeinsamer Vorwiderstand zwischen, Spannungs quelle V2 und den beiden Bitleitungswiderständen RO kann zu einer Stromeinprägung Verwendung finden.are connected. N word lines AVI to WN and M bit line pairs with the Voltage and current sources V2I to V2M are used to address the Memory. The low-ohmic bit line resistances RO, their voltage drop can be sensed by the differential amplifiers DI to DM, form the essential low-resistance collector resistors according to the invention during the read / write process. A common series resistor between, voltage source V2 and the two bit line resistors RO can be used for current injection.

Der Ruhestrom wird durch den Vorwiderstand R3 in der Spannungsversorgungsleitung Vl für ein ganzes "Wort" eingeprägt, d.h. für alle Zellen einer Wortleitung W. Wie schon oben erwähnt, können Schalter zwischen den Anschlussklemmen Vl und den Vorwiderständen R3 vorgesehen sein, welche während des Schreibvorganges dafür sorgen, dass nur ein relativ geringer Schreibstrom notwendig wird. Es kann auch ein gemeinsamer Schalter Verwendung ' finden. Daneben kann auch 5tatt ή$£ Jcurzjseitigen völligen Abschalten» durchThe quiescent current is impressed through the series resistor R3 in the voltage supply line Vl for a whole "word", ie for all cells of a word line W. As already mentioned above, switches can be provided between the connection terminals Vl and the series resistors R3, which are used during the write process ensure that only a relatively low write current is required. A common switch can also be used. In addition, it is also possible to switch off completely on the short side

Docket GE 968 051Docket GE 968 051

■ 191217C■ 191217C

geeignete schaltungstechnische Mittel eine Herabsetzung des Ruhestroms über die Spannungsversorgungsleitung Vl erfolgen.suitable circuitry means a reduction in the quiescent current take place via the power supply line Vl.

Fig. 3 zeigt ein mögliches Ausführungsbeispiel eines topologischen Entwurfes (Layout) für eine Speicherzelle nach der Erfindung, aus dem insbesondere der Vorteil der Platzersparnis hervorgeht.3 shows a possible exemplary embodiment of a topological design (Layout) for a memory cell according to the invention, from which in particular the advantage of saving space emerges.

über einem P -Substrat ist die N-Epitaxieschicht durch P'-Trenndiffusionen in einzelne Isolations wannen unterteilt, welche jeweils eine Hälfte einer Speicherzelle gemäss der Schaltung in Fig. 1 aufnehmen. Die linke Hälfte beherbergt den Transistor T2, dessen Basisgebiet verlängert ist, um den Widerstand Rl zu bilden. Der Flächenwiderstand der P-Basisdiffusion ist v/esentlich erhöht durch eine bedeckende N -Diffusion, welche die effektive Schichtdicke auf die sehr geringe Basisdicke eines Transistors begrenzt. Auf diese Weise entsteht zwischen dem Basisanschluss B und dem Anschluss der Vl-Leitung ein hochohmiger Widerstand, der aufgrund der Kreuzkopplung zum Kollektor des anderen Transistors Tl in der zweiten Wanne als dessen Kollektorlastwiderstand wirkt. Die N -Diffusion zur Herstellung des oben beschriebenen Pinch-.AViderstandes (vergrabener oder doppelt diffundierter Widerstand) dient gleichzeitig zur Kontaktierung der N-Epitaxieschicht, d.h. des Kollektors des Transistors T2. In dieser Epitaxieschicht ist mit einer P-Diffusion die Schaltdiode D2 eindiffundiert, welche zur Kopplung mit der Bitleitung BO dient. Die parallel geführten Wort- und Versorgungsleitungs- Metallisierungen W, Vl werden in einer anderen Metallisierungsebene als die Bitleitungen geführt, um Leitungskreuzungen zu ermöglichen. Bei nur einerOver a P substrate is the N epitaxial layer by P 'separating diffusions divided into individual insulation tubs, each with half a Record memory cell according to the circuit in FIG. The left half houses the transistor T2, the base region of which is extended by the Resistance to form Rl. The sheet resistance of the P-base diffusion is considerably increased by a covering N -diffusion, which is the effective Layer thickness limited to the very small base thickness of a transistor. This creates between the base connection B and the connection the Vl line a high resistance, which is due to the cross coupling to the collector of the other transistor Tl in the second well acts as its collector load resistor. The N diffusion used to make the above described pinch resistance (buried or double diffused Resistance) also serves to make contact with the N-epitaxial layer, i.e. the collector of transistor T2. This epitaxial layer has a P diffusion the switching diode D2 diffuses in, which is used for coupling to the bit line BO. The word and supply line metallizations run in parallel W, Vl are routed in a different metallization level than the bit lines in order to enable line crossings. With only one

009838/1834009838/1834

Docket GE 968 051Docket GE 968 051

BAD ORIGINALBATH ORIGINAL

· 191217C191217C

- ίο -- ίο -

Metallisierungsebene müssen niederohmige Unterführungen durch den Kristall vorgesehen werden.Metallization level, low-resistance underpasses must be provided through the crystal.

Zur Verringerung der Kollektorserienwiderstände sind N -Subkollektordiffusionen möglich, welche im Schnitt durch den Monolithen gemäss Fig. 3^ zu sehen sind. Hierin ist auch die isolierende, passivierende SiO -Schicht auf dem Halbleiterkristall und zwischen den Metallisierungsebenen sichtbar.To reduce the collector series resistances, N -subcollector diffusions are possible, which can be seen in the section through the monolith according to FIG. 3 ^ . The insulating, passivating SiO layer on the semiconductor crystal and between the metallization levels is also visible here.

Wesentlich bei dem gezeigten Layout einer Speicherzelle nach der Erfindung sind die in die Kollektorwannen integrierten Schaltdioden, welche durch diese Anordnung keine zusätzliche, platzraubende eigene Diffusionswanne benötigen. Die hier gezeigten Pinch-Widerstände können z. B. auch durch PNP-Transistoren oder durch andere Widerstandselemente in derselben oder einer zusätzlichen Isolationsinsel ersetzt werden.This is essential for the layout of a memory cell according to the invention shown are the switching diodes integrated in the collector tubs, which due to this arrangement do not have an additional, space-consuming diffusion tub of their own require. The pinch resistors shown here can, for. B. also by PNP transistors or by other resistance elements in the same or an additional isolation island.

Die wesentlichen Vorteile einer Speicherzelle nach der vorliegenden Erfindung sindThe main advantages of a memory cell according to the present invention are

a) leichte Ausführbarkeit in monolithischer Technik mit geringem Platzbedarf aufgrund einfachster Kopplung zwischen Zelle und Wortleitung (galvanisch) und Bitleitungspaar (Dioden, welche in Kollektorwannen ein-a) easy implementation in monolithic technology with little space requirement due to the simplest coupling between cell and word line (galvanic) and bit line pair (diodes, which are

. diffundiert werden können);. can be diffused);

b) einfachste Erhöhung der Leistung einer adressierten Zelle gegenüber Ruhezustand durch Einspeisen eines Lcse-/Schreibstromc;B in die Zelle, der nicht die den Ruhestrom bestimmende hochohinigen Lastwiderstände durchfliesst. Für ein Bitleitungspaar ist nur einmal ein Paar von Bitleitungswiderstt'inden RO notwendig, welche jeweils die adressierteb) the simplest increase in the performance of an addressed cell Idle state by feeding a Lcse / Write currentc; B into the cell, which does not determine the quiescent current with high load resistances flows through. There is only one pair of bit line resistors for a bit line pair RO necessary, which is the addressed

, Zelle ergänzen. 009838/1834, Add cell. 009838/1834

Docket GE 968 051 , , -; .Docket GE 968 051, - ; .

BAD ORIGINAL.BATH ORIGINAL.

Claims (1)

PatentansprücheClaims 1. Monolithische Speicherzelle mit einem hochohniigen Kollektorwiderstände aufweisenden direkt kreuz gekoppelten Transistor-Flip-Flop, welche am Kreuzungspunkt einer Wortleitung und eines mit einem Schreib-/Leseverstärker verbundenen Bitleitungspaares angeordnet ist, dadurch gekennzeichnet, dass zwei niederohmige Bitleitungswiderstände (RO) in den Bitleitungen (BO, Bl) über zwei Schaltdioden (Dl, D2) mit den Kollektoren der beiden Flip-Flop-Transistoren (Tl, T2) verbunden sind und dass die Wortleitung (W) mit den Emittern dieser Transistoren (Tl, T2) verbunden ist, deren Potential beim Adressieren der Zelle abgesenkt wird, so dass bei Leitendwerden der Dioden (Dl, D2) die niederohmigen Bitleitungswiderstände (RO) als Lastwiderstände der Zelle wirken.1. Monolithic storage cell with a high level of collector resistance having directly cross-coupled transistor flip-flop, which at the intersection of a word line and one with a Read / write amplifier connected bit line pair is arranged, characterized in that two low-value bit line resistors (RO) in the bit lines (BO, Bl) via two switching diodes (Dl, D2) with the collectors of the two flip-flop transistors (Tl, T2) are connected and that the word line (W) is connected to the emitters of these transistors (Tl, T2) whose potential at Addressing the cell is lowered so that when the diodes (Dl, D2) become conductive, the low-ohm bit line resistances (RO) act as load resistances of the cell. 2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, dass die Dioden in die Kollektorwannen der mit ihnen verbundenen Transistoren eindiffundiert sind.2. Memory cell according to claim 1, characterized in that the Diodes are diffused into the collector wells of the transistors connected to them. 3. Speicherzelle nach Anspruch 1 und 2, dadurch gekennzeichnet, dass die hochohmigen Lastwiderstände (Rl, R2) durch Pinch-Widerstände als Verlängerungen der Basisdiffusionen gebildet werden.3. Memory cell according to claim 1 and 2, characterized in that the high-ohm load resistors (Rl, R2) are formed by pinch resistors as extensions of the base diffusions. 4. Speicherzelle nach Anspruch 1 und 2, dadurch gekennzeichnet, dass4. Memory cell according to claim 1 and 2, characterized in that 009838/ 1 834
8AD ORlGlNAt 009838/1 834
8AD ORlGlNAt ■191217C■ 191217C die hochohmigen Lastwiderstände (Rl, R2) durch laterale komplementäre Transistoren gebildet werden, deren Kollektoren mit den Basisdiffusionen der Flip-Flop-Transistoren (Tl, T2) zusammenfallen.the high-ohm load resistances (Rl, R2) by lateral complementary ones Transistors are formed whose collectors coincide with the base diffusions of the flip-flop transistors (T1, T2). 5. Monolithischer Matrixspeicher aus Speicherzellen nach Anspruch 1 bis Anspruch 4, dadurch gekennzeichnet, dass das Paar von niederohmigen Bitleitungswiderständen (RO) allen Speicherzellen gemeinsam ist, v/elche mit demselben Bitleitungspaar (BO, Bl) verbunden5. Monolithic matrix memory composed of memory cells according to claim 1 to Claim 4, characterized in that the pair of low-ohmic bit line resistors (RO) is common to all memory cells is connected to the same bit line pair (BO, Bl) sind.are. 6. Matrixspeicher nach Anspruch 5, dadurch gekennzeichnet, dass zum Auslesen von Information der durch den Lesestrom der beiden Bitleitungswiderstände (RO) verursachte Spannungsabfall mit Hilfe eines Differentialverstärkers (DI bis DM) abgefühlt wird.6. Matrix memory according to claim 5, characterized in that for Reading out information from the read current of the two bit line resistors (RO) caused voltage drop is sensed with the help of a differential amplifier (DI to DM). 7. Matrixspeicher nach Anspruch 5 und 6, dadurch gekennzeichnet, dass zur Stromeinprägung zwischen Bitleitungs-Spannungsquellen (V2I bis V2M) und den Bitleitungs-Widerständen (RO) gemeinsame Vorwiderstände vorgesehen sind.7. Matrix memory according to claim 5 and 6, characterized in that for current injection between bit line voltage sources (V2I to V2M) and the bit line resistors (RO) common series resistors are provided. 8. Matrixspeicher nach Anspruch 5 bis 7, dadurch gekennzeichnet, dass zur Stromeinprägung Vorwiderstände R3 in den Spannungsversorgungsleitungen Vl vorgesehen sind.8. Matrix memory according to claim 5 to 7, characterized in that for current injection series resistors R3 in the power supply lines Vl are provided. 009838/1834009838/1834 Docket GE 968 051Docket GE 968 051 BAO ORfOINAiBAO ORfOINAi ■_13_ ^912176■ _ 13 _ ^ 912176 .9. Verfahren zum Betrieb eines Matrixspeichers nach Anspruch 5 bis Anspruch 8, dadurch gekennzeichnet, dass beim Einschreiben von Information der Ruhestrom der adressierten Zelle erniedrigt wird..9. Method for operating a matrix memory according to Claim 5 to Claim 8, characterized in that when information is written, the quiescent current of the addressed cell is reduced. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass der Ruhestrom kurzzeitig ganz abgeschaltet wird.10. The method according to claim 9, characterized in that the quiescent current is completely switched off for a short time. 11. Verfahren nach Anspruch 9 und 10, dadurch gekennzeichnet, dass zum Betrieb eines bitorganisierten Matrixspeichers (XY-Selektion) zum Adressieren einer Zelle gleichzeitig das Wortpotential abgesenkt und das Potential des entsprichenden Bitleitungspaares angehoben wird.11. The method according to claim 9 and 10, characterized in that To operate a bit-organized matrix memory (XY selection) to address a cell, the word potential is simultaneously lowered and the potential of the corresponding bit line pair is raised. 009838/1834009838/1834 Docket GE %',i 051Docket GE % ', i 051
DE1912176A 1969-03-11 1969-03-11 Monolithic storage cell Expired DE1912176C2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE1912176A DE1912176C2 (en) 1969-03-11 1969-03-11 Monolithic storage cell
FR7006058A FR2059996B1 (en) 1969-03-11 1970-02-19
GB00254/70A GB1299113A (en) 1969-03-11 1970-03-04 Improvements in and relating to monolithic data storage matrices
JP45019860A JPS5120858B1 (en) 1969-03-11 1970-03-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1912176A DE1912176C2 (en) 1969-03-11 1969-03-11 Monolithic storage cell

Publications (2)

Publication Number Publication Date
DE1912176A1 true DE1912176A1 (en) 1970-09-17
DE1912176C2 DE1912176C2 (en) 1983-10-27

Family

ID=5727705

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1912176A Expired DE1912176C2 (en) 1969-03-11 1969-03-11 Monolithic storage cell

Country Status (4)

Country Link
JP (1) JPS5120858B1 (en)
DE (1) DE1912176C2 (en)
FR (1) FR2059996B1 (en)
GB (1) GB1299113A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2131604B (en) * 1982-12-03 1986-01-29 Itt Ind Ltd Semiconductor memories
KR940002772B1 (en) * 1984-08-31 1994-04-02 가부시기가이샤 히다찌세이사꾸쇼 Semiconductor integrated circuit and its manufacturing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3354440A (en) * 1965-04-19 1967-11-21 Ibm Nondestructive memory array
US3421026A (en) * 1964-06-29 1969-01-07 Gen Electric Memory flip-flop

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3493788A (en) * 1967-01-16 1970-02-03 Ibm Memory cell having a resistance network to prevent saturation
BE712913A (en) * 1967-05-25 1968-07-31

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3421026A (en) * 1964-06-29 1969-01-07 Gen Electric Memory flip-flop
US3354440A (en) * 1965-04-19 1967-11-21 Ibm Nondestructive memory array

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Us-Z.: IBM Technical Disclosure Bulletin, Vol. 10, Nr. 11, April 1968, S. 1751 und 1752 *

Also Published As

Publication number Publication date
GB1299113A (en) 1972-12-06
JPS5120858B1 (en) 1976-06-28
FR2059996B1 (en) 1976-02-06
DE1912176C2 (en) 1983-10-27
FR2059996A1 (en) 1971-06-11

Similar Documents

Publication Publication Date Title
DE2235801C3 (en) Monolithic read-only memory and method of manufacture
DE69914746T2 (en) SEMICONDUCTOR SWITCHING CURRENT DEVICE WITH OPERATIONAL AMPLIFIER AND METHOD FOR THE PRODUCTION THEREOF
DE1817510B2 (en) MONOLITHIC SEMICONDUCTOR STORAGE WITH STORAGE CELLS MADE OF TRANSISTORS
DE1942559A1 (en) Diode-coupled semiconductor memory
DE2621136A1 (en) INFORMATION STORAGE SYSTEM WITH CAPACITIVE MULTI-BIT STORAGE CELLS
DE2655999C2 (en) Storage arrangement
DE1959744A1 (en) Monolithic semiconductor device
DE2738678C3 (en) Monolithically integrated storage cell
DE2142721A1 (en) Integrated bistable memory cell
DE1524873B2 (en) Monolithic integrated storage cell with low quiescent power
DE2309616C2 (en) Semiconductor memory circuit
DE2055232C3 (en) Integrated semiconductor circuit for storing a binary number
DE1574651A1 (en) Monolithic circuit with pinch resistor
DE2033260B2 (en) Capacitive memory with field effect transistors
DE2137976B2 (en) MONOLITHIC MEMORY AND METHOD OF MANUFACTURING
DE1912176A1 (en) Monolithic storage cell
DE2612666A1 (en) HIGHLY INTEGRATED, INVERTING LOGICAL CIRCUIT
DE2216024A1 (en) Storage cell for shift register
DE2943565C2 (en) Memory cell simulation for reference voltage generation for semiconductor memories in MTL technology
DE1934956A1 (en) Monolithic storage cell
DE1817498C3 (en) Monolithically integrated storage cell
DE2432099C3 (en)
DE2855342A1 (en) MEMORY CIRCUIT
EP0000472A1 (en) High-density integrated semiconductor device comprising a diode-resistor structure
DE1524873C (en) Monolithic, integrated storage cell with low idle power

Legal Events

Date Code Title Description
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee