DE1908031A1 - Datenmultiplexer - Google Patents

Description

IBM Deutschland Internationale Büro-Maschinen Gesellschaft mbH

Böblingen, den 13. Februar 1969 ker-sr

Anmelder: International Business Machines

Corporation, Armonk, N. Y. 10 504

Amtliches Aktenzeichen: Neuanmeldung

Aktenz. der Anmelderin: Docket WA 966 004

Datenmultiplexer

Die Erfindung betrifft einen Datenmultiplexer zur Aufnahme von asynchron über eine Vielzahl von Eingabekanälen einlaufenden Datenfolgen zwecks Zusammenfassung zu einem kontinuierlichen verschachtelten Datenfluß, welcher eine gemeinsame zeitmultiplexe Übertragung aller eingegebenen Datenfolgen ermöglicht.

Solche Multiplexer sollen in erster Linie der Verschachtelung von sternförmig zusammenlaufenden Datenfolgen dienen. Ein anderer wichtiger Anwendungszweck ist des weiteren die Anpassung eines beliebigen Asynchrontaktes, mit dem die Daten einlaufen, an einen schnelleren Ubertragungstakt, mit dem die Aussendung der Daten erfolgt.

Entsprechend dem Stande der Technik sind die Vorteile des Zeitmultiplexverfahrens bekannt geworden. Hierzu sei auf Steinbuch' s Taschenbuch der Nachrichtenverarbeitung (1967) hingewiesen. Auf Seite 829 ist dort beschrieben, wie die über mehrere Kanäle einlaufenden Daten zeitmultiplex zusammengefaßt -werden können. Auch das Umcodieren der von fernen Teilnehmern in ar rhythmischer Folge einlaufenden Fernschreibzeichen und ihre Einordnung in einen gegebenen isochronen Verteilerumlauf sind dort genannt.

909840/0997

Es möge ebenfalls daraufhingewiesen -werden, daß die Verwendung des Zeitmultiplexverfahrens auch bereits für die Rechenmaschinentechnik genannt worden ist. Hierzu wird auf Seite 1016 des genannten Werkes von Steinbuch hingewiesen.

Was die taktmäßige Umformung eines Datenflusses in einen anderen Übertragungsrhythmus anbetrifft, wurde von Mahony in der US Patentschrift 3 188 569 1965 ein Empfänger eingangs synchronisier er angegeben. Er dient dazu, die in einem ersten Takt einlaufenden Daten zwischenzuspeichern und ^ in einem angepaßten zweiten Takt aus dem gleichen Speicher wieder zu entnehmen. Eine Multiplexierungsfunktion wurde dabei nicht erwähnt.

Der vorliegenden Erfindung wurde die Aufgabe gestellt, über eine Vielzahl von Eingabekanälen einlaufende Datenfolgen verschachtelt zusammenzufassen und dabei gleichzeitig eine Taktanpassung der verschiedenen Takte der einzelnen Eingabekanäle an einen kontinuierlichen allen gemeinsamen Übertragungstakt durchzuführen.

Die erfindungsgemäße Lösung dieser Aufgabe ist gekennzeichnet durch die Kombination der folgenden Merkmale:

W a.) Ein Puffer für jeden der vorgesehenen Eingabekanäle zur Zwi

schenspeicherung der einlaufenden Daten bis zum Abruf im zyklisch verteilten Multiplextakt eines zentralen Taktgebers.

b.) Eine Eingabeeinheit für jeden Eingabekanal zur Vorabspeicher ung der asynchron zugeführten Datenbits und zur Bereitstellung eines Daten-Anzeige signals pro Datenbit, wobei der Datenausgang jeder Eingabe einheit mit dem Dateneingang des zugehörigen Puffers und der Anzeigesignalausgang jeder Eingabe einheit mit dem Anzeigesignaleingang des zugehörigen Puffers verbunden sind.

Docket WA 966 004 909840/099?

C-) .Ein-für alle Eingabekanäle gemeinsamer Abtastzeit-Taktimpuls -

verteiler, dessen Eingang Multiplextaktimpulse vom zentralen Taktgeber empfängt und welcher über seine Ausgänge, deren Zahl der der vorgesehenen Eingabekanäle gleicht, den einzelnen Puffern zyklisch zueinander versetzte Abtastzeit-Taktimpulse zur Pufferaus gäbe steuerung zuführt.

d.) Eine Steuereinheit, welche einen einzigen Ausgang zur verschachtelten Weitergabe der multiplexierten Daten und für jeden der vorgesehenen Eingabekanäle eine Steuerkreisanordnung aufweist, deren Dateneingang mit dem Ausgang des zugehörigen Puffers und deren Abtastzeit-Taktimpulseingang mit dem kanalzugeordneten Ausgang des Abtastzeit-Taktimpulsverteilers verbunden ist.

In den Unteransprüchen werden Baugruppen zur Realisierung der einzelnen genannten Merkmale sowie die Hinzufügung eines Verschlüsslers zur weiteren Chiffrierung der bereits verschachtelten Daten genannt. Der Verschlüssler ist z'wischen dem Ausgang der Steuereinheit und dem gewählten Ubertragungskanal vorgesehen. Damit wird ein Geheimhaltungsgrad erreicht, der wesentlich höher ist als die Summe der Geheimhaltungsgrade des Verschlüsslers und des Datenmultiplexers allein.

Ein Aueführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben. Es zeigen:

Fig. 1 ein Gesamtblockschaltbild eines erfindungsgemäßen Datenmultiplexers;

Fig. 2 ein Blockschaltbild der verwendeten Eingabeeinheiten;

Fig. 3a ein Blockschaltbild des verwendeten Abtastzeit-Taktimpulsverteilers; Docket WA 966 004 809840/099?

Fig. 3b ein Zeitschaubild zur Erklärung der Wirkungsweise dieses Abtastzeit-Taktimpulsverteilers;

Fig. 4 ein Blockschaltbild der verwendeten Puffer;

Fig. 5 ein Blockschaltbild der die Ausgänge der einzelnen Puffer zusammenfassenden Steuereinheit;

Fig. 6 eine schematische Darstellung der Wirkungsweise der einzelnen Puffer und

Fig. 7A ein Zeitschaubild zur Erklärung der multiplexierenden Funktionen, und 7B

Es sind im gewählten Beispiel 16 Puffer 30 angegeben, deren jeder einem der 16 Eingabekanäle zugeordnet ist, welche multiplex zusammengefaßt werden sollen. Die Datenflüsse werden diesen Puffern 30 mit der Geschwindigkeit und im Takt der einzelnen Kanäle zugeführt. Nach dem Grundsatz "wer zuerst einläuft, geht zuerst wieder hinaus" werden die im Kanaltakt asynchron einlaufenden Daten aus den einzelnen Puffern 30 kontinuierlich in einem gegebenen Abtastzeittakt wieder herausgelesen.

Auf diese Weise werden einzelne Datenflüsse über 16 voneinander unabhängige und asynchron arbeitende Eingabekanäle gepuffert und mit einer konstanten Übertragungsgeschwindigkeit weiter gegeben, wobei jedes einzelne Bit für sich unangetastet bleibt. Die Bitrelationen zueinander, die noch im einzelnen beschrieben werden sollen, gestatten eine Übertragung zu einem, entsprechend ausgestalteten, nicht dargestellten Empfänger. Da die Daten mit Bitgeschwindigkeiten einlaufen, die in keinem festen Zwangsverhältnis zur gewählten Übertragungsgeschwindigkeit stehen, muß bei kontinuierlicher Ausgabegeschwindigkeit aus den einzelnen Puffern in diesen ein jeweils mehr oder minder großer Bitrest übrig bleiben. Die Durchschnittsausgabegeschwindigkeit

909840/099?

Docket WA 966 044

des gesamten Datenmultiplexers muß größer sein als die Summe der Eingabegeschwindigkeiten aller einzelnen 16 Kanäle. Gegebenenfalls wird der ausgegebene Multiplexdatenfluß mit leeren Bitstellen aufgefüllt. Es möge darauf hingewiesen werden, daß die verwendeten Puffer kontinuierlich in einer Rundum-Methode ausgelesen werden. Dabei wird gleichzeitig und überlappend ein- und ausgelesen.

Im gewählten Beispiel wird der multiplexierte Datenfluß in einem Verschlüssler weiter verarbeitet. Damit ist es möglich, über den gewählten Datenkanal die verschachtelten Daten noch weiter chiffriert auszusenden. Dabei wird ein Geheimhaltungsgrad erreicht, der wesentlich höher ist als die Summe der Geheimhaltungsgrade des Verschlüsslers und des Datenmultiplexers allein.

Die auszusendenden Datenbits werden entsprechend dem gewählten Beispiel bis zum Ausgang des Verschlüsslers einschließlich als Gleichspannungssignale verarbeitet. Die notwendige Umsetzung solcher Signale in eine Signalform, die der Übertragung über übliche Kanäle angepaßt ist, wird über einen Modem durchgeführt. Dieser Modem kann gleichzeitig die Quelle für den Multiplextakt enthalten, der den Rhythmus des multiplexierten Datenflusses beherrscht. Anstelle eines solchen im Modem vorgesehenen Taktgebers könnte aber ebenso auch ein besonders angeordneter Taktgeber verwendet we r den.

In der Fig. 1 des beschriebenen Ausführungsbeispiels ist nur die Sendeseite einer Station gezeigt. Die nicht gezeigte Empfangsseite, die durch den Modem mit bedient werden kann, umfaßt eine ähnliche Einrichtung, in der ein multiplex empfangener Datenfluß auf umgekehrt-identische Weise zurückverwandelt wird. Dabei werden die einlaufenden Daten aus dem Multiplexdatenstrom aufgeteilt und wiederum 16 entsprechenden Kanälen zugeführt.

909840/099?

Docket WA 966 004

Es möge nun zur Erklärung des Aufbaues der Sendeseite einer Station anhand der Fig. 1 übergegangen werden. Der Block 10 umfaßt 16 Eingabeeinheiten für die 16 betrachteten Kanäle. Ein Abtastzeit-Taktimpulsverteiler 20 erhält über seinen Eingang den zentralen Multiplextakt von einem im Modem eingebauten Taktgeber zugeführt und leitet daraus für die betrachteten 16 Kanäle zyklisch aufeinanderfolgend verteilte Abtastzeit -Taktimpulse ab. Sowohl die in den einzelnen Eingabeeinheiten 10 einzeln vorabgespeicherten Datenbits und zugehörige Daten-Anzeige signale als auch die jedem Kanal W zugeordneten Abtastzeit-Taktimpulse vom Abtastzeit-Taktimpulsverteiler

werden den Eingängen eines jedemKanal zugeordneten Puffers 30 zugeführt. Im für die einzelnen Puffer 30 rund>umlaufenden Abtastzeit-Takt wird der in jedem einzelnen Puffer sich ansammelnde, mehrere Bits umfassende Datenvorrat bitweise einzeln einer Steuereinheit 40 zugeführt. Die 16 Ausgänge der einzelnen Puffer 30 werden mittels dieser Steuereinheit 40 zeitmultiplex zusammengefaßt und über den bereits erwähnten Verschlüssler 50 dem Modem 60 zur Umsetzung auf den angeschlossenen Ubertragungskanal zugeführt.

Fig. 2 stellt zur weiteren Erklärung nur die Eingabe einheit für den Kanal 1 ψ dar. Sowohl die einzelnen Datm>bits als auch der Kanaltakt des Kanals 1 laufen über Eingabekreise 112 ein. Diese Eingabekreise 112 enthalten Impedanz- und Pegelanpassungselemente. Die Ausgänge der Eingabekreise 112 sind mit einer UND-Schaltung 114 verbunden, über die die einzelnen Datenbits einer ersten bistabilen Schaltung 116 zugeführt werden. Diese dient der Vorabspeicherung der einzelnen Datenbits. Die Kanaltaktimpulse aus den Eingabekreisen 112 werden des weiteren einer zweiten bistabilen Schaltung 118 zugeführt. Die Ausgänge der beiden bistabilen Schaltungen 116 und 118 sind mit dem Eingang eines Schieberegisters 302 gemäß Fig. 4 verbunden.

Anhand der Fig. 3a wird der Abtastzeit-Impulsverteiler 20 erklärt. Dieser ist für den gesamten Multiplexer nur einmal vorhanden und seine Aufgabe ist, nacheinander 16 zeitlich aufeinanderfolgende Abtastzeitimpulse den

909840/099?

einzelnen Puffern 30 zuzuführen. Zur Bewältigung dieser Aufgabe enthält der Abtastzeit-Impulsverteiler 20 einen vierstelligen Zähler 202 und einen Decoder 204. Dem vierstelligen Zähler 202 werden pro Sekunde 1200 Impulse im Multiplextakt zugeführt. Von seinem vierstelligen Ausgang gibt er dabei den 16 Kanälen entsprechende Steuersignale ab. Der Decoder 204 umfaßt 16 Torschaltungen, die aus den Aus gangs Signalen des Zählers 202 jeweils, wie in Fig. 3b dargestellt, jedem der 16 Kanäle in einer l/75 Sekunde je einen Abtastzeitimpuls von der Dauer einer 1/1200 Sekunde abgeben.

In der Fig. 4 sind die Einzelheiten eines der 16 vorhandenen Puffer 30 dargestellt. Es möge dies der Puffer für den Kanal 1 sein. Er besteht aus einem Schieberegister 302, dem die Datenbits einzeln und gleichzeitig mit ihnen jeweils ein Daten-Anzeige signal von der Eingabeeinheit 10 zugeführt werden. Dabei gelangt das Daten-Anzeige signal gleichzeitig auf einen auf- und abzählenden Zähler 304. Immer dann, wenn dieser Zähler 304 einen Daten-Anzeigeimpuls auf seinen linken Eingang bekommt, zählt er um eins auf, wohingegen ein Impuls auf seinen rechten Eingang ihn um eins abzählen läßt. Der Inhalt des Zählers 304 wird laufend in einer Decodermatrix 306 entschlüsselt, welche über ihre Ausgänge die UND-Schaltungen 308 und eine bistabile Schaltung 310 steuert. Zum Zwecke der klaren Darstellung ist im Beispiel ein Schieberegister mit 200 Bitstellen dargestellt. Die Kapazität des Schieberegisters 302, des Zählers 304, der Decodermatrix 306 und die Zahl der UND-Schaltungen 308 stimmen untereinander überein. Die Zahl 200 ist jedoch nur ein zur Erklärung gewähltes Beispiel; sie ist ebenfalls nicht eingeschränkt. Das betrachtete Schieberegister 302 muß nicht ein solches aus einzelnen elektronischen Stellen sein; es kann auch als Kernspeicher-Schieberegister ausgebildet sein, um die entsprechenden Funktionen zu erfüllen. Die bistabile Schaltung 310 wird durch den Ausgang der Decodermatrix 306 eingeschaltet, wenn der Zähler 304 einen mittleren Zählstand, im gewählten Beispiel gemäß Fig. 4 den Zählstand 100, erreicht hat. Die bistabile Schaltung 310 wird erst wieder gelöscht, wenn eine Übertragung vollständig abge schlossen ist, d.h. wenn eine im Schieberegister 302 angesammelte Daten-

909840/099?

Docket WA 966 004

menge vollständig über die UND-Schaltungen 308 hinaus übertragen worden ist. Von dem Zeitpunkt ab, zu dem die bistabile Schaltung 310 bei Zählstand 100 des Zählers 304 eingeschaltet worden ist, werden für den betrachteten Kanal 1 die Abtastzeit-Taktimpulse vom Abtastzeit-Taktimpulsverteiler 20 über die nachfolgende UND-Schaltung 312 zu den200 UND-Schaltungen 308 weiter gegeben. Unter Steuerung des Zählstandes des Zählers 304 werden die einzelnen UND-Schaltungen 308 dabei taktweise leitend gemacht und gestatten die bitweise Auslesung der Schieberegisterstellen über eine zusawimenfassenfe de ODER-Schaltung 314 zur Steuereinheit 40 .

Jeder einzelne Abtastzeit-Taktimpuls, der durch die UND-Schaltung 312 den UND-Schaltungen 308 zugeführt wird, wird auch dem rechten Eingang des Zählers 304 zugeführt. Dabei gibt die im Zähler 304 jeweils stehende Differenz zwischen Daten-Anzeige Signalimpulsen auf seinen linken Eingang und aktiv gewordenen Abtastzeit-Taktimpulsen auf den rechten die Menge der noch im Schieberegister 302 anstehenden Datenbits an. Wenn zum Beispiel der Rückstelleingang der bistabilen Schaltung 310 mit dem Eins-Ausgang 1 der Decodermatrix 306 verbunden wird, ist sichergestellt, daß die UND-Schaltung 312 Abtastzeit-Taktimpulse hindurchgibt, bis das letzte im Schiek beregister 302 noch anstehende Datenbit übertragen worden ist. Damit ist

der vollständige Nachrichtenzusammenhang für den-betrachteten Kanal 1 gewährleistet.

Anhand der Fig. 5 wird die Steuereinheit 40 näher beschrieben. Die von den Puffern ankommenden Daten laufen über zwei UND-Schaltungen 402 und 404 pro Kanal ein, deren Ausgänge wiederum mit einer ODER-Schaltung 406 verbunden sind. Wie in den vorhergehend beschriebenen Figuren soll auch hier angenommen werden, daß die betrachteten Schaltkreise gemäß Fig. 5 die dem Kanal 1 zugeordneten sind. Die Steuereinheit 40 umfaßt des weiteren einen ersten Zähler 408, dessen Ausgang mit einem ersten Decoder 410 verbunden ist. Dieser Decoder 410 besitzt Ausgänge zu einem zweiten Zähler 412 und zu zwei bistabilen Schaltungen 414 und 416. Der Zähler 412 seinerseits ist

909840/099 7

Docket WA 966 004

ausgangsseitig mit einem zweiten Decoder 418 verbunden, der wiederum eine bistabile Schaltung 420 ansteuert. Diese bistabile Schaltung 420 gibt über ihren Ausgang ein Steuersignal für die UND-Schaltung 404 und ein invertiertes Ausgangs signal über einen Inverter 422 zur UND-Schaltung 402 ab. Der Ausgang der bereits erwähnten sich anschließenden ODER-Schaltung 406 führt zum Eingang einer weiteren ODER-Schaltung 424, die nur einmal für die gesamte Steuereinheit 40 vorgesehen ist.

Die ODER-Schaltung 424 faßt die Ausgänge der ODER-Schaltungen 406 der einzelnen 16 Kanäle zusammen und gibt von ihrem Ausgang einen verschachtelten multiplexen Datenfluß ab. Die in Fig. 5 als Beispiel für den Kanal 1 angenommenen Schaltkreise bekommen die Daten mit 64, 2 Bits pro Sekunde zugeführt. Dies wird im weiteren Verlauf noch im einzelnen erläutert. Es möge jedoch darauf hingewiesen werden, daß die Zahl 64, 2 auch nur als Beispiel gewählt wurde. Das gleiche Konzept läßt sich allgemein für beliebig gebrochene Bitfolgeraten anwenden, wie leicht einzusehen ist.

Der multiplexierte Datenfluß wird mittels des Verschlüsslers 50 chiffriert. Es ist einer der größten Vorteile der vorliegenden Erfindung, daß gemäß ihr ein einziger Datenfluß in einem einzigen Verschlüssler 50 chiffriert und dann über einen Kanal vermittels des Modems 60 übertragen werden kann. Dabei ergibt sich eine viel größere Wirtschaftlichkeit, als wenn die einzelnen Datenflüsse über 16 getrennte Kanäle verschlüsselt und übertragen würden. Dabei ist eine erhöhte Schlüsselsicherheit gegeben, da eine unberechtigt empfangende Stelle nicht nur den Schlüssel des Verschlüsslers 50 kennen müßte, sondern ebenfalls den Multiplexierzyklus der Steuereinheit 40.

Allgemein betrachtet werden im Betrieb der erfindungsgemäßen Schaltungsanordnung Daten über eine Vielzahl von Eingabekanälen zugeführt. Die Datengeschwindigkeit auf den einzelnen Kanälen ist unterschiedlich, und jeder einzelne Eingabekanal hat seinen eigenen Kanaltakt. Da somit jeder Eingabekanal unter Steuerung seines eigenen Taktgebers arbeitet, sind die einzelnen

909840/Q99?

eingegebenen Datenfolgen asynchron und können unter beliebigen zeitlichen Beziehungen zueinander stehen. Über eine Eingabeeinheit 10 für jeden einzelnen Kanal laufen die Datenbits ein und unabhängig untereinander werden sie bis zu ihrem zugehörigen Puffer 30 weitergeleitet, von dem ab sie dann zu einem verflochtenen multiplexen Datenfluß unter Steuerung der Steuereinheit 40 zusammengefaßt werden.

Der Abtastzeit-Taktimpulsverteiler 20 gemäß Fig. 3a erhält Taktimpulse vom zentralen Multiplextaktgeber mit 1200 Impulsen pro Sekunde zugeführt. Es ist der im gesamten Datenmultiplexer vorkommende schnellste Takt, welcher in Abhängigkeit von der Gesamtkanalzahl, die verschachtelt werden soll, und von der Folgegeschwindigkeit des schnellsten Einzelkanals zu wählen ist. Der Multiplexzeitgebertakt von 1200 Impulsen pro Sekunde wird für das Bündel von Kanälen benutzt, deren höchste Kanaleinzelgeschwindigkeit nicht größer als 70 Bits pro Sekunde sein sdlte. Die Abtastzeit-Taktimpulse laufen in den Zähler 202 gemäß Fig. 3a ein und lassen nacheinander die Ausgänge des Decoders 204 wirksam werden. Fig. 3b zeigt, wie auf diese Weise unabhängige Abtastzeit-Taktimpulse zu je 1/1200 Sekunden Dauer für jeden Kanal im Abstand mit l/75 Sekunden gewonnen werden.

So werden die Daten in das Schieberegister 302 gemäß Fig. 4 eingegeben, und zugehörige Daten-Anzeigeimpulse schieben den Inhalt des Schieberegisters 302 jeweils weiter, wenn ein neues Bit über den Kanal einläuft. Im gleichen Takt zählt der auf- und abzählende Zähler 304 mit jedem Daten-Anzeigeimpuls um eins aufwärts. Vor der Übertragung sind sowohl das Schieberegister 302 als auch der Zähler 304 gelöscht. Mit dem Anfang eines Übertragung sinter välls beginnen die Datenbits, nach und nach das Schieberegister 302 zu füllen, wobei gleichzeitig der Zähler 304 die Anzahl der einlaufenden Bits abzählt. Wenn das Schieberegister 302 halb gefüllt ist, wird ein Kennzeichen gegeben. Mit dem hundersten Bit sorgt die Decodermatrix 306 für das Einschalten der bistabilen Schaltung 310, die ihrerseits die UND-Schaltung 312 vorbereitet. Nunmehr können Abtastzeit-Täktimpulse zu den UND-Docket WA 966 004 9 0 9 8 4 0/0997

Schaltungen 308 und als Herabzählimpulse in den rechten Eingang des Zählers 304 einlaufen. Somit wird wenn nun die UND-Schaltung 312 geöffnet ist, von ihr nicht nur jeweils ein Aus gangs impuls auf die UND-Schaltungen 308 gegeben, um diese vorzubereiten, sondern außerdem auch jeweils ein Impuls zur Verringerung des Zählstandes des Zählers 304. Im betrachteten Beispiel sorgt der hunderste Ausgang des Decoders 306 dafür, daß nunmehr die hunderste Stelle des Schieberegisters 302 in den multiplexen Datenfluß eingeblendet wird. Dies geht ungestört weiter, solange laufend Daten in das Schieberegister 312 eingelesen und gleichzeitig ausgelesen werden.

Die UND-Schaltungen 308 bestehen insgesamt aus 200 einzelnen UND-Schaltungen, deren jeder ein Ausgang des Decoders 306 zugeordnet ist. Der Decoder 306 bereitet somit jeweils eine der UND-Schaltungen 308 entsprechend dem aufgelaufenen Zählstand des Zählers 304 vor. Damit wird jeweils das frühest im Schieberegister 302 eingelaufene Datenbit über die entsprechende der UND-Schaltungen 308 weiter gegeben. Die Schaltungsanordnung gemäß Fig. 4 sorgt dafür, daß also immer zuerst das Datenbit weitergegebenAvird, das zuerst eingelaufen ist. Die Reihenfolge der einzelnen aufgelaufenen Bits bleibt dabei unangetastet erhalten.

Die Funktion des Puffers 30 kann am besten anhand der Fig. 6 erklärt werden. Fig. 6 zeigt seine typische Wirkungsweise. Welche Bauform als Puffer gewählt wird, ist unerheblich. Zum Beispiel könnte es jeweils ein Kernspeicher, ein elektronisches Schieberegister oder eine Reihe irgendwelcher beliebigen anderen Speicherzellen sein, die dem Fachmann bekannt sind. Die einzige Forderung, die an den Puffer 30 gestellt wird, ist der Grundsatz: Das Bit, das zuerst hereingelaufen ist, ist auch zuerst wieder herauszugeben. Die einzelnen Datenbits werden, wie in Fig. 6 gezeigt, Bit für Bit im Takte des Einlaufe aufgenommen. Dabei werden gleichzeitig Datenbits in die Steuereinheit 40 in einem ganz anderen Takt unter Steuerung des zentralen Multiplextaktgebers weitergeführt. Der schraffiert gezeichnete Bereich läuft im Sinne des Uhrzeigers um, etwa mit einer Umlaufgeschwindigkeit, die dem gleich-

809840/099?

Docket WA 966 004

zeitigen Einlesen und Auslesen von Datenbits im Puffer entspricht.

Unter Kontrolle der Steuereinheit 40 werden die Datenbits aus dem Puffer 30 ausgelesen. Die Auslesefolge wird dabei durch die Einlesegeschwindigkeit des betreffenden Eingabekanals mitbestimmt. Die einzelnen Datenbits eines bestimmten Eingabekanals sollen dabei im multiplexen Datenstrom jeweils einen ganz bestimmten Platz einnehmen. Die Verteilung auf die für jeden Eingabekanal vorbestimmten Plätze wird dabei, je nach Arbeitsgeschwindigkeit des betrachteten Kanals, enger oder weiter sein. Wenn zum Beispiel über den Kanal 1 Daten mit einer Folgegeschwindigkeit von 64, 2 Bits pro Sekunde einlaufen und der Kanal 1 der erste ist, der innerhalb der Folge von 16 Kanälen gemäß Fig. 3b als erster weiter überträgt, dann können 64, 2 Bits pro Sekunde als ein auf eine Zeitspanne von 10 Sekunden bezogener ganzzahliger Wert von 642 Bits gesetzt werden. In jeder Sekunde könnten 70 Bits vom Eingabekanal 1 übertragen werden. Die Aufteilung der einzelnen Bits (64, 2 pro Sekunde) bei der Weiterübertragung ist dabei wie folgt:

1.) In der ersten Sekunde werden 64 Datenbits und anschließend 6 Leerbits übertragen.

2.) Dasselbe spielt sich in den nächsten 8 Sekunden ab.

3.) In der zehnten Sekunde werden 66 Datenbits und anschließend 4 Leerbits übertragen.

Dies ergibt insgesamt 642 Datenbits plus 58 Leerbits, die für den Kanal 1 in 10 Sekunden übertragen werden. Dabei können alle eingelaufenen 642 Datenbits einwandfrei durchgegeben werden. Das Gleiche spielt sich im Zeitraum der nächsten 10 Sekunden ab. Jeweils 10 solcher Spannen von je 10 Sekunden sollen zu einem sogenannten "Rahmen" zusammengefaßt werden. In einem Rahmen können alle Bitfolgegeschwindigkeiten mit maximal 2 Dezimalstellen als Folge einer ganzen Zahl von Bits übertragen werden. Zum Beispiel

90 9 8k0/099 7

Docket WA 966 004

ergibt sich bei einer Bitgeschwindigkeit von 4, 85 Bits pro Sekunde eine Bitzahl von 485 Bits pro hundert Sekunden. Es wäre nun aber unzweckmäßig, die gewählte Länge der Rahmen größer zu machen. Es ist einfacher, die Größe der einzelnen Puffer 30 pro Kanal groß genug zu machen, so daß immer genügend zeitliche Reserve besteht, alle aufzunehmenden Bits Platz finden lassen zu können.

Die notwendige Größe der einzelnen Schieberegister 302 läßt sich leicht berechnen nach der Formel: Stellenzahl = 2 RTD. R ist die Eingabegeschwindigkeit des betrachteten Kanals, T die Gesamtzeit einer Übertragungszeitspanne, D der Zahlenwert der Bitfolgegeschwindigkeit, der über zwei Dezimalstellen hinausgeht. D fällt in die Größenordnung der Ungenauigkeit der Taktgabe und ist somit ein nicht exakt bestimmbarer, vernachlässigbarer Faktor. Zu Beginn einer Übertragungs Zeitspanne wird das betrachtete Schieberegister 302 mit einer Zahl von RTD Bits geladen. Die Kapazität des Schieberegisters 302 sollte daher ca. 2 RT sein.

Fig. 5 gibt die Steuereinheit 40 für einen als Beispiel betrachteten Kanal 1 wieder. Es soll als Beispiel eine Datengeschwindigkeit von 64, 2 Bits pro Sekunde zugrunde gelegt werden. Wie im folgenden erklärt wird, sorgt die Steuereinheit 40 dafür, daß in den ersten 9 Sekunden je 64 Bits durchgegeben werden und 66 Bits während der zehnten Sekunde. Die UND-Schaltung 402 ist aufgrund des Signals 10 über ihren ersten Eingang während der ersten 9 Sekunden vorbereitet. Gleichzeitig liegt auch über den zweiten Eingang das Signal 64 von der bistabilen Schaltung 416 kommend an. Somit können während der ersten 9 Sekunden über die UND-Schaltung 402 zur ODER-Schaltung 406 je 64 Bits pro Sekunde durchgegeben werden. Während der zehnten Sekunde wird die UND-Schaltung 402 wegen des verschwindenden Signals 10 gesperrt, währenddem das Signal SlO auf die UND-Schaltung 404 wirksam wird. Während der zehnten Sekunde können somit über die UND-Schaltung 404 insgesamt 66 Bits über die ODER-Schaltung 406 zur ODER-Schaltung 424 hindurchgeleitet werden.
Docket WA 966 004 9 0 9 8 4 0/099?

Wie bereits genannt, vereinigt die ODER-Schaltung 424 die Eingänge von allen einzelnen Kanälen unter Steuerung der zeitlich versetzten Abtastzeit-Taktimpulse. Der Ausgang der ODER-Schaltung 424 führt den verschachtelten Datenfluß weiter zum Verschlüssler 50.

Die Aktivierung der Leitungen für die Kennungs- und Torsignale 10, SlO, und 66 geschieht dabei wie folgt. Der erste Abtastzeit-Taktimpuls jeder einzelnen Sechzehnerfolge in 1/75 Sekunden schaltet den Zähler 408 um eins weiter. Der Decoder 410 besitzt 4 Ausgänge. Der Ausgang 1 schaltet beide bistabilen Schaltungen 414 und 416 ein. Der Ausgang 64 hält die bistabile Schaltung 416 während der Zählschritte 1 bis 64 eingeschaltet. Damit ist auch die UND-Schaltung 402 während der ersten 64 Bits vorbereitet. Der Ausgang 66 läßt die zweite bistabile Schaltung 414 bis einschließlich zum sechsundsechzigsten Bit eingeschaltet und somit die UND-Schaltung 404 bis zum sechsundsechzigsten Bit einschließlich vorbereitet. Der Ausgang 75 betätigt den zweiten Zähler 412 jeweils einmal pro Sekunde, d.h. einmal pro 75 Schritten. In jeder zehnten Sekunde erregt der Decoder 418 die bistabile Schaltung 420, womit die UND-Schaltung 404 vollends für Datenbits durchlässig wird. Ein entsprechender Funkti ons ablauf spielt sich beim MuI-tiplexieren mit jeder beliebigen Kanalfolgegeschwindigkeit ab. Zu jedem Abtastzeit-Taktimpuls wird, wenn keine Daten durch die ODER-Schaltung 406 hindurchgegeben werden, ein Leerbit an die Stelle eines Datenbits gesetzt. Die Platzierung der Daten- und Leerbits zueinander wird durch die Schaltfunktionen der Steuereinheit 40 bestimmt. Auf der Empfangsseite wird eine entsprechende Steuereinheit eingesetzt, die die Datenbits wieder von den übertragenen Leerbits trennt.

Der Ausgang der ODER-Schaltung 424 ist ein kontinuierlicher verschachtelter Datenfluß, wie er in Fig. 7A dargestellt ist. Bei einer angenommenen zentralen Multiplextaktgeber geschwindigkeit von 1200 Impulsen pro Sekunde werden in jedem 100 Sekunden langen Rahmen 120 000 Bits übertragen. Davon sind die einen Datenbits und andere, wie bereits erklärt, Leerbits.

90 9840/09 97

Docket WÄ 966 004

Jeder Teilrahmen ist eine Sekunde lang und enthält 1200 Bits. Jeder solche Teilrahmen ist in 75 Blöcke zu je l/75 Sekunden mit einem Inhalt von je 16 Bits unterteilt. 5 Blöcke mit insgesamt 80 Bits sollen pro Teilrahmen für Synchronisationszwecke vorbehalten bleiben. Die restlichen 70 Blöcke jedes Teilrahmens sind für Daten- und Leerbits verfügbar. Damit kann eine maximale Datenfolgegeschwindigkeit von 70 Bits pro Sekunde über die 16 Eingabekanäle verarbeitet werden. Die Summe aus Daten- und Leerbits, die über die Steuereinheit 40 pro Eingabekanal übertragen werden kann, ist somit immer 70. Jeder Block von 16 multiplex übertragenen Bits enthält somit je ein Bit (Daten- oder Leerbit) aus jedem einzelnen der 16 Eingabekanäle.

Somit ist eine Schaltungsanordnung angegeben worden, die eine Anzahl von unabhängigen und synchron arbeitenden Eingabekanälen multiplex zusammenfaßt. Dabei können die Daten über die einzelnen Kanäle in beliebig gebrochenen Folgegeschwindigkeiten einlaufen. Die erfindungsgemäße Anordnung genügt diesen untereinander verschiedenen Eingängen und gibt einen kontinuierlichen verschachtelten Datenfluß mit konstanter Ubertragungsfolgegeschwindigkeit weiter unter Aufrechterhaltung der Vollständigkeit aller eingegebenen und übertragenen Bitfolgen.

909840/0997

Docket WA 966 004

Claims (6)

1. PATENTANSPRUCH E

   Datenmultiplexer zur Aufnahme von asynchron über eine Vielzahl von Eingabekanälen einlaufenden Datenfolgen zwecks Zusammenfassung zu einem kontinuierlichen verschachtelten Datenfluß, welcher eine gemeinsame zeitmultiplexe Übertragung aller eingegebenen Datenfolgen ermöglicht, gekennzeichnet durch die Kombination der folgenden Merkmale:

   a.) Ein Puffer (30) für jeden der vorgesehenen Eingabekanäle zur Zwischenspeicherung der einlaufenden Daten bis zum Abruf im zyklisch verteilten Multiplextakt eines zentralen Taktgebers.

   b.) Eine Eingabeeinheit (10) für jeden Eingabekanal zur Vorab speiche rung der asynchron zugeführten Datenbits und zur Bereitstellung eines Daten-Anzeige signals pro Datenbit, wobei der Datenausgang jeder Eingabeeinheit (10) mit dem Dateneingang des zugehörigen Puffers (30) und der Anzeigesignalausgang jeder Eingabe einheit (10) mit dem Anzeigesignaleingang des zugehörigen Puffers (30) verbunden sind.

   c.) Ein für alle Eingabekanäle gemeinsamer Abtastzeit-Taktimpulsverteiler (20), dessen Eingang Multiplextaktimpulse vom zentralen Taktgeber empfängt und welcher über seine Ausgänge, deren Zahl der der vorgesehenen Eingabekanäle gleicht, den einzelnen Puffern (30) zyklisch zueinander versetzte Abtastzeit-Taktimpulse zur Pufferausgabesteuerung zuführt.

   909840/099

   Docket WA 966 004

   d.) Eine Steuereinheit (40), welche einen einzigen Ausgang zur verschachtelten Weitergabe der multiplexierten Daten und für jeden der vorgesehenen Eingabekanäle eine Steuerkreisanordnung (402 bis 422) aufweist, deren Dateneingang mit dem Ausgang des zugehörigen Puffers (30) und deren Abtastzeit-Taktimpulseingang mit dem kanalzugeordneten Ausgang des Abtastzeit-Taktimpuls Verteilers (20) verbunden ist.
2. 2. Datenmultiplexer nach Anspruch 1, gekennzeichnet durch einen zusätzlichen Verschlüssler (50) zur weiteren Chiffrierung der verschachtelten Daten, welcher zwischen dem Ausgang der Steuereinheit (40 ) und dem gewählten Übertragungskanal vorgesehen ist, womit ein Geheimhaltungsgrad erreicht wird, der wesentlich höher als die Summe der Geheimhaltungsgrade des Verschlüsslers (50) und des Datenmultiplexers allein ist.
3. 3. Abtastzeit-Taktimpuls verteiler zur Verwendung für einen Datenmultiplexer nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Zähler (202) vorgesehen ist, dessen höchster Zählwert mindestens so groß ist, wie die Zahl der für den Datenmultiplexer vorgesehenen Eingabekanäle, daß dem Eingang dieses Zählers (202) Multiplextaktimpulse (1200 pro Sekunde) vom zentralen Taktgeber zugeführt werden und daß mit den Ausgängen dieses Zählers (202) die Eingänge eines Zählstand-Decoders (204) zur zyklisch verteilten Abgabe von dem jeweiligen Zählstand entsprechenden Abtastzeit-Taktimpulsen für die einzelnen Kanäle verbunden sind.
4. 4. Eingabe einheit zur Verwendung für einen Datenmultiplexer nach Anspruch 1 oder 2, gekennzeichnet durch einen ersten Speicher (bistabile Schaltung 116) zur Vorabspeicherung der aufeinanderfolgend über den zugehörigen Eingabekanal asynchron einlaufenden Datenbits und

   909 8 4 0/099?

   Docket WA 966 004

   . - 18 -

   parallel dazu einen zweiten Speicher (bistabile Schaltung 118) zur verzögerten Übertragung des Kanaltaktes der einlaufenden Daten in der Form eines Daten-Anzeige signals für jedes einlaufende Datenbit.
5. 5. Puffer zur Verwendung für einen Datenmultiplexer nach Anspruch 1 oder 2, gekennzeichnet durch die Kombination der folgenden Merkmale:

   a.) Ein Schieberegister (302), dessen Dateneingang die von der Eingabeeinheit (10) vorabgespeicherten Daten und dessen Takteingang von der Eingabeeinheit (10) Daten-Anzeige signale zugeführt werden«

   b.) Ein auf- und abzählender Zähler (304), dessen höchster Zählstand mit der Stellenzahl des Schieberegisters (302) identisch ist und dessen Aufzähleingang ebenso wie dem Takteingang des Schieberegisters (302) Daten-Anzeige signale zugeführt werden.

   c.) Eine Decodermatrix (306), deren Eingänge mit den Ausgängen des auf- und abzählenden Zählers (304) zwecks Erkennung des jeweiligen Zählstandes und Abgabe eines dem jeweiligen Zählstand entsprechenden Zählstandsignals verbunden sind.

   d.) Ein Speicher (bistabile Schaltung 310), dessen Eingang von der Decodermatrix (306) mit einem Zählstandsignal gespeist wird, das etwa dem halben Höchstzählstand des auf- und abzählenden Zählers (304) entspricht, und dessen Ausgang mit dem ersten • , Eingang einer UND-Schaltung (312) zur Steuerung der Pufferabtastung verbunden ist, wobei dem zweiten Eingang dieser UND-Schaltung (312) wiederum Abtastzeit-Taktimpulse vom dem betrachteten Kanal entsprechenden Ausgang des Abtastzeit-Taktimpuls verteile rs (20) zugeführt werden.

   909840/0997

   Docket WA 966 004

   e.) Eine Anordnung von UND-Schaltungen (308), deren Gesamtzahl mit der Stellenzahl des Schieberegisters (302) und mit dem höchsten Zählstand des auf- und abzählenden Zählers (304) identisch ist, wobei sämtliche ersten Eingänge dieser UND-Schaltungen (308) mit dem Ausgang der UND-Schaltung (312) zur Steuerung der Puff er abtastung und deren zweite Eingänge einzeln mit je einem Ausgang der Decodermatrix (306), dagegen deren dritte Eingänge, ebenfalls einzeln, mit den Datenausgängen des Schieberegisters (302) verbunden sind, derart, daß die die zweiten Eingänge speisenden Ausgangsstellen der Decodermatrix (306) stellenwertmäßig jeweils mit der den dritten Eingang der gleichen UND-Schaltung speisenden Ausgangs stelle des Schieberegisters (302) identisch sind.

   g.) Eine zusätzliche Verbindung vom Ausgang der UND-Schaltung

   (312) zur Steuerung der Puff er abtastung zum Abzähleingang des auf- und abzählenden Zählers (304).
6. 6. Steuereinheit zur Verwendung für einen Datenmultiplexer nach einem der Ansprüche 1 oder 2, gekennzeichnet durch eine ODER-Schaltung (424), deren einzelnen Eingängen die zyklisch aufeinanderfolgend aus den Puffern (30) der einzelnen Eingabekanäle ausgelesenen Datenbits zwecks Zusammenfassung zu einem multiplexen Datenfluß zugeführt' werden und durch die Kombination der folgenden Merkmale, die pro Eingabekanal je einmal vorgesehen sind:

   a.) Ein erster, bis η zählender Zähler (408, η = 75), dessen Eingang mit Abtastzeit-Taktimpuls en vom den betrachteten Kanal entsprechenden Ausgang des Abtastzeit-Taktimpulsverteilers (20) gespeist wird.

   909840/0997

   Docket WA 966 004

   b.) Ein erster Decoder (410), dessen Eingänge mit den Ausgängen des ersten Zählers (408) zwecks Erkennung des jeweiligen Zählstandes des ersten Zählers (408) verbunden sind.

   c.) Ein zweiter, bis m zählender Zähler (412, m = 10), dessen Eingang mit einem den erreichten höchsten Zählstand η des ersten Zählers (408) erkennenden Ausgang des ersten Decoders (410) verbunden ist.

   d.) Ein zweiter Decoder (418), dessen Eingänge mit den Ausgängen des zweiten Zählers (412) zwecks Erkennung des erreichten höchsten Zähl stände s (m) des zweiten Zählers (412) verbunden sind, und ein Speicher (bistabile Schaltung 420), dessen Eingang zum Einprägen des Zustandes des erreichten höchsten Zählstandes m mit dem Ausgang des zweiten Decoders (418) verbunden ist.

   e.) Zwei UND-Schaltungen (402, 404), deren erste Eingänge mit dem Ausgang des zugehörigen Puffers (30) zwecks Übertragung der einzuschachtelnden Datenbits verbunden sind und deren zweite Eingänge mit Abtastzeit-Taktimpulsen vom dem betrachteten Kanal entsprechenden Ausgang des Abtastzeit-Taktimpulsverteilers (20) gespeist werden, wohingegen dem dritten .Eingang der ersten UND-Schaltung (402) vom Ausgang des Speichers (bistabile Schaltung 420) zum Einprägen des Zustandes des erreichten höchsten Zählstandes m ein erstes Kennungssignal (10) zugeführt wird, wenn der zweite Zähler (412) noch nicht seinen höchsten Zählstand m erreicht hat, und dem dritten Eingang der zweiten UND-Schaltung (404) vom Ausgang dieses Speichers (bistabile Schaltung 420) ein zweites Kennungssignal (SlO) zugeführt wird, wenn der zweite Zähler (412) seinen höchsten Zählstand m erreicht hat, wobei ferner dem vierten Eingang der ersten UND-Schaltung (402) vom Ausgang des ersten Decoders (410) ein Torsignal (64) während des

   909840/0 99?

   Docket WA 966 004

   Zählstandes von 1 bis η (η = 64) des ersten Zählers (408) und dem vierten Eingang der zweiten UND-Schaltung (404) ein ähnliches Torsignal (66) während des Zählstandes von 1 bis η (η = 66)

   Lt Lt

   zugeführt wird (η , η ^ n).

   J. Lt

   f.) Eine ODER-Verbindung (ODER-Schaltung 406) von den Ausgängen der beiden UND-Schaltungen (402, 404) zum Eingang der dem Multiplexer gemeinsamen ODER-Schaltung (424).

   909840/Ö997

   Docket WA 966 004