DE2140108A1 - Halbleiteranordnung und Verfahren zur Herstellung derselben - Google Patents

Halbleiteranordnung und Verfahren zur Herstellung derselben

Info

Publication number
DE2140108A1
DE2140108A1 DE19712140108 DE2140108A DE2140108A1 DE 2140108 A1 DE2140108 A1 DE 2140108A1 DE 19712140108 DE19712140108 DE 19712140108 DE 2140108 A DE2140108 A DE 2140108A DE 2140108 A1 DE2140108 A1 DE 2140108A1
Authority
DE
Germany
Prior art keywords
layer
aluminum
plane
parallel
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712140108
Other languages
English (en)
Inventor
James L.; Sandhu Jagtar S.; Fishkill N.Y. Reuter (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cogar Corp
Original Assignee
Cogar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cogar Corp filed Critical Cogar Corp
Publication of DE2140108A1 publication Critical patent/DE2140108A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

COGAR CORPORATION, All Angels Road, Wappingers Falls, NEW YORK
Halbleiteranordnung und Verfahren zur Herstellung derselben
Die Erfindung betrifft eine Halbleiteranordnung, bei der ein Siliziumhalbleiterträger vorgesehen ist, der auf einer Oberfläche mit einer insbesondere planparallel angeordneten Siliziumoxydschicht versehen ist und bei dem ferner eine nicht poröse Aluminiumoxydschicht mit einer insbesondere planparallel angeordneten Oberseite und einer Unterseite vorgesehen ist, die mit der Siliziumdioxydschicht in Berührung steht. Die Erfindung betrifft ferner ein Verfahren zur Herstellung einer derartigen Halbleiteranordnung.
209808/1348
Bei integrierten Schaltkreisen besteht ein Bestreben, die Baugröße soweit als möglich zu verringern und möglichst viele Schaltkreise innerhalb eines Halbleiterblättchens anzuordnen. Hierbei sollen insbesondere die Dichte erhöht, die Leiterlinienbreiten verringert und die Abstände der eindiffundierten Bereiche und der leitenden Linienanordnungen herabgesetzt werden. Wenn eine bestimmte Zahl an Anordnungen und Kreisen innerhalb eines Blättchens überschritten.wird, können die Leitanordnungen und Verbindungen nicht innerhalb einer einzigen Metallschicht angeordnet werden, sondern es müssen mehrere Metallschichten vorgesehen sein, die jeweils voneinander durch Schichten aus isolierenden oder dielektrischen Werkstoffen getrennt sind.
Bei derartigen mehrschichtigen Anordnungen für Halbleiteranordnungen oder Schaltkreisverbindungen entstehen ganz bestimmte technische Probleme. So besteht z.B. ein großer Nachteil der bekannten vielschichtigen Anordnungen darin, daß nicht die gewünschte Planparallelität gegeben ist. Nach dem dielektrischen Niederschlag oder dem thermischen Oxydwachstum, woran sich ein fotolithografisches Abdecken und Ätzen anschließt, werden öffnungen in der dielektrischen Schicht angeordnet, damit ein elektrischer Kontakt zu den verschiedenen Leitbereichen des Halbleitersubstrates hergestellt werden kann. Sodann wird eine erste leitende Metallschicht auf der mit öffnungen versehenen dielektrischen Schicht angeordnet. Nach einem anschließenden fotolithografischen Abdecken und Ätzen wird ein Schaltkreis innerhalb der mit öffnungen versehenen dielektrischen Schicht hergestellt. Sodann wird eine zweite dielektrische Schicht - z.B. durch Verdampfen - auf der ersten leitenden Schaltkreisanordnung niedergeschlagen, wodurch eine elektrische Isolierung zwischen der ersten leitenden Schaltkreisanordnung und einer zweiten leitenden Schaltkreisanordnung gebildet wird, die auf der zweiten elektrischen Schicht hergestellt wird. Auf-
209808/1348
grund der Vertiefungen und Erhebungen, die aufgrund der geätzten ersten leitenden Schaltkreisanordnung entstehen, ist die zweite dielektrische Schicht nicht eben, insbesondere planparallel, sondern gewellt. Demzufolge sind auch sodann das niedergeschlagene Metall und die dielektrischen Schichten nicht eben, insbesondere nicht planparallel. Nicht ebene, insbesondere nicht planparallele mehrschichtige Anordnungen neigen jedoch zu Kurzschlüssen zwischen den leitenden Schichten.Aufgrund der unregelmäßigen und welligen Ausbildung der Schichten besteht nämlich die Gefahr, daß eine dielektrische Schicht eine darunter liegende leitende Schicht nicht vollständig abdeckt.
In einer neueren Veröffentlichung ("A Planar Multi-Layer Interconnection", Tsunemitsu und Shiba von Nippon Electric Company, Ltd., anläßlich der IEEE Electron Device Conference in Washington, D.C. im Oktober 1969) wird die Herstellung von planparallelen,mehrschichtigen Anordnungen unter Verwendung einer anodischen Oxydation beschrieben. Dieses bekannte Verfahren ist jedoch sehr kompliziert, zeitraubend und kostspielig k' aufgrund der Zahl der Fotoätzgrund- Schichten und der porösen und nicht porösen Aluminiumoxydschichten, die gebildet werden müssen. Außerdem kann nur in einer Schicht das Metall einer anodischen Oxydation unterzogen werden.
Ausgehend von diesem Stand der Technik liegt deshalb der Erfindung die Aufgabe zugrunde, die genannten Nachteile zu vermeiden und eine verbesserte Halbleiteranordnung in Vorschlag zu bringen. Diese Aufgabe wird gelöst, durch eine erfindungsgemäße Halbleiteranordnung, die gekennzeichnet ist durch eine Aluminiumschicht, die Teile aufweist, die mit Teilen des Trägers in Kontakt stehen und sich von der Trägerfläche durch die Siliziumdioxydschicht und in die Aluminiumoxydschicht nach oben erstrecken, wobei die Aluminiumschicht eine Oberseite hat, die unterhalb der insbesondere planparallelen Oberseite der Aluminiumoxydschicht liegt,
209808/1348
2U0108
Erfindungsgemäß wird somit eine Metall-Isolator-Anordnung auf der ebenen Oberfläche eines Substrates bzw. Trägers gebildet, wobei die Ebenheit und Planparallelität der Substratoberfläche nicht beeinträchtigt wird. Die Gefahr etwaiger Kurzschlüsse zwischen den verschiedenen Metallteilen und Metallschichten innerhalb der mehrschichtigen Metall-Isolator-Anordnung wird somit erfindungsgemäß mit Sicherheit vermieden.
Gemäß einer bevorzugten Ausführungsform ist ein Siliziumhalbleitersubstrat mit einer ebenen Oberfläche vorgesehen, auf der eine ebene, insbesondere planparallele mehrschichtige Metall-Isolator-Anordnung angeordnet wird. Diese Anordnung weist eine aus einem Isoliermedium bestehende Schicht mit hierin eingebetteten und aus Metall bestehenden Leitern auf, die durch das Isoliermedium voneinander getrennt sind. Das Isoliermedium hat eine hohe Reinheit und besteht aus einer an Ort und Stelle hergestellten nicht porösen Verbindung des Metalles der Leiter, Die Leiter erstrecken sich durch das Isoliermedium, wobei Teile hiervon mit einem äußeren Punkt in Verbindung stehen.
Bei dem erfindungsgemäßen Verfahren zur Herstellung einer erfindungsgemäßen Halbleiteranordnung, die aus mehreren planparallelen Schichten besteht, wird wie folgt vorgegangen. Auf der Oberfläche eines Trägerblättchens wird ein elektrisch leitender ebener Film aufgebracht. Auf diesem Film wird eine oxydationsbeständige, maskenartige Abdeckung angeordnet, und zwar in einer Formgebung und Ausbildung, die einem gewünschten Schaltkreis entspricht bzw, diesen wiederspiegelt. Der freiliegende und gegebenenfalls zuvor belichtete leitende Film wird einer anodischen Oxydation unterzogen, wobei Sauerstoff, Stickoxyd, Kohlenmonoxyd, Kohlendioxyd oder ein anderes Oxydierungsmittel in Anwendung kommt. Hierbei werden die frei-
209808/1348
2H0108
liegenden Teile des Filmes in ein sehr reines^ nicht poröses Isoliermedium umgewandelt, während die durch die Maske bzw. die maskenartige Abdeckung abgedeckten Teile des Filmes als hierin eingebetteter und durch das Isoliermedium getrennter Schaltkreis gewünschter Ausbildung verbleiben, Erfindungsgemäß gelingt es somit in sehr einfacher Weise, eine Metal1-Isolator-Anordnung auf einem Substrat herzustellen.
Bei dem erfindungsgemäßen Siliziumhalbleitersubstrat ist somit, wie den vorstehenden Darlegungen zu entnehmen, auf einer ebenen Oberfläche eine planparallele mehrschichtige Metall-Isolator-Anordnung vorgesehen, die zumindest eine Schicht auf weist, die aus leitendem Metall und aus einem isolierenden Werkstoff besteht.
Die Erfindung ist nicht auf eine mehrschichtige Metall°Iso-1ator-AnOrdnung beschränkt, sondern kommt auch bei d©t Herstellung von mehrschichtigen MetalI-Isolator-Anordnungen in Anwendung^ bei denen elektrisch© Verbindungen zu integrierten Schaltkreisen hergestellt werdeae di@ in einsm Substrat aus Halbleiterwerkstoff angeordnet si
209808/1348
. 2H0108
Zur näheren Erläuterung der Erfindung dient die nachfolgende Beschreibung bevorzugter Ausführungsformen, die in der beiliegenden Zeichnung dargestellt sind. In der Zeichnung zeigen:
Fig. 1A Querschnitte mit der Darstellung der verschiedenen
15 Herstellungsstufen der erfindungsgemäßen Halbleiteranordnung;
Fig. 2A Querschnitte mit der Darstellung der verschiedenen
ls Herstellungsstufen der erfindungsgemäßen Halbleiteranordnung, wobei ein elektrischer Kontakt zwischen einer ersten und einer zweiten Schicht des Metal1-aufspritzens hergestellt wird.
In Fig. 1A ist ein Substrat bzw. Trägermaterial 11 aus Halbleiterwerkstoff (typisches P-Typ Silizium) dargestellt, auf dessen Oberfläche eine Isolierschicht 12, die z.B. aus Siliziumdioxyd (SiO2) bestehen kann, gebildet wird. Wo direkte Verbindungen zu Substratbereichen vom N-Typ erforderlich sind, sind Kontaktöffnungen 13 vorgesehen. Ein typisches Substrat- und Trägermaterial hat eine Dicke von 0,381 mm. Die Isolierschicht hat in der Regel eine Dicke von 5000 8. Die Kontaktöffnung hat in der Regel
eine Größe von 0,0127 mm χ 0,0127 mm und wird durch Ätzen mit einer Fotoätzgrundflußs äure hergestellt.
Unter den erfindungsgemäß benutzten Ausdruck "Träger aus Siliziumhalbleiter" fällt auch ein solcher Träger, der aus einem anderen Halbleiterwerkstoff, z.B. aus ^e, GaAs, GaP usw. besteht. Gegebenenfalls kann der Träger auch ein Isoliermaterial, s.B. Al2O,, SiO2 usw. sein. Dies gilt insbesondere bezüglich der Herstellung von mehrschichtigen gedruckten Schaltkreistafeln.
Der Isolator muß nicht thermisch gewachsenes Siliziumoxyd sein. Er kann z.B. auch pyrolitisch oder anodisch niedergeschlagen
209808/1348
2U0108
werden und aus einem anderen Isolierwerkstoff bestehen, z.B. aus Aluminiumoxyd, Siliziumnitrid, Yttriumoxyd usw.
Bei dem nächsten in Fig. 1B dargestellten Arbeitsgang wird die gesamte Oberfläche des Trägers 11 durch Vakuumniederschlag oder durch Zerstäuben mittels eines Metalles 14 abgedeckt, wobei die öffnungen 13 vollständig ausgefüllt werden und ein dikker Film über der Isolierschicht 12 gebildet wird. Dieser Film
-4
hat. in der Regel eine Dicke von 10 cm.
Das Metall 14 kann z.B. Aluminium sein. Es kann jedoch auch ^ ein beliebiges anderes Metall in Anwendung kommen, welches in " einem Feld in einem elektrolytischen Medium oxydierbar ist. Beispiele hierfür sind Tantal, Titan, Molybdän usw.
Anschließend wird, wie Fig. IC zu entnehmen, auf die Metallschicht 14 ein oxydationsresistentes Fotopolymerisat (positiver oder negativer Fotoätzgrund)aufgebracht. Sodann folgt ein Belichten und Ätzen, wobei man eine oxydationsresistente Maske 15 in einer Ausbildung erhält, die die gewünschte Schaltungsanordnung oder einen Teil hiervon, die in dem Film 14 hergestellt werden soll, wiederspiegelt.
Der Träger 11 wird sodann auf einer erhitzten Platte 16 in einer ä Vakuumkammer mit einem niedrigen Sauerstoffpartialdruck angeordnet (siehe Fig, 1D). Die Platte wird in der Regel auf einer Temperatur von 200 C bis 400°C während der nachfolgenden Anodisierungsstufe gehalten. Der Teildruck des Oxydierungsmediums liegt in der Größenordnung von 0,01 bis 100 Torr.
Das oxydierende Umgebungsmedium kann vorzugsweise Sauerstoff sein oder Wasser, Kohlendioxyd, Stickoxyd, Kohlenmonoxyd (oder andere Oxydierungsmedien), wobei ein geeigneter Dampfdruck bei Raumtemperatur vorhanden ist.
209808/13 48
2H0108
Ein geeignetes elektrisches Feld wird sodann quer zu dem Substrat durch Mittel 17 angelegt, wobei das Substrat 11 als Anode dient. Zusätzlich können Mittel zur elektronischen Erregung benutzt werden, damit eine ausreichende Konzentration von hoch energetischen, reaktionsfähigen Anordnungen geschaffen wird. Diese Mittel können aus einer RF, DC, Mikrowellen oder Ultravioletterregung bestehen. Typische. Feldstärken liegen in der Größenordnung von 5 χ 10 Volt pro Zentimeter. Auf jeden Fall soll die Feldstärke niedriger sein als die Durchschlagsspannung des zu bildenden Isoliermediums.
Eine Steuerung der Oxydationsmenge und/oder -geschwindigkeit und der zugehörigen Parameter kann dadurch erzielt werden, daß die Anodisierungs- und Erregungsbedingungen, die Substrattemperatur, das Oxydierungsmedium (insbesondere bezüglich seiner Zusammensetzung) und/oder der Druck geändert werden,
, . Abdeckmasse bzw.
Die Oxydierung dauert solange an, bis der nicht von der/Maske 15 abgedeckte Teil vollständig oxydiert ist (siehe Fig. 1E). Hierbei wird der entsprechende Teil des Filmes 14 in eine Isolierung 18 umgewandelt. Diese Isolierung 18 besteht aus einem nicht porösen Aluminiumoxyd (AKO-) hoher Reinheit (weniger als 10 Verunreinigungsionen/cm ),
Der abgedeckte bzw, "maskierte" Teil der Metallschicht ist aufgrund des Oxydationswiderstandes der Maske 15 nur teilweise oxydiert.
Nach der Entfernung des Maskenmateriales gemäß Fig. 1F werden bei 19 Kontaktöffnungen für die zweite Metallschicht eingeätzt und die Verfahrensschritte gemäß Fig. 1B - 1E werden wiederholt, wobei die gewünschte Anordnung und Ausbildung des Maskenmateriales in Anwendung kommt, um gemäß Fig. 1G die schließlich gewünschte Metal1-Isolatoranordnung auf dem Träger 11 zu erzeugen.
209808/1348
2H0108
Die endgültige Struktur gemäß Fig. 1G kann als Doppeldiode oder NPN-Anordnung benutzt werden.
Nachstehend wird anhand von Fig. 2 beschrieben» wie erfindungsgemäß ein elektrischer Kontakt zwischen ersten und zweiten Stufen einer mehrstufigen Metall-Isolator-Anordnung hergestellt wird.
Fig. 2A zeigt einen P-Typ-Träger 21 aus Halbleiterwerkstoff, auf dessen Oberfläche eine Isolierschicht 228 die in der Regel
aus SiO- besteht, angeordnet ist, Kontaktöffnungen 23 führen g
direkt zu N-Typ-Bereichen des Trägers 21.
Obwohl erfindungsgemäß sehr komplizierte und komplexe integrierte Schaltkreise innerhalb von Halbleitersubstraten hergestellt werden können, bezieht sich die nachstehende Beschreibung der Einfachheit halber nur auf einen einzigen N-Typ-Bereich.
Gemäß Fig. 2B wird das Substrat 21 mittsIs eines Metalles 24 überdeckt, welches die Kontaktöffnungen 23 ausfüllt und eine dicke Filmschicht über der Isolierschicht 22 bildet.
Nachfolgend wird.gemäß Fig. 2C auf die Schicht 24 ein
negativer Fotoätzgrund aufgebracht, welcher sodann
belichtet und geätzt wird, so daß man ein© sauerstoffbeständige Maske 25 erhält, die eine Abdeckschicht bildet.
Die Platte wird sodann auf ©iner erhitzten Platte 26 in einer Vakuumkammer mit einem niedrigen Sauerstofftei!druck angeordnet und es wird durch Mittel 27 ein geeignetes elektrisches Feld angelegt. Die Anodisierungj, doh„ di© anodische OxydationD wird solange fortgeführt, bis der nicht von d@t Maske 25 abgedeckt© Teil vollständig in einen Isolator 28 umgewandelt istp
20§808/1348
-KJ- -
nur ein Teil des durch die Maske 25 abgedeckten Filmes umgewandelt wird. Sodann wird das Maskenmaterial entfernt.
Bei dem nächsten Arbeitsgang gemäß Fig. 2F wird eine passivierende Schicht 29, die z.B. aus aufgesprühtem Quarz bestehen kann, auf der Metall-Isolator-Anordnung auf der Oberfläche des Substrates 21 angeordnet. Wenn Verbindungen zu der ersten Metallschicht 24 gewünscht sind, werden öffnungen 30 vorgesehen.
Nachfolgend wird die gesamte Oberfläche mit einem zweiten Metallfilm 31 abgedeckt, der die öffnungen 30 vollständig ausfüllt und einen dicken Film über dem aufgespritzten Quarz 29 bildet.
Falls gewünscht, kann auch die Passivierungsschicht 29 vollständig weggelassen werden. Hierbei wird der zweite Metallfilm 31 direkt auf dem ersten Metallfilm angebracht, wobei die anodisch oxydierten Teile des Filmes 24 als Isoliermedium zwischen den metallischen Teilen des Filmes 24 und dem Metallfilm 31 wirken.
Nachfolgend kann, falls gewünscht, eine selektive anodische Oxydation gemäß den Arbeitsgängen 2C - 2E bei 32 wiederholt werden, um die Metall-Isolator-Anordnung zu vervollständigen, wobei die planare Topologie aufrechterhalten wird. Bei diesem Arbeitsgang kann die teilweise anodische Oxydation des Filmes unterhalb der Sauerstoffmaske durch eine geeignete Wahl der Verfahrensbedingungen vermieden werden (z.B. Erhöhung der Dicke der Oxydmaske, Erhöhung ihrer Dichte usw.).
Zum Schluß wird ein Isoliermaterial 33 (z.B. Quarz) auf die gesamte Oberseite zur Passivierung aufgebracht.
2Ö9808/1348

Claims (4)

  1. 2U0108
    Patentansprüche
    1 .) Halbleiteranordnung, bei der ein Siliziumhalbleiterträger vorgesehen ist, der auf einer Oberfläche mit einer insbesondere planparallel angeordneten Siliziumdioxydschicht versehen ist und bei dem ferner eine nichtporöse Aluminiumoxydschicht mit einer insbesondere planparallel angeordneten Oberseite und einer Unterseite vorgesehen ist, die mit der Siliziumdioxydschicht in Berührung steht, gekennzeichnet durch eine Aluminiumschicht, die Teile aufweist, die mit Teilen des Trägers in Kontakt stehen und sich von der Trägerfläche durch die Siliziumdioxydschicht und in die Aluminiumoxydschicht nach oben erstrecken, wobei die Aluminiumschicht eine Oberseite hat, die unterhalb der insbesondere planparalielen Oberseite der Aluminiumoxydschicht liegt.
  2. 2. Halbleiteranordnung gemäß Anspruch 1, gekennzeichnet durch eine zweite Aluminiumschicht, die wenigstens einen mit der ersten Aluminiumschicht in Kontakt stehenden Teil und einen mit der planparallelen Oberseite der Aluminiumoxydschicht in Kontakt stehenden planparallelen Unterteil aufweist und durch eine Schutzisolierung, die auf der zweiten Aluminiumschicht angeordnet ist.
  3. 3. Halbleiteranordnung gemäß Anspruch 1, gekennzeichnet durch eine erste Schutzisolierungsschicht mit einer mit der planparallelen Oberseite der Aluminiumoxydschicht in Kontakt stehenden Unterseite, durch eine zweite Aluminiumschicht, die mindestens einen mit der ersten Aluminiumschicht in Kontakt stehenden Teil und einen mit der planparallelen Oberseite der ersten Schutzisolierungsschicht in Kontakt stehenden planparallelen Unterseitenteil aufweist, und durch eine zweite Schutzisolierungsschicht, die auf der zweiten Aluminiumschicht angeordnet ist.
    209808/13 48
    2H0108
  4. 4. Verfahren zur Herstellung einer Halbleiteranordnung gemäß Anspruch 1, dadurch gekennzeichnet, daß auf einem Teil der Aluminiumschicht eine oxydationsresistente Maske angeordnet wird und daß der verbleibende freiliegende Teil dieser Schicht in einem sauerstoffhaltigen Medium einer anodischen Oxydation unterzogen wird und hierbei in eine nicht poröse Aluminiumoxydschicht umgewandelt wird, während die Aluminiumschicht unterhalb der Maske als gewünschte und in die Aluminiumoxydschicht eingebettete Metal!anordnung verbleibt.
    209808/1348
    L e e rs e it e
DE19712140108 1970-08-10 1971-08-10 Halbleiteranordnung und Verfahren zur Herstellung derselben Pending DE2140108A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US6226070A 1970-08-10 1970-08-10

Publications (1)

Publication Number Publication Date
DE2140108A1 true DE2140108A1 (de) 1972-02-17

Family

ID=22041293

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712140108 Pending DE2140108A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung und Verfahren zur Herstellung derselben

Country Status (2)

Country Link
US (1) US3766445A (de)
DE (1) DE2140108A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3862017A (en) * 1970-02-04 1975-01-21 Hideo Tsunemitsu Method for producing a thin film passive circuit element
US4174562A (en) * 1973-11-02 1979-11-20 Harris Corporation Process for forming metallic ground grid for integrated circuits
US3974517A (en) * 1973-11-02 1976-08-10 Harris Corporation Metallic ground grid for integrated circuits
US3971710A (en) * 1974-11-29 1976-07-27 Ibm Anodized articles and process of preparing same
JPS5240962A (en) * 1975-09-26 1977-03-30 Ise Electronics Corp Fluorescent tube
US4185294A (en) * 1975-12-10 1980-01-22 Tokyo Shibaura Electric Co., Ltd. Semiconductor device and a method for manufacturing the same
EP0075454B1 (de) * 1981-09-18 1987-11-25 Fujitsu Limited Halbleiteranordnung mit leitender Verbindungsstruktur und Verfahren zum Herstellen derselben
US5025304A (en) * 1988-11-29 1991-06-18 Mcnc High density semiconductor structure and method of making the same
US5168078A (en) * 1988-11-29 1992-12-01 Mcnc Method of making high density semiconductor structure
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
JP2878887B2 (ja) * 1991-12-26 1999-04-05 株式会社豊田中央研究所 半導体電極構造体
EP1806035A2 (de) * 2004-10-29 2007-07-11 O'BRIEN, Peter Illuminator und herstellungsverfahren
US8440012B2 (en) 2010-10-13 2013-05-14 Rf Micro Devices, Inc. Atomic layer deposition encapsulation for acoustic wave devices
US8313985B2 (en) * 2010-10-21 2012-11-20 Rf Micro Devices, Inc. Atomic layer deposition encapsulation for power amplifiers in RF circuits

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3431636A (en) * 1964-11-12 1969-03-11 Texas Instruments Inc Method of making diffused semiconductor devices
US3351825A (en) * 1964-12-21 1967-11-07 Solitron Devices Semiconductor device having an anodized protective film thereon and method of manufacturing same
US3518084A (en) * 1967-01-09 1970-06-30 Ibm Method for etching an opening in an insulating layer without forming pinholes therein
US3519504A (en) * 1967-01-13 1970-07-07 Ibm Method for etching silicon nitride films with sharp edge definition
US3513035A (en) * 1967-11-01 1970-05-19 Fairchild Camera Instr Co Semiconductor device process for reducing surface recombination velocity
US3584264A (en) * 1968-03-21 1971-06-08 Westinghouse Electric Corp Encapsulated microcircuit device
US3576668A (en) * 1968-06-07 1971-04-27 United Aircraft Corp Multilayer thick film ceramic hybrid integrated circuit
US3634203A (en) * 1969-07-22 1972-01-11 Texas Instruments Inc Thin film metallization processes for microcircuits

Also Published As

Publication number Publication date
US3766445A (en) 1973-10-16

Similar Documents

Publication Publication Date Title
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2732184C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE1514818C3 (de)
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
DE1640307A1 (de) Duennschichttechnik zur Herstellung integrierter Schaltungen
DE2217538B2 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2253702B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2140108A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE4130555A1 (de) Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
EP1661168B1 (de) Herstellungsverfahren für eine Integrierte Schaltungsanordnung mit Kondensator
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE1589890A1 (de) Halbleiterelement mit Isolierueberzuegen und Verfahren zu seiner Herstellung
DE2100224C3 (de) Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen
DE2045633A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3942419C2 (de)
DE1564136A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen

Legal Events

Date Code Title Description
OHA Expiration of time for request for examination