DE1817216A1 - Verfahren zur Herstellung einer monolithischen integrierten Schaltung - Google Patents
Verfahren zur Herstellung einer monolithischen integrierten SchaltungInfo
- Publication number
- DE1817216A1 DE1817216A1 DE19681817216 DE1817216A DE1817216A1 DE 1817216 A1 DE1817216 A1 DE 1817216A1 DE 19681817216 DE19681817216 DE 19681817216 DE 1817216 A DE1817216 A DE 1817216A DE 1817216 A1 DE1817216 A1 DE 1817216A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- protective layer
- semiconductor body
- silicon
- dielectric protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Description
PATENTANWALT " 1 & 1 7 9~ 1 £
a MÖNCHEN 71,27.Dezember
« 1968
Motorola, Inc. 9401 West Grand Avenue Franklin Park, Illinois
Y. St. A.
Verfahren zur Herstellung einer monolithischen integrierten Schaltung
Die Erfindung betrifft ein Verfahren zur Herstellung einer monolithischen integrierten Schaltung' und- insbesondere ein
Verfahren zur Herstellung von vielphasigen monolithischen integrierten Schaltungen, bei denen einzelne Schaltungskom^
ponenten auf elektrisch voneinander getrennten Halbleiter-Inselbereichen
angeordnet sind. , -
Die elektrische Trennung aktiver Komponenten einer monolithischen integrierten Schaltung wird häufig durch die Verwendung
von PN Übergängen ausgeführt. Obwohl es bekannt ist, dass bei einer derartigen Isolierung der Schaltungskomponenten gegeneinander beträchtliche Leckströme und kapazitive
Kopplungen zwischen den einzelnen Anordnungen auftreten, kann
-?s/wi diese
0098 12/1135
M23P-215
diese elektrische Trennung der Komponenten für viele Zwecke
als ausreichend betrachtet werden. Jedoch ergibt sich die Notwendigkeit, bei dem zunehmenden Bedarf einer gröss er en
Flexibilität beim Entwurf integrierter Schaltkreise diese Nebenerscheinungen zu beseitigen, ohne dass dabei die Vorteile
der monolithischen Schaltkreistechnik aufgegeben werden müssen.
Es sind bereits verschiedene Yerfahren für die Herstellung
von monolithischen Schaltkreisanordnungen mit einem Feld von Halbleiter-Inselbereichen vorgeschlagen worden, um diese Inselbereiche
sowohl physikalisch als auch elektrisch mit Hilfe eines dielektrischen Materials gegeneinander zu isolieren.
Diese Verfahren enthalten einen Verfahrens schritt, während
dessen die Oberflächen der monokristallinen, für die Aufnahme der Halbleiterkomponenten vorgesehenen Inselbereiche mechanisch poliert und geformt werden. Dieses mechanische Unterteilen
und Polieren verursacht jedoch Schwierigkeiten, da nicht mehr zu beseitigende Defektstellen in der polierten
Oberfläche entstehen, wodurch die Zuverlässigkeit beeinträchtigt und die Grosse des Ausschusses bei den nachfolgenden Verfahrensschritten erhöht wird. Ausserdem kann mit Hilfe der
mechanischen Formgebung die gewünschte Gleichmässigkeit bezüglich der Dicke der Halbleiter-Inselbereiche nicht gewährleistet
werden, in denen später die aktiven Schaltkreiskomponenten angeordnet werden.
Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfah-.
ren zur Herstellung einer vielphasigen monolithischen integrierten
Schaltung zu schaffen, das eine grossere Flexibilität bezüglich des Entwurfs von integrierten Schaltkreisen zulässt
und die Herstellung logischer Schaltungen mit erhöhter
- 2 - SchaltReschwindigkeit
009812/1135
. . M23P-215
Schaltgeschwindigkeit dadurch ermöglicht, dass die parasiti-•
sehen Leckströme und .kapazitiven Kopplungen zwischen den einzelnen
Schaltkreiskomponenten eliminiert werden· lerner soll
die Gleichförmigkeit der Dicke der raonokristallinen Inselbereiche
weiter verbessert werden, wobei gleichzeitig die De-"fektstellen nickt mehr auftreten, die bei der bekannten mechanischen
Bearbeitung der Halbleiterbereiche nicht zu vermeiden sind.
Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass eine |
erste dielektrische Schutzschicht auf der Oberfläche eines einkristallinen Halbleiterkörpers angebracht wird, dass angrenzend
an die dielektrische Schutzschicht eine mechanische Trägerschicht angeordnet wird, dass ein bestimmter Anteil des
einkristallirien Halbleiterkörpers wieder entfernt wird, dass
eine epitäktische .^Schicht eines Halbleitermaterials auf die
Oberfläche der Bestschicht des einkristallinen Halbleiterkörpers aufgebracht wird, dass die epitaktische Schicht mit einer
zweiten dielektrischen Schutzschicht überzogen wird,4dass in
die zweite dielektrische Schutzschicht, die epitäktische
Schicht und die* Bestschicht des einkristallinen Halbleiter?-
körpers Trennkanäle durch Ätzen eingeschnitten werden, um
isolierte Halbleiter-Inselbereiche zu schaffen, dass eine (
dritte dielektrische Schutzschicht auf den Inselbereichen angebraöht
wird, dass die Trennkanäle mit einem Füllmaterial
i^ einem Niveau aufgefüllt werden f das aamindesf
£^e£fClaehenel*ene des HalbleiterkOr^efs vor dem
iäös daö überschüssige? ftillmaiterial entfernt und
% der zweiten dielektrischen Sch^zscfiicht
legt werden, wobei das Füllmaterial bis zu einer zur zweiten1
Schutzschicht koplanar verlaufenden Ebene abgetragen wird, dass in zumindest zwei Inselbereichen aktive Schaltkreiskomponenten
angebracht werden, und dass die Sehaltkreiskömponen-
- 3 - ten
009812/1135
M23P-215
ten zu einer integrierten Schaltung miteinander verbunden ' werden.
Weitere Merkmale"der Erfindung sind Gegenstand der Uhteransprüche.
Eine beispielsweise Ausführungsform ist in der Zeichnung dargestellt,
die in den Fig. 1 bis 5 vergrösserte Querschnittbereiche
eines Halbleiterkörpers in verschiedenen Verfahrensschritten bei der Herstellung eines vielphasigen monolithischen
integrierten Schaltkreises zeigt. Bei dem Verfahren genäss der Erfindung wird ei,ne gleichmässige Sicke der gegeneinander
isolierten Halbleiter-Inselbereiche durch einen kontrollierten epitaktischen Aufbau anstelle einer Hechanischen
Bearbeitung geschaffen.-Danach werden diese epitaktisch hergestellten Bereiche sofort mit einer dielektrischen Schutzschicht
durch pyrolithisches Aufdampfen überzogen. Diese Schutzschicht bleibt solange auf dem Halbleiterkörper, bis
sie vor der Herstellung der aktiven Sahaltkreiskomponenten
teilweise wieder entfernt wird. Bei einem weiteren Verfahreneschritt wird die Halbleiterscheibe durch selektives Itzen alt
einer Anzahl von Trennkanälen versehen, die die einzelnen Inselbereiche
gegeneinander isolieren. Dies geschieht dadurch, dass die Ätzung entgegengesetzt der allgemein üblichen Technik
von der oberen Fläche der Halbleiterscheibe und nicht von
der Bückseite aus erfolgt.
Das Verfahren geht von einer monokristallinen Siliciumscheibe
aus, die auf zumindest einer Oberfläche eine Schutzschicht aus Siliciumdioxyd besitzt. Bei einer bevorzugten Ausfffibruags- ,
form besteht die Halbleiterscheibe aus einem Silicium mit IT-Leitung
und verhältnismässig niederem Widerstand· Die Oxydscnicht
wird ait Hilfe einer der üblichen Verfahren^ £*Β·
- 4 - durch
009812/1135 COPY
ORiGfMAL INSPECTED
durch, thermische Oxydation oder pyrolithisch.es Niederschlagen
. aufgebracht. Es kann auch, für die dielektrische Schutzschicht
Siliciumnitrid anstelle des Siliciumoxyds yerwendet werden.
Für die Halbleiterscheibe wird sodann eine mechanische Trägerschicht
vorgesehen, die benachbart 'zu der dielektrischen Schutzschicht angebracht wird. Diese Trägerschicht kann vorzugsweise
durch das Niederschlagen einer Schicht aus einem vielkristallinen Silicium auf der Schutzschicht der Siliciumscheibe
gebildet werden. Selbstverständlich kann auch eine zuvor präparierte Trägerscheibe mit der passivierten Oberfläche
des Siliciums anderweitig verbunden werden, indem z.B. ein bei hohen Temperaturen beständiges Glas zwischen die
Trägerscheibe und die Siliciumscheibe geschmolzen wird.
Die Dicke der ursprünglichen Siliciumscheibe wird sodann auf ungefähr 5 "bis 15/U verringert. Dieses Abtragen kann mit einem
der herkömmlichen Verfahren durchgeführt werden, wobei sowohl ein mechanisches Läppen oder chemisches litzen oder auch eine
Kombination beider Verfahren Verwendung finden kann. Vorzugsweise wird das Abtragen unterbrochen, wenn eine Dicke der Siliciumscheibe
von etwa 8 bis 10 /u erreicht ist.
Die geläppte bezw. geätzte Oberfläche wird sodann zur Vorbereitung
für den nachfolgenden epitaktischen Aufbau sorgfältig geglättet. Bei einer bevorzugten Ausfuhrungsform besitzt die
aufgebrachte epitaktische Schicht dieselbe Leitfähigkeit wie die ursprüngliche Siliciumscheibe, jedoch einen wesentlich
höheren Widerstand. Die epitaktische Schicht wird mit einer Dicke von etwa 0,5 bis 15/U vorgesehen, die die optimalen
gewünschten Eigenschaften für das Halbleiterelement bietet.
- 5 - Anschliessend
0 0 9 8 12/1135
Μ25Ρ-215'
Anschliessend wird eine dielektrische Schutzschicht auf der epitaktischen Oberfläche angebracht, wobei vorzugsweise eine
geeignete Siliciumverbindung pyrolithisch niedergeschlagen wird, die aus Siliciumdioxid oder Siliciumnitrid bestehen
kann. Durch das Schützen der epitaktischen Schicht unmittelbar nach ihrer Herstellung wird vermieden, dass während der
nachfolgenden Behandlung der Halbleiterscheibe die epitaktische Schicht beschädigt wird.
Anschliessend werden die Trennkanäle dadurch geschaffen, dass fc die epitaktische Schicht und die ursprüngliche monokristalline
Siliciumschicht in bestimmten Bereichen weggeätzt werden. Hierfür können allgemein bekannte Verfahren verwendet werden.
Die Oberflächen der Silicium-Inselbereiche, die durch das
Ätzverfahren freigelegt werden, werden anschliessend mit einer neuen dielektrischen Schutzschicht überzogen, die durch thermische
Oxydation oder pyrolithisches Niederschlagen gebildet werden kann.
Danach werden die Trennkanäle mit einem Füllmaterial wieder aufgefüllt, wobei hierfür das Niederschlagen eines vielkristallinen
Siliciums besonders geeignet ist. Jedoch kann auch ein Glas oder ein anderes geeignetes keramisches Material ver-
W wendet werden. Dabei wird so viel !!füllmaterial verwendet,
dass zumindest alle Trennkanäle bis zu einem Niveau aufgefüllt werden, das. durch die Oberflächenebene des Halbleiterkörpers
vor dem Ätzen verläuft. Das über diesem Niveau liegende Material wird sodann durch mechanische Bearbeitung ent-'
fernt, um die Schutzschicht freizulegen,-die die epitaktisjche Oberfläche der Halbleiter-Inselbereiche überzieht. Dieses Po-
; lieren wird sehr sorgfältig überwacht, so dass eine einzige
glatte, ebene Oberfläche von dem Füllmaterial und der die epitaktische
Schicht schützenden Schutzschicht über den Halbleiter-Inselbereichen
begildet wird.
- 6 - Zur ;l
009812/1135
M23P-215
Zur Erzielung besserer Ergebnisse kann eine weitere Schutzschicht auf der geebneten Oberfläche angebracht werden. Diese
weitere Schutzschicht wird vorzugsweise durch pyrolithisches Niederschlagen einer Siliciumverbindung gebildet, die aus Si-
* liciumoxyd oder Siliciumnitrid bestehen kann. In diesem Verfahrensschritt ist' die monolithische Halbleiterscheibe für
die weitere Verarbeitung zur Herstellung von aktiven und passiven Schaltkreiskomponenten geeignet. Die Halbleiter-Inselbereiche
und damit die Schaltkreiskomponenten sind elektrisch sowie physikalisch voneinander getrennt, so dass sowohl para- ä
sitisehe Leckströme als auch eine kapazitive Kopplung zwischen
den einzelnen Inselbereichen eliminiert wird. Die elektrische Verbindung der einzelnen Schaltkreiskomponenten kann
in herkömmlicher Weise ausgeführt werden.
In Fig. 1 is* eine Halbleiterscheibe dargestellt, bei der eine
vielkristalline Schicht 11 auf der oxydierten Oberfläche 12
einer monokristallinen Scheibe 13 mit niederem Widerstand und
N-Leitung angebracht ist. Die gestrichelte Linie 14- kejinzeichnet
das Niveau, bis zu welchem die Scheibe 15 während dem nachfolgenden Verfahren abgetragen wird. Dies kann sowohl
durch mechanisches Lappen und Polieren als auch durch chemisches Itzen oder eine Kombination beider Verfahren ausgeführt (
werden» Auch die Technik, um eine vielkristalline Schicht 11 auf dea? Oxydfläche 12 aufzubringen, ist allgemein bekannt.
Die Schicht 11 ist genügend dick, um ein Brechen der Halbleiterscheibe
während* der nachfolgenden Verfahrensschritte zu
vermeiden·
■ In Fig· 2 ist die Halbleiterscheibe dargestellt, bei der auf
der durch Läppen und/oder Ätzen bis zu einer durch das Bezugszeichen 13 angedeuteten Dicke abgetragenen Halbleiterschicht
eine epitaktische Schicht aufgebaut und darüber eine Oxydschicht
■■■■- 7 - ""■ 16. .■■
* . ,. 00 9812/1135 ORi(SJNAU INSPECTED
M23P-215
16 angebracht ist. Di1O für den epitaktischen Aufbau und das
Anbringen der Oxydschicht verwendeten Techniken sind allgemein bekannt. . · ,
Der in Fig. 3 dargestellte Aufbau ergibt sich, indemι
1. Trennkanäle durch die Oxydschicht 16, die epitaktische Schicht 15 und die monokristalline Siliciumschicht 13 mit
der Leitfähigkeit N+4 gebildet werden, wodurch ein Feld voneinander
isolierter Halbleiter-Inselbereiche entsteht;
2. die geätzten Oberflächen mit einer Oxydschicht 17 überzogen »
werden { und*
3· mit der Ablagerung einer· vielkristallinen Siliciumschicht
18 die Trennkanäle vollkommen aufgefüllt werden. Derbei dem Aufbringen des vielkristallinen SiliciumB entstehende
Überschuss über den einkristallinen Inselbereichen wir'd in dem nachfolgenden Verfahrensschritt wieder entfernt.
Die für die Herstellung der Trennkanäle verwendbaren Ätzverfahren sind allgemein bekannt. Bei einem bevorzugten Verfahren
werden die einkristallinen Inselbereiche mit einem lichtbeständigen Deckmittel überzogen und nach dem Belichten der
Halbleiterscheibe die nicht abgedeckten Flächenbereiche weggeätzt. Dadurch entsteht das für die Hörstellung der Inselbereiche
vorgesehene Muster der Trennkanäle. Für die anfängliche Ätzung wird ein Ätzmittel benötigt, das Wasserstoff-Fluorid
enthält, um ausgewählte Bereiche der als Maske dienenden Oxydschicht 16 zu entfernen. Nach dem anfänglichen
Ätzen der Oxydschicht wird für das Ätzen der Trennkanäle ein entsprechendes Ätzmittel verwendet und dieses so lange auf
das Silicium einwirken gelassen, bis dieses die Oxydschicht 12 erreicht hat. Das anschliessende Herstellen der Oxydschicht
17 und das Aufbringen der vielkristallinen Siliciumschicht erfolgt, wie bereits erwähnt, mit Hilfe bekannter Verfahren.
. . - 8 - Nachdem
0 0 9 8 12/1135 OWQ«**U
Nachdem, wie anhand von Fig. 4 erkennbar, die überschüssige
- vielkristalline Siliciumschicht 18 durch mechanisches Bearbeiten
entfernt ist, liegt die Oberfläche der aufgefüllten Kanäle koplanar zu der Oxydschicht 16. Über dieser Ebene kann
sodann eine neue Oxydschicht 19 pyrolithisch aufgebracht werden, womit der Halbleiterkörper für das nachfolgende Aufbringen
von aktiven und passiven Schaltungselementen fertiggestellt
ist. Nach einem abgeänderten Verfahren können die restlichen Teile der Oxydschicht. 16 nach dem Entfernen der überschüssigen
vielkristallinen Schicht 18 chemisch entfernt werden. Anschliessend wird eine neue Oxydschicht thermisch oder ™
pyrolithisch aufgebracht, die sich über der gesamten koplanaren Oberfläche ausbildet.
Aus der vorausgehenden Beschreibung geht hervor, dass die Oberfläche der Schicht 15 gegen mechanische Beschädigungen
während der nachfolgenden Verfahrensschritte geschützt ist.
Ferner ergibt sich, dass die epitaktische Schicht 15 in den
einzelnen Inselbereichen eine einheitliche Dicke aufweist, die lediglich den während des epitaktischen Wachstums auftretenden
Abweichungen unterworfen ist. .Jedoch ist diese Schicht sehr viel einheitlicher inyihr.er Dicke, als diese mit mechanischen
Mitteln durch Läppen und Polieren herstellbar ist· ^
In Fig. 5 ist ein Ausschnitt aus einer fertiggestellten integrierten
Schaltung dargestellt, bei der aktive Elemente in den Halbleiter-Inselbereichen angeordn&t sind. Dieee. Elemente
können durch Leitungen 20 miteinander verbunden sein, die auf der Oxydschicht 19 angebracht werden. Die Herstellung dieser
aktiven Elemente kann-ebenfalls mit Hilfe bekannt** Techniken
erfolgen.
00981271135
M23P-215
Im Nachfolgenden wird ein spezielles Beispiel beschrieben, das nach dem Verfahren gemäss der Erfindung hergestellt ist.
Eine ebene, einkristalline Siliciumscheibe mit N-Leitung und
einer Dicke von 3 χ 10" mm besitzt einen Widerstand von ungefähr
0,006 Ohm cm. Diese Halbleiterscheibe wird thermisch oxydiert, bis sich eine Oxydschicht von ungefähr 10 000 S
Dicke ausgebildet hat. Anschliessend wird auf der Oxydschicht vielkristallines Silicium bis zu einer Dicke von ungefähr
2,8 χ 10" mm aufgebracht. Das einkristallihe Silicium wird sodann mechanisch durch Läppen und Polieren auf eine Dicke
—2
von ungefähr 1,27 x 10 mm abgetragen. Auf der polierten,
von ungefähr 1,27 x 10 mm abgetragen. Auf der polierten,
einkristallinen Oberfläche wird epitaktisch eine Schicht mit
N-Leitung aufgebracht, die einen Widerstand von 0,2 Ohm cm besitzt. Diese Schicht ist ungefähr 3/U. dick. Die epitaktische
Schicht wird sodann mit einer thermisch aufgebrachten Oxydschicht von einer Dicke von etwa 10 000 £ geschützt. Anschliessend
werden Trennkanäle durch die epitaktische Schicht und die ursprüngliche einkristalline Siliciumschicht durch
Ätzen eingeschnitten, wobei ein Lösungsmittel Verwendung findet, bei dem HNO^ : HF wie 20 : 1 zusammengesetzt ist. Die
durch das Ätzen freigelegten Siliciumflachen werden an-.
schliessend durch eine weitere thermische Oxydschicht ge-"
schützt, die eine Dicke von ungefähr 10 0Θ0 S aufweist, ttber
der mit Trennkanälen versehenen Oberfläche wird sodann vielkristallines Silicium aufgebaut, und zwar so lange, bis die
Trennkanäle vollständig ausgefüllt sind. Das über den Inselbereichen sich ausbildende polycristalline Silicium wird
durch Läppen und Polieren entfernt, wobei die mit der Oxydschicht bedeckte Oberfläche der epitaktischen Schicht erhalten
bleibt. Das verbleibende Muster aus Oxydflächen wird anschliessend entfernt und die Halbleiterscheibe, erneut einer
thermischen Oxydation unterzogen, wobei die epitaktischen
- 10 - Bereiche
009812/1135
ORIGINAL
M23P-215
Bereiche und die vleikristallinen Oberflächen der Trennkanäle
mit einer Oxydschicht von mindestens 5 OOO 2. überzogen werden.
Damit ist die Vorbere'itung der Halbleiterscheibe für die nachfolgende
Herstellung einer vielphasigen monolithischen integrierten Schaltung abgeschlossen.
~λ. *H „i,._ -Λ
- 11 - Patentansprüche
1 2 /113 5 ORIGINAL INSPEGTEO
Claims (1)
- Patent Ansprüche1. Verfahren zur Herstellung, einer monolithischen integrierten Schaltung, dadurch gekennzeichnet, dass eine erste dielektrische Schutzschicht (12) auf der Oberfläche eines einkristallinen Halbleiterkörpers (13) angebracht wird,dass angrenzend an die dielektrische Schutzschicht (12) eine mechanische Trägerschicht (11) angeordnet wird, dass ein bestimmter Anteil des einkristallinen Halbleiterkörpers (13) wieder entfernt wird, dass eine epitaktische Schicht eines Halbleitermaterials, (15) auf die Oberfläche der Bestschicht des einkrdstallinen Halbleiterkörpers (13) aufgebracht wird, dass die epitaktische Schicht (15) mit einer zweiten dielektrischen Schutzschicht (16) überzogen wird, dass in die zweite dielektrische Schutzschicht (16), die epitaktische Schicht (15) und die Restschicht des einkristallinen Halbleiterkörpers (13) Trennkanäle durch Xtzen eingeschnitten werden, um isolierte Halbleiter-Inselbereiche zu schaffen,dass eine dritte dielektrische Schutzschicht (17) auf den Inselbereichen angebracht wird,- 12 -» ORIGINALINSPECTED009812/1135M25P-215dass die Trennkanäle mit einem !Füllmaterial bis zu einem ._■ Niveau aufgefüllt werden, das zumindest durch die Oberflächenebene des Halbleiterkörper vor dem Ätzen verläuft, dass das überschüssige füllmaterial entfernt und die Restfläctien der zweiten dielektrischen Schutzschicht (16) freigelegt werden, wobei das Füllmaterial bis zu einer zur zweiten Schutzschicht koplanar verlaufenden Ebene abgetragen wird,dass in zumindest zwei Inselbereichen (15) aktive Schaltkreiskomponenten angebracht werden, und dass die Schaltkreiskomponenten zu einer integrierten Schaltung miteinander verbunden werden.2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der einkristalline Halbleiterkörper (13) aus Silicium mit einem niedrigen Widerstand und EF-Leitung hergestellt wird.3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, dass die erste dielektrische Schutzschicht (12) durch das Oxydieren der Oberfläche des einkristallinen Halbleiterkörpers (13) gebildet wird.4-. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass zur mechanischen Stützung eine vielkristalline Siliciumschicht (11) auf der ersten dielektrischen Schutzschicht (12). angebracht wird..5· Verfahren nach einem oder mehreren der Ansprüche 1 bis 4-, dadurch gekennzeichnet, dass die epi-, taktische Schicht 15 eine Dicke von ungefähr 0,5 bis15/U aufweist und einen wesentlich höheren Widerstand be-• , sitzt als der ursprüngliche einkristalline Halbleiterkörper (13)· ■ .0Q9812~/1313ORIGINAL INSPECTED,'Μ23Ρ-2156. Verfahren nach einem oder mehreren der Ansprüche 1 bis5, dadurch gekennz e ichnet, dass die zweite und dritte dielektrische Schutzschicht (16, 17) aus Siliciumdioxyd bestehen, das pyrolithisch aus einer geeigneten Siliciumverbindung niedergeschlagen wird.7· Verfahren nach einem oder mehreren der Ansprüche 1 bis6, dadurch gekennz eichnet, dass das Millmaterial aus einem vielkristallinen Silicium besteht.I I I I I I t I I I I I I I I I I f I I 1- 14 -00981 2/1135ORIGINAL INSPECTED
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US69434967A | 1967-12-28 | 1967-12-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1817216A1 true DE1817216A1 (de) | 1970-03-19 |
Family
ID=24788457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19681817216 Pending DE1817216A1 (de) | 1967-12-28 | 1968-12-27 | Verfahren zur Herstellung einer monolithischen integrierten Schaltung |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE1817216A1 (de) |
GB (1) | GB1218779A (de) |
NL (1) | NL6818195A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0036031A1 (de) * | 1980-03-18 | 1981-09-23 | Girmes-Werke AG | Verfahren zum Abscheiden von Öl oder ölartigen Substanzen aus Gasen wie Luft |
WO1993019486A1 (en) * | 1992-03-19 | 1993-09-30 | Harris Corporation | Method of forming semiconductor integrated circuit with polysilicon-filled trench isolation |
-
1968
- 1968-12-13 GB GB5941268A patent/GB1218779A/en not_active Expired
- 1968-12-18 NL NL6818195A patent/NL6818195A/xx unknown
- 1968-12-27 DE DE19681817216 patent/DE1817216A1/de active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0036031A1 (de) * | 1980-03-18 | 1981-09-23 | Girmes-Werke AG | Verfahren zum Abscheiden von Öl oder ölartigen Substanzen aus Gasen wie Luft |
WO1993019486A1 (en) * | 1992-03-19 | 1993-09-30 | Harris Corporation | Method of forming semiconductor integrated circuit with polysilicon-filled trench isolation |
Also Published As
Publication number | Publication date |
---|---|
NL6818195A (de) | 1969-07-01 |
GB1218779A (en) | 1971-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3219441C2 (de) | ||
DE4125221C2 (de) | ||
DE4490400C2 (de) | Verfahren zum Bilden von tiefen, leitenden Durchkontaktierungen und eine Verbindungsschicht, die nach diesem Verfahren gebildete Durchkontaktierungen enthält | |
DE69321149T2 (de) | Halbleiter-Kontaktöffnungsstruktur und -verfahren | |
DE4441542B4 (de) | SOI-Halbleitervorrichtung mit Inselbereichen und Verfahren zu deren Herstellung | |
DE1930669C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
DE1564336A1 (de) | Isolierung fuer Halbleiter | |
DE69228099T2 (de) | Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur | |
DE2626739A1 (de) | Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen | |
DE3242113A1 (de) | Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper | |
DE2153103B2 (de) | Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung | |
DE2636971C2 (de) | Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats | |
EP0453644B1 (de) | Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern | |
DE2546314A1 (de) | Feldeffekt-transistorstruktur und verfahren zur herstellung | |
DE2313219B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung | |
DE19757269B4 (de) | Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats | |
DE2723944A1 (de) | Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung | |
DE3414781A1 (de) | Vielschicht-verbindungsstruktur einer halbleitereinrichtung | |
DE3109074C2 (de) | ||
DE19653614A1 (de) | Verfahren zur Herstellung von Zwischenanschlüssen in Halbleitereinrichtungen | |
DE69404593T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung, die einen Halbleiterkörper mit Feldisolierungszonen aus mit Isolierstoff gefüllten Graben enthält | |
DE2409910B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE10334416A1 (de) | Halbleiterbaugruppe | |
DE4408564C2 (de) | Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung | |
DE2331393C2 (de) | Verfahren zum gleichzeitigen Herstellen von Feldeffekttransistoren und ladungsgekoppelten Halbleitervorrichtungen |