DE1774680C3 - Vorrichtung zum Ermitteln und gleichzeitigen Codieren eines prioritätshöchsten anfordernden Kanals in einer Datenverarbeitungsanlage - Google Patents

Vorrichtung zum Ermitteln und gleichzeitigen Codieren eines prioritätshöchsten anfordernden Kanals in einer Datenverarbeitungsanlage

Info

Publication number
DE1774680C3
DE1774680C3 DE1774680A DE1774680A DE1774680C3 DE 1774680 C3 DE1774680 C3 DE 1774680C3 DE 1774680 A DE1774680 A DE 1774680A DE 1774680 A DE1774680 A DE 1774680A DE 1774680 C3 DE1774680 C3 DE 1774680C3
Authority
DE
Germany
Prior art keywords
channel
highest priority
signals
channels
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1774680A
Other languages
English (en)
Other versions
DE1774680A1 (de
DE1774680B2 (de
Inventor
Herbert Lawrence Broomall Pa. Rosenblatt (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisys Corp
Original Assignee
Burroughs Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Burroughs Corp filed Critical Burroughs Corp
Publication of DE1774680A1 publication Critical patent/DE1774680A1/de
Publication of DE1774680B2 publication Critical patent/DE1774680B2/de
Application granted granted Critical
Publication of DE1774680C3 publication Critical patent/DE1774680C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Description

3. Vorrichtung nach Anspruch 1 oder 2. dadurch gekennzeichnet, daß die Gattereinrichtung (11-3) zur prioritätsabhängigen Auswahl einer Kanalgruppe UND-Gatter (3-0 bis 3-7) aufweist, von denen jedes für die ihm zugeordnete Kanalgruppe das Vorhandensein eines Anforderungssignals und für die prioritätshöheren Kanalgruppen das Fehlen eines Anforderungssignals feststellt.
4. Vorrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß jede Co-KEIN-Signale der ersten Anzahl von Codiereinrichtungen (11-1) zugeführt werden und die aui Grund dieser Signale einen zweiten Satz von Binärsignalen abgeben, die einen die prioritätshöchste Kanalgruppe mit einem anfordernden Kanal kennzeichnenden Code darstellen, eine zweite Anzahl von Übertragungsgattern (40-5), die zwischen die zweiten Codiereinrichtungen (40-1) und eine zweite Ausgangsschaltung (Ausgangsleitungen 61 bis 63) geschaltet sind, und eine an die zweiten Codiereinrichtungen (40-1) angeschlossene und die zweiten Übertragungsgalter (40-5) und ein Gatter (11-5) ansteuernde zweite Gattereinrichtung (40-3) zur Freigabe der Binärsignale der ausgewählten Kanalgruppe an der zweiten Ausgangsschaltung (Ausgangsleitungen 61 bis 63) und zur Freigabe der Binärsignale des ausgewählten Kanals dieser Kanalgruppe am Gatter (11-5).
7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß jede der zweiten Codierein richtungen (40-1) für den ihr zugeordneten Block von Kanalgruppen ein IRGENDEIN- b/w. KEIN-Signai liefert, die das Vorhandensein bzw. Fehlen eines Anforderungssignals innerhalb eines Blocks von Kanalgruppen anzeigen.
8. Vorrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die zweite Gattereinrichtung (40-3) UND-Gatter (3-0 bis 3-7) aufweist, von denen jedes für die ihm zugeordnete Codiereinrichtung das Vorhandensein des IRGENDEIN-Signals und für die prioritätshöheren Codiereinrichtungen das Vorhandensein der KIIN-Signale feststeift.
9. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß eine dritte Codiereinrichtung (50-1) vorgesehen ist, der die IRGENDEIN- und KEIN-Signale der zweiten Anzahl von Codioreinrichtungen zugeführt werden und die auf Grund dieser Signale die Binärsignale für den prioritätshöchsten Block von Kanalgruppen abgibt.
Die Erfindung bezieht sich auf eine Vorrichtung zum Ermitteln des ein Anforderungssignal aufweisenden prioritätshöchsten Kanals aus einer Vielzahl von nach Prioritäten geordneten Datenkanälen einer Datenverarbeitungsanlage und zum gleichzeitigen Codieren einer dem ausgewählten Kanal zugeordneten Kennummer durch Binärsignale.
Aus der USA.-Patentschrift 3 239 819 ist es bekannt, den eine Bedienung anfordernden prioritätshöchsten Datenkanal aus mehreren nach Prioritäten
dieteinrichtung (11-Γ) Gatter enthält, die das Einer- 55 geordneten Datenkanälen zunächst komplement jeder Bitstelle des den prioritätshöchsten anfordernden Kanal kennzeichnenden Binärsignals erzeugen.
5. Vorrichtung nach einem der vorstehenden in einem ersten
Verfahrensschritt zu ermitteln und anschließend in einem zweiten Verfahrensschritt die Codierung des ermittelten Datenkanals vorzunehmen. Diese Vorge-
. - hensweise ist äußerst zeitaufwendig, da der die Priorität
Ansprüche, dadurch gekennzeichnet, daß jede Co- 60 betreffende Ermittlungsschritt und der die Identifiziediereinnchtung (11-1) für die ihr zugeordnete rung des ermittelten Kanals betreffende Codierschritt ^™?cVOn, em 'RGENDF-IN- bzw. ein voneinander getrennt sind. Darüber hinaus sind um-
KhlN-Signal erzeugt, die das Vorhandensein bzw. Fehlen eines Anforderungssignals an den Kanälen der zugeordneten Gruppe angeben.
6. Vorrichtung nach Anspruch 5, gekennzeichnet durch eine zweite Anzahl von Codiereinrich-
tungen (40-1), denen die IRGENDEIN- und fangreiche Schaltungen erforderlich, um die beiden genannten Funktionen nacheinander durchzuführen.
Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung zu schallen, mit der es mit einem geringen schaltungstechnischen Aufwand möglich ist, aus der Vielzahl der nach Prioritäten geordneten Paten-
■canäle den prioritätshöchsten anfordernden Kanal zu :rmiiteln und gleichzeitig durch Bereitstellen eines 3em betreffenden Kanal zugeordneten Binärcodes zu identifizieren.
Zur Lösung dieser Aufgabe ist die eingangs Iv schriebene Vorrichtung nach der Lrfindunu gekennzeichnet durch eine Eingangsschaltung zur Abgabe des wahren und negierten Anforderuniissignals jedes Kanals, eine Ausgangsschaltung zur Abgabe der die Kennummer des ausgewählten Kanals darstellenden Binärsignale, mehrere an die Eingangsschaltung angeschlossene Codiereinrichtungen, von denen jeweils eine einer Gruppe von Kanälen zugeordnet ist und unter Verwendung der wahren und negierten Anforderungssignale der ihr zugeordneten Gruppe von Kanälen einen Satz von Binärsignalen abgibt, die den dem prioritätshöchsten anfordernden Kanal der Gruppe zugeordneten Code darstellen, mehrere zwischen die Codiereinrichtungen und die Ausgangsschaltung geschaltete Übertragungsgatter und eine an die Codiereinrichtungen angeschlossene und dieübertragungsgatter ansteuernde Gattereinrichtung, die zur Übertragung der Binärsignale des prioritätshöchsten anfordernden Kanals aus der prioritätshöchsten Kanalgruppe von der Codiereinrichtung dieser Kanalgruppe zur Ausgangsschaltung das dieser Kanalgruppe zugeordnete Übertragungsgatter freigibt.
Diese eine unmittelbare Codierung der Anforderungssignalc bewirkenden Maßnahmen führen dazu, daß der jeweils prioritätshöchste anfordernde Kanal der gleichzeitig überprüften Kanäle sehr schnell identifiziert wird. Darüber hinaus kommt man mit verhältnismäßig wenigen und einfachen Schaltungsbaueinheiten und Schaltungsbauteilen aus.
Jede Codiereinrichtung erzeugt für die ihr zugeordnete Gruppe von Kanälen vorzugsweise ein IRGENDEIN- bzw. ein KEIN-Signal, die das Vorhandensein bzw. Fehlen eines Anforderungssignals an den Kanälen der zugeordneten Gruppe angeben. Um bei einer sehr großen Anzahl von Kanälen die Anzahl der benutzten Baueinheiten und Bauteile zu begrenzen, ist eine bevorzugte Weiterbildung der Erfindung gekennzeichnet durch eine zweite Anzahl von C'odiereinrichtungen, denen die IRGENDEIN- und KEIN-Signalc der ersten Anzahl von ι odiereinrichtungen zugeführt werden und die auf eirund dieser Signale einen zweiten Satz von Binärsignalen abgeben, die einen die prioritätshöchste Kanalgruppe mit einem anfordernden Kanal kennzeichnenden Code darstellen, ein zweite Anzahl von Übertragungsgattern, die zwischen die zweiten Codiereinrichtungen und eine zweite Ausgangsschaltung geschaltet sind, und eine an die zweiten Codiereinrichtungen angeschlossene und die zweiten Übertragungsgatter und ein Gatter ansteuernde zweite Gattereinrichtung zur Freigabe der Binärsignale der ausgewählten Kanalgruppe an der zweiten Ausgangsschaltung und zur Freigabe der Binärsignale des ausgewählten Kanals dieser Kanalgruppe am Gatter. Auch hier ist es zweckmäßig, daß jede der zweiten Codicreinrichtungcn für den ihr zugeordneten Block von Kanalgruppen ein IRGENDEIN-bzw. KEIN-Signal liefert, die das Vorhandensein bzw. Fehlen eines Anforderungssignals innerhalb eines Blocks von Kanalgruppen anzeigen.
Nachfolgend werden Ausführungsbcispicle der Erfindung an Hand von Zeichnungen dargestellt. Es zeigt
Fig. 1, bestehend aus Fig. IA, IB und IC, ein schematisches Blockschaltbild eines ersten Ausführungsbeispiels,
F i g. 2 eine in dem Ausführungsbeispiel nach der F i g. 1 verwendete Logikschaltung,
F i g. 2 A, 2 B und 2 C Einzelheiten der Logikschaltung nach der F i g. 2,
F i g. 3, 4 und 5 weitere in dem Ausführungsbeispiel nach der Fig. 1 verwendete Logikschaltungcn und
ίο Fig. 6, bestehend aus Fig. 6A, 6B und 6C, ein zweites Ausführungsbeispiel.
In der F i g. 1 ist eine Vorrichtung zum Ermitteln des ein Bedienungsanforderungssignal aufweisenden prioritätshöchsten Kanals aus einer Vielzahl von nach Prioritäten geordneten Datenkanälen einer Datenverarbeitungsanlage und zum gleichzeitigen Codieren einer dem ausgewählten Kanal zugeordneten Kennnummer durch Binärsignale dargestellt, die eine neunstellige binäre Adresse bilden. Jedem der Datenkanäle ist ein Eingabe- oder Ausgabegerät zugeordnet. Jeder Datenkanal kann mit dem ihm zugeordneten peripheren Gerät über eine Steuereinheit verbunden werden. Das periphere Gerät mit der höchsten Datenübertragungsfrequenz wird mit dem prioritätshöchsten Kanal verbunden. Die zu codierende Binäradresse des eine Bedienung anfordernden prioritätshöchsten Kanals wird in ein nicht dargestelltes Vorausschauregister gegeben, um einen dem Kanal zugeordneten Speicherplatz in einem nicht dargestellten Speicher zu adressieren. Die Adresse wird in das Vorausschauregister gegeben und dann zu dem entsprechenden Speicherregister zur Verwendung durch die Datenübertragungsanlage übertragen.
Die Vorrichtung nach der F i g. 1 dient zur Feststellung und Codierung einer Binärzahl, die den ein Anforderungssignal aufweisenden prioritätshöchsten Kanal aus 512 Kanälen der Datenverarbeitungsanlage identifiziert. Bei dem dargestellten Ausführungsbeispiel wird die Codierung der Binärzahl für jeden der Kanäle als auch die Feststellung des prioritätshöchsten Kanals in einer Logikeinrichtung mit drei Ebenen durchgeführt. Die Kanäle sind mit fallender Priorität durchnumeriert. Dabei kommt dem Kanal mit der kleinsten Nummer die höchste Priorität zu.
Die Datenkanäle werden in Gruppen zu jeweils acht Kanälen überprüft, beispielsweise die Kanäle Ax bis H1 und AH bis Wn. In der ersten Ebene der Logikeinrichtung sind acht Logikblöcke vorhanden, beispielsweise der Block 11 und der Block 18. Jeder Block führt die Feststellung der Priorität und die Codierung für 64 Kanäle durch, d. h. für acht Kanalgruppen mit jeweils acht Kanälen. Die acht Leitungen jeder Kanalgruppe haben eine aufeinanderfolgende Priorität. Jede aus acht Leitungen bestehende Gruppe wird gleichzeitig und unabhängig von den übrigen Gruppen verarbeitet.
Ausgangsleitungen 21, Xl und 23 leiten die drei niedrigstwertigen Bits der codierten Kennummer des eine Bedienung anfordernden prioritätshöchsten Kanals weiter. Wenn der das Anfordmingssignal aufweisende priorilätshöchste Kanal unter den Kanälen Ax bis H1. (den ersten 64 Kanälen mit höchster Priorität) ist, treten die Bits mit dem niedrigsten Stellenwert an den Ausgangslcitungen2l bis 23 einer Logikschaltung des Blocks 11 auf. In allen anderen Faller werden die Bits mit der niedrigsten Stellenwertigkei von einem der Blöcke 12 bis 18 über Leitungen 27 28 und 29 abgegeben. Der Block 18 dient zur Priori
tätsfeststellung und Codierung der drei niedrigstwerti- einer Leitung 35 das Einerkomplement der niedrigst-
gen Kennummerbits für den anfordernden prioritäts- wertigen Binärslellen des prioritätshöchsten anfor-
höchsten Kanal der Kanäle A61 bis /Z04, die den aus dernden Kanals aus der acht Eingänge aufweisenden
64 Kanälen bestehenden achten Block bilden. Kanalgruppe. Die logische Gleichung für die erzeugte
Jede aus acht Kanälen bestehende Kanalgruppe ist 5 Funktion ist
mit einem mit Schaltung 1 bezeichneten und eine Co- ^ _j_ -qq _j_ jjjjg . jfijpo;
diereinrichtung enthaltenden Logikelement 11-1 über
ein Flipflop RQ-FF (F i g. 2) verbunden. Beim Emp- Das auf der Leitung 35 erzeugte, dem Einerkomplefang eines Anforderungssignals über einen der Ka- ment entsprechende Signal kann sehr leicht durchNenäle, z. B. beim Empfang des Anforderungssignals i° gation in das niedrigstwertige Bit des dem ermittelten ORQ oder IRQ,wird das zugeordnete Anforderungs- Kanal entsprechenden Code umgewandelt werden, Flipflop RQ-FFOOO oder RQ-FFOOl gesetzt. Jeder beispielsweise unter Verwendung eines Umkehrver-Kanal weist auch ein Start-Flipflop ST-FF (Fig. 2) stärkers oder durch Triggern des Rücksetzeinganges auf, das von einem Signal SSTA pesetz* wird wenn eines Flipflop in einem Register. Die niedrigstwertige der zugeordnete Kanal, der mit dem Anforderungs- 15 bitstelle wnd von der Logikschaltung nach der signal belegt ist, am prioritätshöchsten ist. Durch aas Fi g. 2A nicht direkt codiert, da zum Verwirklichen Setzen des Start-Flipflop wird ein Signal erzeugt, das der Gleichung
zur Steuerung der Datenübertragung für den betreffenden Kanal dient. LSB =~AB + A~CD + IiCEF + TiCEOH
Jede» Anforderungs-Flipflop RQ-FF weist einen 20
Ausgang für eine binäre 1 und einen Ausgang für eine eine größere Anzahl von Logikelementen und Einbinäre 0 auf. Diese Ausgänge sind mit zugeordneten gangen benötigt würde.
Leitungen X und Y verbunden. Das Auftreten eines Die Verwirklichung der Bitstelle mit der zweiten
Signals an der Leitung X eines bestimmten Kanals Stellenwertigkeit würde dem Ausdruck
zeigt an, daß für diesen Kanal ein Anforderungssignal 25
empfangen wurde. Diese auf den Leitungen X auftre- ~ÄBC + HBD + ABEFG + ABEFH
tenden Signale werden in der Schaltung 1 als Signale/4 bis H einerODER-Verknüpfung unterworfen. entsprechen. Die Verwirklichung der Bitstelle mit der Dabei entsteht an einer Leitung 31 ein Signal, das an- höchsten Stellenwertigkeit würde dem Ausdruck
zeigt, daß gegebenenfalls irgendein Kanal aus der be- 30
treffenden Gruppe ein Anforderungssignal empfangen ABCDE + ABCDF + ABCDG + TiECDH
hat. Dieses auf der Leitung 31 auftretende Signal wird
im folgenden mit IRGENDEIN-Signal bezeichnet. entsprechen.
Die auf den Leitungen Y der Kanäle auftretenden Die tatsächlichen Schaltungen nach den Fig. 2B
Signale werden einem UND-Gatter 32 in der Schal- 35 und 2 C zur Erzeugung der Einerkomplemente für die
tung 1 als Signale Z bis 77 zugeführt und erzeugen an Bitstelle mit der zweiten Stellenwertigkeit und der
einer Leitung 33 ein Ausgangssigna!, das gegebenen- höchsten Stellenwertigkeit für eine Kanalkennummer
falls anzeigt, daß keiner der Kanäle ein Anforderungs- auf Leitungen 37 und 39 sind sehr viel weniger kom-
signal empfangen hat. Dieses auf der Leitung 33 auf- pliziert aufgebaut.
tretende Signal wird im folgenden als KEIN-Signal 40 So wird das Einerkomplement der Bitstelle mit der
bezeichnet. Diese IRGENDEIN- und KEIN-Signale zweiten Stellenwertigkeit, wie es durch die Logik-
an den Leitungen 31 und 33 der Logikschaltung wer- schaltung nach der Fig. 2B verwirklicht ist, durch
den zusammen mit den IRGENDEIN- und KEIN- den Ausdruck
Signalen der anderen sieben Gruppen des Blocks 11 ^ , β < XJDE + CDF
über eine 16adrige Kabelleitung 41 der nächsten Lo- 45
gikebene zugeführt. Die IRGENDEIN- und KEIN- beschrieben. Das Einerkomplement der Bitstelle mit
Signale der Blöcke 12 bis 18 werden in gleicherweise der höchsten Stellenwertigkeit, wie es durch die Lo-
über löadrige Kabelleitungen42 bis 48 dem Logik- gikschaltung nach der Fig. 2C verwirklicht wird,
block der zweiten Ebene zugeführt. Diese IRGEND- wird durch den Ausdruck
EIN- und KEIN-Signale werden in dem Logikblock 5°
der zweiten Ebene in gleicherweise wie die Y-Signale A + B + C + D
der Anforderungs-Flipflops des Logikblocks der er- beschrieben.
sten Ebene verwendet. Infolge der Logik des zweiten Die Einerkomplemente der für den prioritätshöch-
Blocks werden entsprechende IRGENDEIN- und sten Kanal jeder Gruppe in der ersten Ebene durch
KEIN-Signale erzeugt, die zu den Logikschaltungen 55 die Logikschaltungen 11-1 codierten Bitstellen der ge-
der dritten Ebene über 16adrige Kabelleitungen 49 ringsten, zweiten und höchsten Stellenwertigkeit wer-
übertragen werden. Das endgültige IRGENDEIN- den den Eingängen a, b und c einer Logikschaltung
Signal entsteht an einer Leitung 58 und das endgül- 11-4 zugeführt. Die von den Logikschaltungen 11-1
tige KEIN-Signal an einer Leitung 59 der Logikein- des Blocks 11 erzeugten IRGENDEIN- und KEIN-
richtung der dritten Ebene. 60 Signale werden an die Eingänge einer Logikschaltung
Die von den Anforderungs-Flipflops abgehenden 11-3 (Fig. 3) gelegt Von der Logikschaltung 11-2
Leitungen X und Y nach Fi g. 2 werden in der Schal- werden Auswählsignale an die Auswähleingänge von
tung 1 ebenfalls zum Codieren von drei Binärstellen Schaltungen 11-4 gelegt, um die Übertragung der für
des anfordernden prioritätshöchsten Kanals der den anfordernden prioritätshöchsten Kanal codierten
Gruppe verwendet. Die Codierung der drei Binär- 65 Binärsignale zuzulassen. Die binären Ausgangssignale
stellen wird an Hand der Fi g. 2 A, 2 B und 2 C näher der ausgewählten Schaltung 11-4 werden an entspre-
beschrieben. chende Eingänge α, b und c einer Logikschaltung
Die Logikschaltung nach der F i g. 2 A erzeugt auf 11-5 (F i g. 5) gelegt.
Nachdem an einer Leitung 24 ein Stroboskopsignal, an einer Leitung 26-1 ein Taktsignal und an einer Leitung 25-1 von der zweiten Ebene der Logikeinrichtung ein Auswählsignal anliegen, leitet die Logikschaltung 11-5 den für den priorilätshöchsten Kanal erzeugten Code weiter. Da der Block 11 mit den 64 priorilälshöchstcn Kanälen von der Gesamtzahl der Datenkanäle der Datenverarbeitungsanlage verbunden ist, liegt an der Leitung 25-1 fortwährend eine wirksame Vorspannung. Dadurch wird die Logikschaltung 11-3 befähigt, die drei Bitstellcn geringster Stellenwcrtigkcit des ausgewählten Kanalcodes zu erzeugen, wenn einer der 64 Kanäle des Blocks 11 ein Anforderungssignal aufweist. Wenn keiner der Kanäle des Blocks 11 eine Bedienung anfordert, werden die drei Bitstellen geringster Stellenwcrtigkcit von einem der Blöcke 12 bis 18 unter der Steuerung einer Logikschaltung 40-3 über eine Kabelleitung 25 erzeugt und über die Leitungen 27 bis 29 abgegeben.
In der F i g. 3 ist das Schaltbild von einer der Logikschaltungcn 11-3, 40-3 usw. im einzelnen dargestellt. Diese Schaltungen enthalten im einzelnen Galter 3-0 bis 3-7 zum Erzeugen der Auswählsignale, um die Übertragung der codierten Bitstellen von einer der acht Kanalgruppen oder von einem der mit A bis H bezeichneten Eingänge zu ermöglichen. An den Eingängen jedes Auswahlgatters liegt ein IRGENDElN-Signal von der zugeordneten Gruppe an, das von den KEIN-Signalen von allen prioritätshöheren Gruppen durchgestcucrt wird.
Wie es aus der Fig. 1 hervorgeht, empfängt die Logikschaltung 11-3 die IRGENDEIN- und KEIN-Signale von jeder Logikschaltung 11-1 und ist über eine Auswählausgangsleitung an jede der Übertragungsgatter darstellenden Schaltungen 11-4 angeschlossen. Wenn die mit D1' bezeichnete Logikschaltung 11-1 ein Anforderungssignal von einem der Kanäle erhält und an keiner der Logikschaltungen A,' bis C1' höherer Priorität ein Anforderungssignal auftritt, schaltet die Logikschaltung 11-3 das entsprechende Übertragungsgatter 11-4 über die Auswählleitung SELD' durch, so daß die drei Bitstellen mit der geringsten Stellenwertigkeit von dem prioritätshöchsten Kanal der Schaltung D1' zur Logikschaltung 11-5 als Ausgangssignale der Logikeinrichtung übertragen werden.
In der F i g. 4 ist eine Gatter 4-1 bis 4-3 enthaltende Übertragungsgatterschaltung 11-4 dargestellt. Jedes der Gatter 4-1 bis 4-3 kann von dem Codierer der Schaltung 1 ein Eingangssignal und von der Logikschaltung 11-3 ein Auswählsignal erhalten, das die Übertragung der codierten Binärstellen steuert. Da mehr als eine der Logikschaltungen 11-1 auf Grund eines Anforderungssignals gleichzeitig Binärzahlen geringster SteHenwertigkeit erzeugen kann, läßt die Logikschaltung 11-3 die Übertragung der Binärzahlen zu der ausgangsseitigen Logikschaltung H-S nur für das der prioritätshöchsten Kanalgruppe zugeordnete Übertragungsgatter 11-4 zu. Diese Durchsteuerung tritt in jedem der Blöcke 11 bis 18 gleichzeitig mit der Codeerzeugung auf, so daß die drei niedrigstwertigen Bits eines Kanalcode unmittelbar an den Ausgangsleitungen 21 bis 23 auftreten. Der Block 40 der zweiten Ebene der Logikeinrichtung empfangt IRGENDEIN- und KEIN-Signale von jeder der Logikschaltungen 11-1 des Blocks 11 über die 16adrige Kabelleitung 41. IRGENDEIN- und KEIN-Signale werden außerdem von den übrigen Logikblöcken 12 bis 18 der ersten Ebene über die löadrigen Kabelleitungen 42 bis 48 empfangen.
Diese Signale werden Logikschaltungen 40-1 zugeführt, die mit A" bis H" bezeichnet sind und die die Schaltung 1 nach der Fig. 2 enthalten. Von diesen Logikschaltungen werden die Binärstellen mittlerer Stellcnwcrligkcit erzeugt. Die diese Binärstellen darstellenden Signale werden von den Logikschaltungen 40-1 in einer der ersten Ebene entsprechenden Weise
ίο an Logikschaltungen 40-5 gelegt, die durch ein Auswählsignal von der Logikschaltung 40-3, derm Stroboskopsignal an der Leitung 24 und einem Taktsignal an einer Leitung 26-2 durchsteuerbar sind. Die von der prioritätslmchstcn Logikschaltung 40-1 erzeugten Binärstellen mittlerer Stellenwertigkeit werden unter der Steuerung der Logikschaltung 40-3 über die betrclfende Logikschaltung 40-5 direkt an Ausgangsleitungen 61, 62 und 63 gelegt. Die Auswählsignale von der Logikschaltung 40-3 sind mit SELA" bis SELH" bezeichnet.
Von den übrigen Ebenen der Logikeinrichtung werden keine Auswählsignale benötigt, da nur eine einzige Logikschaltung 50-1 Verwendung findet, die die IRGENDEIN- und KEIN-Signale von der Logikschaltung 40-1 der zweiten Ebene über eine 16adrige Kabelleitung 49 empfängt. Wenn die beschriebene Anordnung derart abgeändert wird, daß sie für mehr als 512 Datenkanäle verwendbar ist, sind weitere Stufen und Ebenen erforderlich, wobei die Auswählsignale der dritten Ebene zur Aktivierung der Ausgänge der zweiten und ersten Ebene verwendet werden. Dies würde in einer ähnlichen Weise wie die Ansteuerung der Logikschaltung 11-5 der ersten Ebene durch die Auswählsignale der zweiten Ebene über das Kabel 25-1 geschehen.
Falls die beschriebene Einrichtung zur Prioritätsermittlung und Codierung auf mehrere Kanäle ausgedehnt werden soll, ist die Schaltung 1 nach der Fig.2 derart abzuändern, daß sie mehr Eingangskanäle umfaßt. Zum Herabsetzen der Anzahl der zu bedienenden Kanäle kann man von einigen der Blöcke 11 bis 18 der ersten Ebene oder vom Block 40 bzw. Block 50 der zweiten oder dritten Ebene Logikschaltungen entfernen oder gesamte Blöcke herausnehmen.
Der Endblock 50 der Anordnung umfaßt eine als Gatterschaltung ausgebildete Logikschaltung 50-5, die mit der Logikschaltung 50-1 verbunden ist und die drei Bitstellen höchster Stellenwertigkeit für den Kanalcode des das Anforderungssignal aufweisenden prioritätshöchsten Kanals liefert. Die Einerkomplemente der drei Bitstellen höchster Stellenwertigkeit werden von der mit A'" bezeichneten Schaltung 1 erzeugt und an die Logikschaltung 50-5 über die Leitungen 51 bis 53 gelegt. Die IRGENDEIN- und KEIN-Signale der Schaltung 50-1, die an Leitunger 58 und 59 auftreten, werden an Ausgangsanschlüsser 78 und 79 als IRGENDEIN-Anforderungssigna bzw. KEIN-Anforderungssignal abgenommen. Dm Bitstellen der höchsten Stellenwertigkeit werden übei Ausgangsleitungen 71 bis 73 weitergeleitet.
Die in der Fi g. 5 dargestellte Gatterschaltung weis Eingänge für den Empfang von binären Signalen ai den Anschlüssen a, b und c sowie fur den Empfan; des Auswahl-, Stroboskop- und Taktsignals auf. Di
6s Anordnung nach der F i g. 5 wird als Ausgangsgatte für alle drei Ebenen benutzt, am die Signale mit eine synchron arbeitenden Datenverarbeitungsanlage ζ synchronisieren. Wenn die beschriebene Entrichten
509633/1
fio7
i7 74 680
ίο
mit einem asynchron arbeitenden Teil der Anlage verbunden werden soll, kann man auf die Anordnung nach der F i g. 5 verzichten und eine Schaltung nach der Fig. 4 verwenden. Die Stroboskopleitung 54 der dritten Ebene kann mit der Stroboskopleitung 24 der ersten und zweiten Ebene verbunden werden, und ebenso können die Taktsignalleitungen 26-1 und 26-3 miteinander verbunden werden, wenn ein paralleler Ausgang der erzeugten Binärsignale erwünscht ist.
Wenn eine Bedienungsanforderung als diejenige des prioritätshöchsten anfordernden Kanals ermittelt ist, wird die gewünschte Funktion ausgeführt. Dies kann beispielsweise in der Weise erfolgen, daß das bei reffende Starl-Flipflop gesetzt wird, das dann eine weitere Anordnung zur Datenübertragung ansteuert. Nach der Beendigung der Datenübertragung wird das Anforderungs-FlipHop des betreifenden Kanals zurückgesetzt, und die Kanäle der Gcsamtanlagc von der beschriebenen Vorrichtung gleichzeitig erneut abgefragt. Sobald eine neue Anforderung vorliegt, wird diese für den prioritätshöchsten anfordernden Kanal ausgeführt. Dieser Kanal kann eine höhere oder niedrigere Priorität als der vorangegangene zur Bedienung freigegebene Kanal haben, da die neuen Anforderungen eist aufgetreten sind, nachdem der vorangegangene Kanal bereits freigegeben worden ist.
Sowi hl die Priorilätseimiulung als auch die Adreßcodicrung werden innerhalb der Logikblöckc der verschiedenen Ebenen der Einrichtung gleichzeitig ausgeführt. Die Priorität der 64 Kanäle eines Blocks (acht Kanalgruppen zu jeweils acht Kanälen) wird in der ersten Logikebene der Einrichtung gleichzeitig mit der Erzeugung der Signale L~SB, SSB und MSB ermittelt. Diese drei Signale stellen die Negation der drei niedrigstwertigen Binärstellcn der codierten Kanalkennummer dar. Die Priorität der acht Blöcke aus 64 Kanälen wird in der zweiten Logikebene gleichzeitig mit der Erzeugung der Signale LSB, SSB und MSB ermittelt, die die Negation der drei Binärstellen der mittleren Stcllenwertigkcit der codierten Kanaladresse darstellen. Die Elemente der letzten Logikebene codieren die drei Binärstellen der höchsten Stellenwertigkeit der Kanalkennummer in der Form der Signale LSB, SSB und MSB und erzeugen das Signal für irgendeine Anforderung und das Signal für keine Anforderung. Somit durchläuft ein Signal während der Erzeugung der codierten Kanalkennummer von irgendeinem Kanal vier Gatterebenen, beispielsweise 11-1, 11-3, 11-4 und 11-5.
Bei dem Ausführungsbeispiel nach der F i g. 6 entsprechen die schematise! dargestellten Blöcke den entsprechenden Logikelementen gemäß den F i g. I und 3 und sind daher mit entsprechenden Bezugszeichen verschen. Es sind acht Logikschaltungen 111-1 für den Empfang der Anfordcrungssignaie aus einer prioritätshöchsten Gruppe von 64 Kanälen, acht Ix)-gikschaltungen 112-1 für den Empfang der Anfordcrungssignaie einer zweiten Gruppe von 64 Kanälen und acht Logikschaltungen 118-1 für den Empfang der Anforderungssignale eines achten Blocks aus 64 Kanälen dargestellt. Diese Logikschaltungen enthalten alle die Schaltung 1 nach der F i g. 2. Jeder Kanal wird durch zwei Leitungen dargestellt, die bei dem ersten Kanal A, und X und bei dem letzten Kanal mit HH und 77H bezeichnet sind. Das Einerkomplement der drei codierten Binärstellen wird jeweils an Übertragungsgatter 111-4,112-4 und 118-4 gelegt, die alle die Schaltung nach der Fig. 4 enthalten, und zu den zugeordneten Ausgangsgattern Ml-S, 112-5 und 118-5 übertragen, wenn ermittelt wird, daß die Kanalgruppe mit der höchsten Priorität einen anfordernden Kanal enthält. Die ausgangsseiligen Gatter selbst werden von der Logikschallung der nächsten Ebene durchgeschaltet.
Das erste Gatter der Übertragungsgattcr 111-4, 112-4 und 118-4 wird durch eine Vorspannung [V
ίο fortlaufend durchgeschaltct und leitet daher die codierten Binärzahlcn zu den zugeordneten ausgangsseitigen Gattern 111-5, 112-5 und 118-5 weiter, wenn ein aktiver Kanal in der ersten Gruppe irgendeines Blocks vorhanden ist. Die anderen Ubcrtragungsgattor 111-4 werden nur beim Empfang eines Auswählsignals von einem der UND-Gatter 111-3-1 bis 111-3-7 durchgeschaltct, wobei das IRGENDEIN-Signal der zugeordneten Gruppe von den KEIN-Signalen von allen prioritätshöheren Gruppen des Rlocks durchgesteuert wird. Das zweite bis achte Galicr der Übertragungsgatter 112-4 des zweiten Blocks und das zweite bis achte Gatter der Obertragungsgalter 118-4 werden in gleicher Weise jeweils durch die Auswählsignale von einem der UND-Gatter 112-3-1 bis 112-3-7 bzw. der UND-Gatter 118-3-1 bis 118-3-7 durchgeschaltet. Die Priorität unter der Gruppe Ul-I der acht Kanäle im ersten Block wird somit innerhalb des ersten Blocks selbst ermittelt, und in entsprechender Weise wird die Priorität unter den Gruppen 112-1 bis 118-1 der acht Kanäle in dem nächsten und in dem letzten Block innerhalb dieser Logikblöcke selbst festgestellt. Es verbleibt noch die Ermittlung der Priorität unter den 64 Kanälen der Blöcke Ul, 112 bis 118 sowie die Übertragung der neun Kanalcodebits an Aiisgangsanschlüsse 121 bis 123, 161 bis 163 und 171 und 173.
Die drei Binärstelicn mittlerer Stellenwertigkeit der codierten Kanalkennummer werden in der Logikschaltung 140-1 der zweiten Ebene erzeugt und an
die Übertragungsgatter 140-5 gelegt. An dem ersten
Übertragungsgatter 140-5 liegt eine Vorspannung
1 V. Die übrigen Übertragungsgattcr werden von einem Auswählsignal von einem der UND-Gatter 140-3-1 bis 140-3-7 über die Leitungen 25-1 bis 25-7
durchgeschaltet. Diese Gatter stellen die Koinzidenz eines IRGENDEIN-Signalsvon der zugeordneten Logikschallung 140-1 und von KEIN-Signalen von den prioritätshöheren Logikschaltungcn 140-1 fest, von denen jeweils eine Logikschaltung 140-1 in jedem
Block 111, 112 bis 118 der ersten Ebene vorhanden ist. Die Auswählsignalc von den UND-Gattern 140-3-1 bis 140-3-7 werden über die Leitungen 25-1 bis 25-7 an die Ausgangsgatter 112-5 bis 118-5 des zweiten bis achten Blocks gelegt. Damit ermöglichen
die UND-Gatter 140-3-1 bis 140-3-7 die Weiterleitung der drei niedrigstwertigen Bits der Kanalkennnummer auf die Leitungen 127 bis 129 über die Ausgangsgatter 111-5, 112-5 bis 118-5 und die Weiterleitung der drei mittelwertigen Bits der Kanalkennummer auf die Leitungen 161 bis Ϊ63 über die Ausgangsgattcr 140-5. Die Ausgangsgatter 111-5, 112-5 bis 118-5 und die Ausgangsgatter 140-5 weisen auch Stroboskopeingangsanschlüssc S und Taktimpulscin- gangsanschlüsseCLK auf,die zum Übertragen derco-
dicrten Bits auf die Ausgangsanschlüsse aktiviert werden müssen.
Die IRGENDEIN- und KEIN-Signale der Logikschaltungen 140-1 wurden an die Eingänge der Lo-
Λ
<r
gikschaltung 150-1 gelegt, wie dies für die dritte Ebene dargestellt ist. Die Logikschaltung 150-1 codiert drei Binärstellcn auf den Leitungen 151 bis 153, die über die Schaltung 150-5 auf Grund der Stroboskop- und Taktsignale weitergesehaltet werden und auf den Leitungen 171 bis 173 als die drei höchstwertigen Binärstellen der Kanulkcnnummcr erscheinen. Die Schaltung 150-1 erzeugt ferner an einer Lei-
tung 158 mit einem Ausgangsanschluß 178 ein endgültiges IRGENDEIN-Bcdieinmgsanfordcrungssignal und an einer Leitung 159 mit einem Ausgangsanschluß 179 das KEIN-Bcdienungsanforderungssignal. Der nicht benutzte Auswählanschluß der ein Gatter darstellenden Schaltung 150-5 wird mit einer Spannung ( V vorgespannt und sorgt daher stets für eine Durchschaltung.
Hierzu 8 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Vorrichtung zum Ermitteln des ein Anforderungssignal aufweisenden prioritätshöchsten Kanals aus einer Vielzahl von nach Prioritäten geordneten Datenkanälen einer Datenverarbeitungsanlage und zum gleichzeitigen Codieren einer dem ausgewählten Kanal zugeordneten Kennnummer durch Binärsignale, gekennzeichnet durch eine Eingangsschaltung (RQ-FF) zur Abgabe des wahren und negierten Anforderungssignals jedes Kanals, eine Ausgangsschaltung (Ausgangsleitungen 21 bis 23) zur Abgabe der die Kennummer des ausgewählten Kanals darstellenden Binärsignale, mehrere an die Eingangsschaltung angeschlossene Codiereinrichtungen (11-1), von denen jeweils eine einer Gruppe von Kanälen (A1 bis H1,..., An bis HJ zugeordnet ist und unter Verwendung der wahren und negierten Anfor- ao derungssignale der ihr zugeordneten Gruppe von Kanälen einen Satz von Binärsignalen abgibt, die den dem prioritätshöchsten anfordernden Kanal der Gruppe zugeordneten Code darstellen, mehrere zwischen ώ» Codiereinrichtungen (1I-I) und die Ausgangsschaltung (Ausgangsleitungen 21 bis 23) geschaltete Übertragungsgatter (11-4) und eine an die Codiereinrichtungen (11-1) angeschlossene und die Übertragungsgatter (11-4) ansteuernde Gattereinrichtung (11-3), die zur Übertragung der Binärsignale des prioritätshöchsten anfordernden Kanals aus der prioritätshöchsten Kanalgruppe von der Codiereinrichtung (111-1) dieser Kanalgruppe zur Ausgangsschaltung (Ausgangsleitungen 21 bis 23) das dieser Kanalgruppe zugeordnete Übertragungsgatter (11-4) freigibt.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Eingangsschaltune für jeden Kanal ein Flipflop(A(WT="000, RQ-I FOQl) aufweist, dessen Setzeingang an den zugeordneten Kanal angeschlossen ist und dessen Ausgänge entsprechend dem Zustand des zugeordneten Kanals das wahre und negierte Anforderungssignal an die Codiereinrichtung (11-1) abgeben.
DE1774680A 1967-08-24 1968-08-16 Vorrichtung zum Ermitteln und gleichzeitigen Codieren eines prioritätshöchsten anfordernden Kanals in einer Datenverarbeitungsanlage Expired DE1774680C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US66308667A 1967-08-24 1967-08-24

Publications (3)

Publication Number Publication Date
DE1774680A1 DE1774680A1 (de) 1972-02-24
DE1774680B2 DE1774680B2 (de) 1975-01-02
DE1774680C3 true DE1774680C3 (de) 1975-08-14

Family

ID=24660413

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1774680A Expired DE1774680C3 (de) 1967-08-24 1968-08-16 Vorrichtung zum Ermitteln und gleichzeitigen Codieren eines prioritätshöchsten anfordernden Kanals in einer Datenverarbeitungsanlage

Country Status (6)

Country Link
US (1) US3534339A (de)
JP (1) JPS4925384B1 (de)
BE (1) BE719437A (de)
DE (1) DE1774680C3 (de)
FR (1) FR1582240A (de)
GB (1) GB1225048A (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723973A (en) * 1970-09-30 1973-03-27 Honeywell Inf Systems Data communication controller having dual scanning
US3701109A (en) * 1970-11-09 1972-10-24 Bell Telephone Labor Inc Priority access system
US3789365A (en) * 1971-06-03 1974-01-29 Bunker Ramo Processor interrupt system
US3710351A (en) * 1971-10-12 1973-01-09 Hitachi Ltd Data transmitting apparatus in information exchange system using common bus
US3848233A (en) * 1971-11-01 1974-11-12 Bunker Ramo Method and apparatus for interfacing with a central processing unit
DE2210426C2 (de) * 1972-03-03 1973-11-08 Nixdorf Computer Ag, 4790 Paderborn Verfahren zur vorranggesteuerten Auswahl einer von mehreren Funktions einheiten zur Anschaltung an eine ihnen gemeinsam zugeordnete Einrichtung in Datenverarbeitungsanlagen und Schaltung zur Durchführung des Verfahrens
US3800287A (en) * 1972-06-27 1974-03-26 Honeywell Inf Systems Data processing system having automatic interrupt identification technique
US3832692A (en) * 1972-06-27 1974-08-27 Honeywell Inf Systems Priority network for devices coupled by a multi-line bus
US3829839A (en) * 1972-07-24 1974-08-13 California Inst Of Techn Priority interrupt system
IT971304B (it) * 1972-11-29 1974-04-30 Honeywell Inf Systems Sistema di accesso a priorita variabile dinamicamente
US3831151A (en) * 1973-04-04 1974-08-20 Gte Automatic Electric Lab Inc Sense line processor with priority interrupt arrangement for data processing systems
US4069510A (en) * 1974-10-30 1978-01-17 Motorola, Inc. Interrupt status register for interface adaptor chip
US3995258A (en) * 1975-06-30 1976-11-30 Honeywell Information Systems, Inc. Data processing system having a data integrity technique
US4023143A (en) * 1975-10-28 1977-05-10 Cincinnati Milacron Inc. Fixed priority interrupt control circuit
US4035780A (en) * 1976-05-21 1977-07-12 Honeywell Information Systems, Inc. Priority interrupt logic circuits
JPS5324649U (de) * 1976-08-06 1978-03-02
JPS5432142U (de) * 1977-08-05 1979-03-02
IT1100916B (it) * 1978-11-06 1985-09-28 Honeywell Inf Systems Apparato per gestione di richieste di trasferimento dati in sistemi di elaborazione dati
JPS56121126A (en) * 1980-02-26 1981-09-22 Toshiba Corp Priority level assigning circuit
IT1193650B (it) * 1983-01-31 1988-07-21 Honeywell Inf Systems Apparato di interruzione ad affidabilita' accresciuta
GB2149160B (en) * 1983-10-26 1987-02-11 Philips Electronic Associated Digital code detector circuit with priority
US5032984A (en) * 1988-09-19 1991-07-16 Unisys Corporation Data bank priority system
US4926313A (en) * 1988-09-19 1990-05-15 Unisys Corporation Bifurcated register priority system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1077339A (en) * 1965-04-05 1967-07-26 Ibm Control device for a data processor
US3353160A (en) * 1965-06-09 1967-11-14 Ibm Tree priority circuit
US3395394A (en) * 1965-10-20 1968-07-30 Gen Electric Priority selector
US3425037A (en) * 1966-03-29 1969-01-28 Computing Devices Canada Interrupt computer system

Also Published As

Publication number Publication date
GB1225048A (en) 1971-03-17
BE719437A (de) 1969-01-16
JPS4925384B1 (de) 1974-06-29
DE1774680A1 (de) 1972-02-24
DE1774680B2 (de) 1975-01-02
US3534339A (en) 1970-10-13
FR1582240A (de) 1969-09-26

Similar Documents

Publication Publication Date Title
DE1774680C3 (de) Vorrichtung zum Ermitteln und gleichzeitigen Codieren eines prioritätshöchsten anfordernden Kanals in einer Datenverarbeitungsanlage
DE3486199T2 (de) Werkführungssystem.
DE2727876B2 (de) Steuereinrichtung mit einem Mikroprozessor
DE2162486A1 (de) Digital gesteuerter Impulsgenerator
DE2805294C2 (de) Codierende Übertragungsanlage für Faksimile-Signale
DE2405657A1 (de) Einrichtung zur feststellung von uebertragungsfehlern fuer ein pcm-system
DE69223100T2 (de) Verfahren und Vorrichtung zur Verarbeitung von virtuellen Unterverbindungen in SONET
DE69228293T2 (de) Paralleles Datenverarbeitungssteuerungssystem
DE2759106C2 (de) Schaltungsanordnung zum Codieren oder Decodieren von Binarinformationen
DE2644478A1 (de) Differential-phasenumtast-modulator
EP0201634B1 (de) Digitaler Wortgenerator zur automatischen Erzeugung periodischer Dauerzeichen aus n-bit-Wörtern aller Wortgewichte und deren Permutationen
DE3038360A1 (de) Schaltungsanordnung zur identifizierung eines synchronisierwortes in einem digitalsignal-uebertragungssystem
DE2717882C3 (de) Numerisches Zeitmultiplexsystem
DE3126328C2 (de) Vorrichtung zur Übertragung von Informationen über den größten und kleinsten Blendenöffnungswert eines Wechselobjektivs
DE2933830C2 (de) Programmierbarer Polynomgenerator
DE3822324C2 (de) Vorrichtung zum Zerlegen des Prioritätswertes
DE2152915A1 (de) Verfahren und einrichtung zur gesicherten datenfernuebertragung in einrichtungen zum ueberwachen von fertigungsanlagen mit hilfe von datenverarbeitungsanlagen
DE2660857C2 (de) Mehrzweckzeitgeber für eine Schaltungsanordnung zur Übertragung von durch je eine Bitgruppe darstellbaren Zeichen zwischen einer Rechenanlage und zahlreichen Fernstationen
DE2159013A1 (de) Fernmessungsaufzeichnungsvorrichtung
DE69732999T2 (de) Auf Priorität basiertes Zugriffsteuerungsverfahren und -anordnung
DE3908601C2 (de) Datenverarbeitungseinrichtung mit einem parallelen Bus
EP0085943B1 (de) Verfahren zur Steuerung des Zugriffs von Teilnehmerstationen einer Datenübertragungseinrichtung zu Busleitungen
EP0459005A1 (de) Verfahren und Anordnung zum Übermitteln von Betriebszustandsinformationen zwischen zentralen und dezentralen Einrichtungen eines Kommunikationssystems
DE2532984C3 (de) Schaltungsanordnung zum Überwachen einer Nahtstelle zwischen Steuereinheiten
DE3504983C2 (de) Datenübertragungsanordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee