DE1769271A1 - Verfahren zum Herstellen einer Festkoerperschaltung - Google Patents
Verfahren zum Herstellen einer FestkoerperschaltungInfo
- Publication number
- DE1769271A1 DE1769271A1 DE19681769271 DE1769271A DE1769271A1 DE 1769271 A1 DE1769271 A1 DE 1769271A1 DE 19681769271 DE19681769271 DE 19681769271 DE 1769271 A DE1769271 A DE 1769271A DE 1769271 A1 DE1769271 A1 DE 1769271A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- semiconductor
- diffusion
- area
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 206010035148 Plague Diseases 0.000 description 1
- 241000607479 Yersinia pestis Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002655 kraft paper Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
Deutsche ITT Industries GmbH Vi. Kraft et al 1-5
- 78 Freiburg, Hans-Bunte-Str. I9 ' 18V April 1968
Pat.Go/Ko
IM/Reg. 289 - Fl 560
DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG,
FREIBURG i.Br. -
Aus der Zeitschrift "Scientia electrica" X (1964), Seiten II5
bis 119, war bekannt s die Halbleiterelemente einer Festkörperschaltung
durch pn-Übergänge gegeneinander dadurch elektrisch zu isolieren, daß auf einem halbleitenden Grundkörper als Substrat
epitaktisch eine einkristalline Halbleiterschicht vom entgegengesetzten
Leitfähigkeitstyp wie der Grundkörper aufgebracht und
durch diese Halbleiterschicht eine Isolierzone, beispielsweise in f
Form eines 'Rasters, vom Leitfähigkeitstyp des Substrates diffundiert
wird, so daß durch pn-Übergänge gegeneinander elektrisch, isolierte Inseln an der Oberflächenseite des Halbleiterkörpers
entstehen. In diese Inseln werden dann die elektrisch voneinander
zu trennenden Halbleiterelemente, beispielsweise Dioden,. Transistoren,
pn-Kapazitäten oder diffundierte Widerstände eingesetzt.
Die Erfindung betrifft ein derartiges Verfahren zum Herstellen
einer an der Oberfläche eines Halbleiterkörpers liegenden Zone, vrelche durch eine pn-Übergangsfläche gegen den übrigen Halbleiterkörper
elektrisch getrennt ist und mindestens ein Plalbleiter-
009851/1995
IM/Reg. 289 - Pl 56O W. Kraft et al I-5
element einer Pestkörperschaltung enthält. Das bekannte Verfahren
zum Herstellen einer derartigen Zone hat den Nachteil, daß im allgemeinen die Isolationszonen besonders tief eindiffundiert
werden müssen und demnach relativ lange Diffusions zeiten ■ erfordern. Dies hat insbesondere den Nachteil, daß die für die
Diffusionsprozesse erforderlichen Oxydmaskierungsschichten aufgrund der langen Diffusionszeiten schadhaft werden und elektrische
Kurzschlüsse von Einzelelementen zum Substrat auftreten.
Das bekannte Verfahren zum Herstellen einer an der Oberfläche
eines Halbleiterkörpers liegenden Zone, welche durch einen,
pn-übergang gegen den übrigen Halbleiterkörper elektrisch getrennt
ist und mindestens ein Halbleiterelement einer Pestkörperschaltung
enthält, wird erfindungsgemäß dadurch verbessert, daß auf einen Halbleitergrundkörper mit hoher Dotierungskonzentration
als Substrat an der Stelle der Zone ein hochdotierter Bereich vom entgegengesetzten Leitfähigkeitstyp wie der Grundkörper
eindiffundiert wird, daß dann die Halbleiteroberfläche einschließlich des Bereiches mit einer Epitaxschicht vom gleichen
Leitfähigke.itstyp wie der Bereich und einer solchen Dicke abgedeckt
wird, daß bei der anschließenden Diffusion einer Isolierzone um den hochdotierten Bereich und einer gleichzeitig erfolgenden
Diffusion einer anderen Zone des Halbleiterelements die Isolierzone sich mit der während des epitaktischen Prozesses aus
dem Substrat gewachsenen Ausdiffusionszone vereinigt.
Die Erfindung wird im folgenden anhand der Zeichnung erläutert, deren Figuren aufeinanderfolgende Arbeitsgänge des Verfahrens
nach der Erfindung betreffen.
009851/1995
IM/ßeg. 289 - Fl 5βΟ "...■■ W. Kraft et al I-5.
Bas anhand der Zeichnung erläuterte Ausführungsbeiispiel feetrifft
die Herstellung eines Balbleiterelefflentes mit zwei Zonen, feelgpielsweise
einer Kapazitätsdiode oder eines Gleichrichters4
deren beide %oimn mit 3 und ■%- bezeichnet sind und letztere
gone 4 durch einen jpn-ilisergang 2 gegen den üferigen Halbleiterkörper
elektrisch getrennt ist* Bie Figuren zeigen im Q,uer- ä
schnitt aussßhnittsweise eine Haltoleiterplattej, in welcher
- wie die Fig. 3 veFansßhaulieht - neben der 2öae % noch weitere
Zonen 7 wiü B angeordnet sind* we3.ehe ander.© Haltoleiterelemente
der Festkörper-schalt«n,g enthalten. Beim husfCihrungsbeispiel
der yoriiegenäen Mrfim&mg gesftß den Figuren wird wie folgt
verfahren:
wir4 in einen glattenföraigen
ein η >Bereieh 9 »it relativ hoher :Störstellenkonzentration
entspreehend einem spezifischen Widerstand i?©n. 0,2 üom wnä
p-L·eitfähigkeitstJp durch das ailgeiHein "bekannte
fahren diffundiert* ßl-eichzeitig werden^ wenn
»eitere η -Gebiete 1© und 3.1 für weitere Halbleiter.el«3aente
diffundiert^ Melche vqb. amn Ifeltoleiterelement des Bereiclies
elektrisch zu trennen sind»
Ils nächstes wird epitaktisch in feekamitei1 Meise auf dem
leiiterkiSrper gemäß der Fig* 1· eine jn~l®itende Epifeaxsehieht
¥:©m entgegengesetzten I^eitfälj-igkieitstjp sfie der S-riandiCÖrper
a?ifgefe3?acht. Die -Sr-enzflache zwischen des* jEpifcaxsclii-cht .5
dem Grundkörper 1 ist in der Fig. 2 mit-6 bezeichnet,. Beinj
epitalrtisehen Aufsriaehsen der 10 m starken jEpitaxschicht $
IM/Reg. 289 - Fl 56O. W. Kraft et al 1-5
diffundieren im Effekt aus den nicht mit den n+-Gebieten versehenen.
Teilen des Grundkörpers 1 p-leitende Störstellen in die Epitaxschicht und dotieren dort das Halbleitermaterial um,
wie die Pig. 2 veranschaulicht. Bei der nachfolgenden Oxydation für den folgenden Planarprozeß diffundiert das p-leitende Stör-
^ t Stellenmaterial noch weiter in die Epitaxschicht 5· Teile der
Isolierzone 12 werden zum Unterschied zum bekannten Verfahren nach der vorliegenden Erfindung also beim Aufbringen der Epitaxschicht
5 diffundiert.
Anschließend wird gemäß der Pig. 25 gleichzeitig durch das bekannte
Planarverfahren sowohl die andere Zone 3 des Halbleiterdiodenelementes
als auch die Isolierzone 12 eindiffundiert. Wird ein weiterer Diffusionsprozeß angeschlossen, um innerhalb
der anderen Zone 3 eine Emitterzone eines Transistors herzustellen,
so wird beim Verfahren nach der vorliegenden Erfindung also unterschiedlich zum bekannten Verfahren die "Basisdiffusion" gleichzeitig mit der Diffusion der Isolierzone vor-
ψ genommen. Dies ist beim Verfahren nach der vorliegenden Erfindung
nur deshalb möglich, weil eine Diffusionstiefe der anderen Zone 5 von ca. 5 /U bereits genügt, um die angrenzende
Zone 4 durch eine geschlossene pn-Überga,ngsfläche 2 vollständig elektrisch gegen den Grundkörper 1 zu trennen. Das Störstellenmaterial
diffundiert nämlich aus dem Grundkörper 1 dem von der Oberflächenseite her diffundierenden Störstellenmaterial
entgegen. Im Bereich 9 ist/dieser Effekt jedoch durch die hohe Dotierungskonzentration vom entgegengesetzten Leitfähigkeitstyp
kompensiert. Das Verfahren nach der vorliegenden Erfindung
009851/1995
IM/Reg. 289 - Fl 5βΟ W. Kraft et al 1-5
ermöglicht also im Vergleich zum bekannten Verfahren die Herstellung
von relativ tief reichenden Isolierzonen bei relativ kurzen Diffusionszeiten, die keine Störung der Oxydmaskierung
vfährend der Planardiffusionen zur Folge hat·
Da beim Verfahren nach der vorliegenden Erfindung gleichzeitig
mit der Diffusion einer Zone der Halbleiterelemente die Isolierzone
diffundiert wird, wird ein vollständiger Planardiffusionsprozeß - photolithographischer Prozeß mit Ätzprozeß
zum Herstellen der Oxydmaskierung y Reinigungsprozeß, Aufbringen
des Störstellenmaterials und Diffusion - eingespart. Es ergibt sich also beim Verfahren nach der vorliegenden Erfindung neben
einer Ausbeutesteigerung auch noch eine Kostensenkung durch Verminderung des Arbeitsaufwandes. - ^
-•6 -
8 861/1SSS
Claims (2)
1. Verfahren zum Herstellen einer an der Oberflache/eines Halbleiterkörpers
liegenden Zone, welche durch eine pn-Übergangsfläche gegen den übrigen Halbleiterkörper elektrisch
getrennt ist und mindestens ein Halbleiterelement einer Pestkörperschaltung enthält, dadurch gekennzeichnet, daß
auf einem Halbleitergrundkörper (Ir) mit hoher Dotierungskonzentration
als Substrat an der Stelle der Zone (4) ein
hochdotierter Bereich (9) vom entgegengesetzten Leitfähigkeitstyp wie der Grundkörper (1) eindiffundiert wird, daß
dann die Halbleiteroberfläche einschließlich des Bereiches (9) mit einer Epitaxschicht (5) vom gleichen Leitfähigkeitstyp wie der Bereich (9) und einer solchen Dicke abgedeckt
wird, daß bei der anschließenden Diffusion einer Isolierzone (12) um den hochdotierten Bereich (9) und einer gleichzeitig
erfolgenden Diffusion einer anderen Zone (3) des
Halbleiterelements die Isolierzone (12) sich mit der während des epitaktischen Prozesses aus dem Substrat ge-
. wachsenen Ausdiffusionszone vereinigt. ■· ]
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß gleichzeitig mit der Diffusion einer Isolierzone (12) die
Diffusion der Basiszone eines Transistors erfolgt.
QO985I/1S9S
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19681769271 DE1769271C3 (de) | 1968-04-27 | 1968-04-27 | Verfahren zum Herstellen einer Festkörperschaltung |
CH622669A CH490737A (de) | 1968-04-27 | 1969-04-24 | Verfahren zum Herstellen einer Halbleiteranordnung |
GB1231543D GB1231543A (de) | 1968-04-27 | 1969-04-24 | |
FR6913186A FR2007542A1 (de) | 1968-04-27 | 1969-04-25 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19681769271 DE1769271C3 (de) | 1968-04-27 | 1968-04-27 | Verfahren zum Herstellen einer Festkörperschaltung |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1769271A1 true DE1769271A1 (de) | 1970-12-17 |
DE1769271B2 DE1769271B2 (de) | 1973-11-22 |
DE1769271C3 DE1769271C3 (de) | 1975-04-30 |
Family
ID=5700073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19681769271 Expired DE1769271C3 (de) | 1968-04-27 | 1968-04-27 | Verfahren zum Herstellen einer Festkörperschaltung |
Country Status (4)
Country | Link |
---|---|
CH (1) | CH490737A (de) |
DE (1) | DE1769271C3 (de) |
FR (1) | FR2007542A1 (de) |
GB (1) | GB1231543A (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2608267A1 (de) * | 1976-02-28 | 1977-09-08 | Itt Ind Gmbh Deutsche | Verfahren zum herstellen einer monolithisch integrierten schaltung |
US4132573A (en) * | 1977-02-08 | 1979-01-02 | Murata Manufacturing Co., Ltd. | Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion |
DE2710878A1 (de) * | 1977-03-12 | 1978-09-14 | Itt Ind Gmbh Deutsche | Verfahren zum herstellen einer an der oberflaeche eines halbleiterkoerpers aus silicium liegenden zone einer monolithisch integrierten i hoch 2 l-schaltung |
-
1968
- 1968-04-27 DE DE19681769271 patent/DE1769271C3/de not_active Expired
-
1969
- 1969-04-24 GB GB1231543D patent/GB1231543A/en not_active Expired
- 1969-04-24 CH CH622669A patent/CH490737A/de not_active IP Right Cessation
- 1969-04-25 FR FR6913186A patent/FR2007542A1/fr not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
GB1231543A (de) | 1971-05-12 |
FR2007542A1 (de) | 1970-01-09 |
CH490737A (de) | 1970-05-15 |
DE1769271C3 (de) | 1975-04-30 |
DE1769271B2 (de) | 1973-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE2612667A1 (de) | Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche | |
DE3545040A1 (de) | Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung | |
DE1764274B2 (de) | Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung | |
DE2235185A1 (de) | Monolithische integrierte schaltung | |
DE2351985A1 (de) | Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung | |
DE1912177A1 (de) | Halbleiterbauelement | |
DE1764570C3 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren | |
DE1964979B2 (de) | Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung | |
DE2133976A1 (de) | Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung | |
DE1903870A1 (de) | Verfahren zum Herstellen monolithischer Halbleiteranordnungen | |
DE2218680C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE1813130C3 (de) | Verfahren zur Herstellung einer Zenerdiode | |
DE2247911C2 (de) | Monolithisch integrierte Schaltungsanordnung | |
DE2507038C3 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
DE1769271A1 (de) | Verfahren zum Herstellen einer Festkoerperschaltung | |
DE2219696A1 (de) | Verfahren zur Isolationsbereichsbildung | |
DE2527076A1 (de) | Integriertes schaltungsbauteil | |
DE2101278A1 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE1764552C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit einer Zenerdiode | |
DE1287218C2 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
DE1614772C3 (de) | Verfahren zur Herstellung einer integrierten Schaltung | |
DE1090326B (de) | Verfahren zur Herstellung eines Transistors mit drei Zonen aus verschiedenen Halbleitermaterialien abwechselnden Leitungstyps | |
DE1944688A1 (de) | Integrierte Halbleiteranordnung | |
DE2028632A1 (de) | Halbleiterbauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |