DE1614772C3 - Verfahren zur Herstellung einer integrierten Schaltung - Google Patents
Verfahren zur Herstellung einer integrierten SchaltungInfo
- Publication number
- DE1614772C3 DE1614772C3 DE1967T0033278 DET0033278A DE1614772C3 DE 1614772 C3 DE1614772 C3 DE 1614772C3 DE 1967T0033278 DE1967T0033278 DE 1967T0033278 DE T0033278 A DET0033278 A DE T0033278A DE 1614772 C3 DE1614772 C3 DE 1614772C3
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- area
- outdiffusion
- conductivity
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 28
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Schaltung, bei dem die Leitfähigkeit
eines zur Aufnahme eines Halbleiterbauelementes mit mindestens einem pn-Übergang vorgesehenen Bereichs
eines Halbleiterkörpers in dem dem pn-Übergang mit dem größten Abstand von der Halbleiteroberfläche
benachbarten Teil des Bereichs kleiner gewählt wird als die Leitfähigkeit im übrigen Bereich.
Ein solches Verfahren ist durch die FR-PS 14 22 157 bekannt. Nach dem bekannten Verfahren wird zunächst
in einen Halbleitergrundkörper eine buried layer eingebracht und anschließend der Halbleitergrundkörper
mit zwei übereinanderliegenden epitaktischen Schichten versehen, die beide den entgegengesetzten
Leitungstyp aufweisen wie der Halbleitergrundkörper und von denen die obere Schicht eine geringere
Leitfähigkeit hat als die darunter befindliche epitaktische Schicht.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, welches die Möglichkeit bietet,
die Bedingung, daß bei einer integrierten Schaltung die Leitfähigkeit des zur Aufnahme eines Halbleiterbauelementes
vorgesehenen Bereichs des Halbleiterkörpers größer ist als die Leitfähigkeit des dem pn-Übergang
mit dem größten Abstand von der Halbleiteroberfläche benachbarten Bereichs, in einfacher Weise zu realisieren.
Zur Lösung dieser Aufgabe wird bei einem Verfahren der eingangs erwähnten Art nach der
Erfindung vorgeschlagen, daß die Leitfähigkeit in dem diesem pn-Übergang benachbarten Teil des Bereichs
durch Ausdiffundieren auf den vorgesehenen Wert reduziert wird.
Durch die Erfindung wird gegenüber dem bekannten Verfahren nicht nur die buried layer eingespart, sondern
auch die zweite epitaktische Schicht, die eine wesentliche Verteuerung des Herstellungsverfahrens zur Folge
hat.
ίο Nach einer Ausführungsform der Erfindung wird
beispielsweise in einen Halbleiterkörper vom ersten Leitungstyp eine Halbleiterzone vom zweiten Leitungstyp eingebracht. Durch ein Fenster in einer auf der
Halbleiteroberfläche befindliche Isolierschicht wird eine Ausdiffusion aus der Halbleiterzone vom zweiten
Leitungstyp derart durchgeführt, daß in der Halbleiterzone vom zweiten Leitungstyp durch die Ausdiffusion
ein höherohmiger Bereich entsteht. Im Anschluß an die Ausdiffusion werden in den durch die Ausdiffusion
hergestellten Bereich die Basis- und die Emitterzone eines Transistors eindiffundiert.
Die Erfindung wird im folgenden an einem Ausführungsbeispiel näher erläutert.
Nach der Figur geht man beispielsweise von einer Halbleiterscheibe 1 aus, die im Ausführungsbeispiel den
p-Leitungstyp hat und von der nur ein ganz kleiner
Teilbereich gezeigt ist. In Wirklichkeit befinden sich auf einer solchen Halbleiterscheibe noch die anderen
Elemente der integrierten Schaltungen und außer diesen Elementen noch eine Vielzahl solcher integrierten
Schaltungen.
In die Halbleiterscheibe 1 vom p-Leitungstyp wird nach der Figur eine Halbleiterzone 2 vom n-Leitungstyp
eingebracht, die anstelle der heute üblichen »buried layer« vorgesehen ist. Wird die Halbleiterzone 2 wie im
Ausführungsbeispiel der Figur als Box für einen Transistor verwendet, so hat ihre relativ hohe
Dotierung wie bei einer »buried layer« den Zweck, den Kollektorvorwiderstand des Transistors klein zu halten.
Die eigentliche Kollektorzone des Transistors ist im Ausführungsbeispiel der Figur die n-Zone 3, die nach
der Erfindung durch Ausdiffusion hergestellt wird, indem in der auf der Halbleiteroberfläche befindliche
Oxydschicht 5 ein entsprechendes Diffusionsfenster geöffnet wird, durch das die Ausdiffusion erfolgt. Die
Basiszone 4 und die Emitterzone 8 werden im Anschluß an die Ausdiffusion in bekannter Weise in die η--Zone 3
eindiffundiert. Natürlich kann auch noch vor der Emitterdiffusion eine Ausdiffusion nach der Erfindung
erfolgen. Die Kontaktierung der n-Zone 2 und damit auch der η--Zone 3 erfolgt durch die diffundierten
n + -Bereiche 12, die ebenso wie die Emitter- und die Basiszone durch Metallbeläge kontaktiert sind. Zu
erwähnen sind in der Figur schließlich noch die Separationsbereiche 13, die zur Separierung des
Transistors von den in der Figur nicht eingezeichneten übrigen Elementen der integrierten Schaltung dienen.
Diese ρ+ -Bereiche 13 werden durch eine sogenannte Separationsdiffusion hergestellt.
Hierzu 1 Blatt Zeichnungen
Claims (2)
1. Verfahren zur Herstellung einer integrierten Schaltung, bei dem die Leitfähigkeit eines zur
Aufnahme eines Halbleiterbauelementes mit mindestens einem pn-Übergang vorgesehenen Bereichs
eines Halbleiterkörpers in dem dem pn-Ubergang mit dem größten Abstand von der Halbleiteroberfläche
benachbarten Teil des Bereichs kleiner gewählt wird als die Leitfähigkeit im übrigen Bereich,
dadurch gekennzeichnet, daß die Leitfähigkeit
in dem diesem pn-Übergang benachbarten Teil des Bereichs durch Ausdiffundieren auf den
vorgesehenen Wert reduziert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in einen Halbleiterkörper vom ersten
Leitungstyp eine Halbleiterzone vom zweiten Leitungstyp eingebracht wird, daß durch ein Fenster
in einer auf der Halbleiteroberfläche befindlichen Oxidschicht eine Ausdiffusion aus der Halbleiterzone
vom zweiten Leitungstyp derart durchgeführt wird, daß in der Halbleiterzone vom zweiten
Leitungstyp durch die Ausdiffusion ein höherohmiger Bereich entsteht und daß im Anschluß an die
Ausdiffusion in den durch Ausdiffusion hergestellten Bereich die Basis- und die Emitterzone eines
Transistors eindiffundiert werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1967T0033278 DE1614772C3 (de) | 1967-02-25 | 1967-02-25 | Verfahren zur Herstellung einer integrierten Schaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1967T0033278 DE1614772C3 (de) | 1967-02-25 | 1967-02-25 | Verfahren zur Herstellung einer integrierten Schaltung |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1614772A1 DE1614772A1 (de) | 1970-12-10 |
DE1614772B2 DE1614772B2 (de) | 1978-01-05 |
DE1614772C3 true DE1614772C3 (de) | 1978-09-14 |
Family
ID=7557636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1967T0033278 Expired DE1614772C3 (de) | 1967-02-25 | 1967-02-25 | Verfahren zur Herstellung einer integrierten Schaltung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1614772C3 (de) |
-
1967
- 1967-02-25 DE DE1967T0033278 patent/DE1614772C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE1614772A1 (de) | 1970-12-10 |
DE1614772B2 (de) | 1978-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68910169T2 (de) | Verfahren zur Herstellung einer auf einem N-Typ-Substrat integrierten Schaltung, umfassend vertikale PNP- und NPN-Transistoren, die voneinander isoliert sind. | |
DE2235185A1 (de) | Monolithische integrierte schaltung | |
DE1964979B2 (de) | Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung | |
DE69033647T2 (de) | Methode zur Herstellung einer Halbleiterstruktur für integrierte Hochleistungsschaltungen | |
DE2253830A1 (de) | Integrierte halbleiteranordnung | |
DE2914636A1 (de) | Halbleiterbauelement und verfahren zur herstellung | |
DE1614772C3 (de) | Verfahren zur Herstellung einer integrierten Schaltung | |
DE3786693T2 (de) | Programmierbarer Kontaktfleck. | |
DE2026778C3 (de) | Halbleitervierschichtdiode | |
EP0317806B1 (de) | Integrierte Schaltungsanordnung mit einer Kapazität | |
DE1769271C3 (de) | Verfahren zum Herstellen einer Festkörperschaltung | |
DE2028632C3 (de) | Zenerdiode | |
DE1639355C3 (de) | Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung | |
DE2855768C3 (de) | Monolithisch integrierte Schaltung | |
DE2457106A1 (de) | Thyristor | |
DE2053776A1 (de) | Integrierte Halbleiteranordnung | |
DE2131993C2 (de) | Verfahren zum Herstellen eines niederohmigen Anschlusses | |
DE1944688A1 (de) | Integrierte Halbleiteranordnung | |
DE1764552C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit einer Zenerdiode | |
DE3004680C2 (de) | ||
DE1564525C3 (de) | Verfahren zum Herstellen eines Transistors | |
DE1614877A1 (de) | Verfahren zum Herstellen eines Transistors | |
DE1959818A1 (de) | Magnettransistor | |
DE2951821A1 (de) | Verbessertes verfahren zur herstellung von integrierten halbleitervorrichtungen und damit hergestelltes erzeugnis | |
DE1931201A1 (de) | Verfahren zur Herstellung einer Zenerdiode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
EHJ | Ceased/non-payment of the annual fee |