DE1764378C3 - Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung - Google Patents

Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung

Info

Publication number
DE1764378C3
DE1764378C3 DE1764378A DE1764378A DE1764378C3 DE 1764378 C3 DE1764378 C3 DE 1764378C3 DE 1764378 A DE1764378 A DE 1764378A DE 1764378 A DE1764378 A DE 1764378A DE 1764378 C3 DE1764378 C3 DE 1764378C3
Authority
DE
Germany
Prior art keywords
layer
semiconductor
integrated
strips
diode matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1764378A
Other languages
English (en)
Other versions
DE1764378A1 (de
DE1764378B2 (de
Inventor
Franco Forlani
Nicola Rho Minnaja
Giorgio Como Sacchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull HN Information Systems Italia SpA
Original Assignee
Honeywell Information Systems Italia SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Information Systems Italia SpA filed Critical Honeywell Information Systems Italia SpA
Publication of DE1764378A1 publication Critical patent/DE1764378A1/de
Publication of DE1764378B2 publication Critical patent/DE1764378B2/de
Application granted granted Critical
Publication of DE1764378C3 publication Critical patent/DE1764378C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/926—Elongated lead extending axially through another elongated lead
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49069—Data storage inductor or core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacture Or Reproduction Of Printing Formes (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

sondern auch cine höhere Zuverlässigkeit der Rundschicludindenmairix mit sich bringt. Das Suhstrat ist in mehivre räumlich voneinander getrennte Streifen unterteilt. Die Spaltenleiter sind mit alten Substratsireifcii fest verbunden und weisen eine solche Stärke auf, daß sie außer der Herstellung der elektrischen Verbindung die gesamte Anordnung mechanisch fest zusammenhalten. Die Unterteilung des 1 Ialbleiterplättchens in mehrere gelrennte Streifen fördert die schnelle Auslesbarkeit der als festverschaltete Speicheranordnung verwendeten Rundschichtdindenmatrix.
Weitere Einzeheile und Vorteile der Erfindung sollen an Hand von Figuren erläutert werden. Hierzu wird als Ausführungsbeispiel der Erfindung eine integriertc Diodenmatrix gewählt.
Fig. 1 zeigt perspektivisch eine nach der Erfindung aufgebaute Diodenmatrix·,
Fig. 2 zeigt prinzipiell das Schaltbild einer Diodenmatrix;
F i g. 3 zeigt ebenfalls das prinzipielle Schaltbild einer Diodenmatrix, jedoch nach der Umwandlung in einen Festwert-Speicher;
Fig.4 ist ein vergrößerter Querschnitt durch einen Teil der erfindungsgemäßen Anordnung. »5
Bei der in Fig. 1 gezeigten integrierten Schaltungsanordnung wird als Substrat ein ebenes Siliciumplättchen benutzt. Das Siliciumplättchen ist als N-Leiter dotiert. Das Plättchen weist zwei Schichten auf, eine untere Schicht 1 α mit einem geringen spezifischen Widerstand und eine obere Schicht i b, die epitaxial aufgewachsen ist und im Vergleich zur unteren Schicht I α einen höheren spezifischen Widerstand hat. Derartige Substrate sind bekannt und mit den gewünschten geometrischen und elektrischen Eigenschaften in Form von kleinen ebenen Plättchen im Handel erhältlich.
Nach der Erfindung wird das Substrat in mehrere gleichbreite, parallel zueinander laufende Streifen unterteilt, die durch einen Spalt voneinander getrennt sind, dessen Breite wesentlich geringer ist als die Breite der Streifen. Es soll angenommen werden, daß sich die Streifen in horizontaler Richtung erstrecken.
Die untere Oberfläche der Streifen ist mit einer dünnen Metallschicht 2, vorzugsweise einer Goldschicht überzogen, die mit der Halbleiterschicht 1 a von geringem spezifischen Widerstand einen ohmschen Kontakt bildet, so daß sich Gleichrichtereigenschaften ergeben. Die Metallstreifen 2 auf den Substra'streifen sind die Zeilenleiter der Diodenmatrix.
Die obere Oberfläche der Siliciumstreifen ist mit einer dünnen Isolierschicht 3 aus Siliciumdioxid überzogen. Ausgenommen sind kleine Bereiche, die in gleichen Abständen voneinander längs der Streifen angeordnet sind. An diesen Stellen ist das Siliciumdioxid entfernt worden, und man hat geringe Mengen eines geeigneten Metalls, beispielsweise Gold, auf der hochohmigeren Schicht 1 b des Substrats niedergeschlagen. Dabei entstehen Gleichrichterübergänge, und zwar die sogenannten Randschicht- oder Grenzschichtgleichrichterübergänge. Die Gleichrichterwirkung von derartigen Grenzschichten ist bekannt und beispielsweise von C. A. Mead, in der Zeitschrift »Solid State lilectronics«, Bd. 9, 1966, S. 1023 bis 1037 uuter dem Titel »Metal-Semiconduclor Surface Barriers« veröffentlicht.
Bei den auf diese Weise gebildeten Dioden stellt das Gold die Anode und der darunterliegende Halbleiter die Kathode dar. Diese Dioden, die auch Schoitky-Dioden genannt werden, haben eine außerordentlich hohe Erholungsges'-'hwindigkeit, und zwar infolge der Tatsache, daß die Leitfähigkeit auf Majoritäisträger zurückzuführen ist und daß daher die Speichererscheinung der vorhandenen Minoritätstrager die Schaltgeschwindigkeit dieser Dioden nicht begrenzt. Auf der aus Siliciumdioxid bestehenden Isolierschicht der oberen Oberfläche des Substrats sind mehrere Goldstege 4 angeordnet, die durch Aufwachsen auf eine geeignete Stärke gebracht worden sind. Die Goldstege erstrecken sich im wesentlichen senkrecht zur Richtung der Halbleiterstreife-n, also in vertikaler Richtung.
Die voneinander getrennten Siliciumstreifen werden daher von den Stegen in einem vorgegebenen Abstand voneinander festgehalten. Gleichzeitig übernehmen die Stege 4 die Aufgabe der Spaltenleiter in der Matrix.
Dünne kurze Metallbrücken 6, die einen etwas höheren spezifischen Wider?'and aufweisen, verbinden die Anoden 7 der Dioden S nv\ dem der betreffenden Spalte zugeordneten Stab oder Steg 4. Die metallischen Brücken können beispielsweise aus einer Nickel-Chrom-Legierung bestehen.
Die bisher beschriebene Schaltungsanordnung ist eine vollständige Diodenmatrix, wobei die als Spaltenleiter dienenden Stäbe über jeweils eine Diode mit den als Zeilenleiter dienenden Streifen 2 verbunden sind. Das Schaltbild einer solchen Matrix ist ir. F i g. 2 gezeigt. Dabei werden für die entsprechenden Teile ähnliche Bezugszeichen verwendet, die lediglich mit einem Strich versehen sind.
Aus dieser vollständigen Diodenmatrix kann sehr einfach eine unvollständige Diodenmatrix hergestellt werden, in der dann eine Information fest eingespeichert ist und die daher lediglich als Nur-Lese-Speicher dient. Zu diesem Zweck werden vorbestimmte Dioden von den Stäben 4 isoliert. Über die verbleibenden Dioden sind dann die Spaltenleiter nur mit vorgegebenen Zeilenleitern verbunden. Die Isolation der Dioden von den Spa'.tenleitern kann dadurch erreicht werden, daß man an einen ausgewählten Stab 4 den positiven Pol einer Spar.nungsquelle und den vorzugsweise geerdeten, negativen Pol der Spannungsquelle an diejenigen Zeilenleiter 2 legt, die von dem ausgewählten Spaltenleiter getrennt werden sollen. Die hierfür benutzte Spannung wird so hoch gewählt, daß die Metallbrücken 6 durchbrennen. Dadurch wird die Verbindung zwischen dem Stab 4 und der Anode der betreffenden Dioden getrennt.
Führt man dies für sämtliche Stäbe 4 durch, dann erhält man eine unvollständige Diodenmatrix, von der ein Teil in F i g. 3 gezeigt ist. Es sind dann nur noch ausgewählte Stäbe 4' mit ausgewählten Zcilcnleitern 2' verbunden.
Ein an einen ausgewählten Spaltenleitei angelegtes Eingangssignal liefert ein Ausgangssignal nur an solche Zeilenleiter, die über eine Brücke 6' und eine Diode 7' miteinander verbunden sind.
Verfahren zum Aufbringen der horizontalen Streifen 2, zum Trennen -der Halbleiterstreifen, zur Bildung der Randschichtdioden 5 und zum Aufbringen der Isolierschicht 3 aus Siliciumdioxid sind in der integrierten Schaltungstechnik bekannt und werden daher nur kurz beschrieben. Dabei wird insbesondere die Reihenfolge der verschiedenen Herstellungsvorgänge hervorgehoben.
Zum Aufbringen oder Entfernen son Materalien auf ausgewählten Bereichen eines Substrats sind verschiedene Verfahren bekannt, die auch beim Erfindungsgegenstand verwendet werden können. Bei einem bekannten Verfahren wird beispielsweise die gesamte Oberfläche des zu behandelnden Gegenstandes mit einem lichtempfindlichen Schutzlack überzogen. Mit Hilfe einer passend ausgeschnittenen Maske wird der Schutzlack belichtet und anschließend die belichteten Bereiche des Lacks auf chemischem Wege weggeätzt. Dadurch werden nur vorgegebene Bereiche des Substrats freigelegt, die dann chemisch oder physikalisch weiter bearbeitet werden können.
Das Verfahren /um Herstellen des Frfindungsgegcnstandes umfaßt folgende Verfahrensvorgänge:
Auf ein 140 Mikrometer starkes einkristallines ebenes Metallplättchen, das derart dotiert ist, daß es einen Beringen spezifischen Widerstand son beispielsweise 0.01 Ohm/entimcter hat, wird eine etwa 10 Mikrometer starke Schicht mit einem hohen spezifischen Widerstand von etwa 1.5 Ohmzentimeter epitaxial aufgewachsen.
Beide Oberflächen des Siliciumplättchens werden anschließend nach einem bekannten thermischen Oxydationsverfahren mit einer sehr dünnen Isolierschicht aus Siliciumdioxid von beispielsweise 1.5 Mikrometer Stärke überzogen. An der epitaxial aufgewachsenen Oberfläche, die beispielsweise die obere Oberfläche sein kann, werden anschließend kleine kreisförmige Bereiche der Isolierschicht entfernt und an diesen Stellen eine dünne Goldschicht aufgedampft. Dadurch werden die Randschichtdioden gebildet.
Ein Verfahren /um Aufbringen der vertikalen Goldstege 4 auf die Siliciumdioxidschicht mit einer ausreichenden mechanischen Festigkeil, wie es in F i g. 4 dargestellt ist. wird nach der Erfindung durch de folgenden Verfahren«·schritte erreicht:
a) Im Vakuum wird eine dünne Schichte finer Nickel-Chrom-Legicrung in Form von senkrechten Streifen auf denjenigen Stellen des Substrats aufgebracht, längs denen die Goldstege 4 verlaufen sollen.
b) Als nächstes wird im selben Vakuum auf die aus einer Nickel-Chrom-Legicrung bestehenden Streifen 8 eine dünne Schicht 9 aus Nickel niedergeschlagen.
c) Unmittelbar danach wird eine dünne Goldschicht· 10 auf den vertikal verlaufenden Streifen 9 elektrolytisch aufgebracht, um die Nickelschicht gegenüber Oxydation zu schützen.
d) Im Vakuum we.den die Nickcl-Chrom-Brükken 6 aufgedampft, die die vertikalen Streifen mil den Goklanoden der Dioden verbinden.
e) Die Goldsiege 4 werden anschließend durch Aufbringen eines relativ dicken Niederschlags m einem elektrolytischen Bad aufgebracht. Die Dicke dieser Goldstege kann beispielsweise j') Mikrometer betragen.
Anschließend wird die dünne Oxydschicht auf der unteren Oberfläche des Substrats entfernt und die dünnen Goldstreifen 2 aufgebracht.
Diese Goldslieifcn haben etwa die gleiche Breite wie die später gewünschte Breite der voneinandei getrennten Halbleiterstreifen, /.wischen den Goldstrei fen sind gleichmäßige Abstände, die dem sputeten Abstand zwischen den Halfoleitcrstrcifcn entsprechen. Bei dem sich anschließenden Ät/vorgans1 dienen dii. aufgebrachten Goldstreifen 2 als Maske iüi das Substrat.
Das M/en der unbedeckten Suhstratobei fläche wird in einer Mischung aus WV und HNO1 mit einem passenden Mischungsveihälinis vorgenommen Du-Atzdauer wird so lange gewählt, bis das Silicium zwischen benachbarten Goldstreifen 2 vollständig entfernt ist. so daß voneinander getrennte Siliciumstieifen entstehen, die lediglich von den vertikaler. Gold-•-legen 4 zusammengehalten sind.
Infolge des Ätzens ragen die Goldstreifen und Goldsiege über die verbleibenden Siliciumkörper el was hinaus Dadurch ergibt sieh eine bequeme Möglichkeit die äußeren Zuleitungsdrähte an die Streifen anzulöten.
In der gleichen Weise können ntich Diotlenmattizen hergestellt werden, die nicht als Festwertspeicher, sondern als Codier- oder Decodiermatrizen dienen. Das Verfahren kann insbesondere zum Herstellen von Diodcnmatrizen für integrierte Vcrknüpfungsschaltiingcn mit NOR-, NAND-. ODER- sowie NICHT-Gattern verwendet werden. Derartige Scha! Hingen sind beispielsweise in der italienischen Pa tentschrift 784 013 beschrieben.
Hierzu 1 Blatt Zeichnungen

Claims (5)

1 2
ο . . ·· u Die F-rfindung bezieht sich auf eine integrierte Patentansprüche: Ra„dsehicludiodenmatnx, bei der die Dioden und I. Integrierte Randschichtdiodenmatrix mit Koordinatenleiter auf einem Substrat durch geeignete einem dotierten Halbleiierplätlchen, dessen obere Materialien niedergeschlagen sind. Die integrierte Oberfläche einen hohen und dessen untere Ober- 5 Randschichldiodenmalrix soll als festverschaltete flache einen niedrigen spezifischen Widerstand Speicheranordnung in dalenverarbeitenden Anlagen aufweist, mit einer vorbestimmten Teile der obe- oder Geräten verwendet werden,
ren Oberfläche bedeckenden Isolierschicht, mit Cs sind bereits zahlreiche integrierte Schaltungsangeradlinigen, zueinander parallellaufenden, auf Ordnungen und verschiedene Verfahren zu ihrer Herder Isolierschicht befestigten Spaltenleitern, mit io stellung bekannt. Bei der Herstellung von integricran den von der Isolierschicht nicht bedeckten ten Schaltungsanordnungen geht man im allgemeinen Stellen der oberen Oberfläche aufgebrachten vun einem einzigen Halbleiterplättchen oder von dünnen Metallschichten, die die Anoden der einem Einkristallplüttchen aus. Dabei werden die ak-Randschichtdioden bilden und über Leiterbrük- liven Elemente ui d die Verbindungsleitungen auf ken mit den Spaltenleilern verbunden sind, und -5 derselben Oberfläche des Halbleiters ausgebildet, mit einer Gruppe von geradlinigen, zueinander Falls mehrschichtige Anschluß- und Verbindungsleiparallellaufenden Zeilenleitern, die sich senkrecht tungen notwendig oder gewünscht sind, dann muß zur Längsrichtung der Spaltenleiter erstrecken, man eine oder mehrere Isolierschichten aufwachsen dadurch gekennzeichnet, daß die Zei- lassen. Da die Anschluß- oder Verbindungsleitungen lenleiter (2) auf der unteren Oberfläche des 20 an allen Kreuzungspunkten gegeneinander isoliert Halbleiterpfättchens angeordnet sind und mit die- sein müssen, sind die Herstellungskosten für eine ser Oberfläche in ohmschem Kontakt stehen, daß derartige integrierte Schaltungsanordnung ziemlich das. Halbleiterplättchen in längliche, geradlinige hoch. Trotz des hohen Aufwands bei der Herstellung Streifen unterteilt ist, auf denen sich jeweils ein ist die Belriebszuverlässigkeit bei den bekannten in-Zeilenleiter erstreckt, und daß die Halbleiterstrei- 35 tegrierten Schaltungen dieser Art gering. Dies gilt befen durch einen geradlinigen Spalt voneinander sonders für Diodenmatrizen.
getrennt sind, der durch die gesamte Dicke des Die Aufgabe der Erfindung besteht darin, eine in-
Plättchens geht. tegrierte Randschichtdiodenmatrix zu schaffen, die
2. Integrierte Randschichtdiodenmatrix nach einfacher und leichter herzustellen ist und zuverlässi-Anspruch ', dadurch gekennzeichnet, daß die 30 ger arbeitet als die bekannten Anordnungen. Die in-Spaltenleiter (4) eine dünne Schicht aus einer tegrierte Randschichtdiodenmatrix soll als Festwert-Nkkel-CVom-Legkmng .")) aufweisen, die bei speicher ausgebildet sein, aus dem die durch die Vereinem als Halb'.eiterp!ättchfii verwendeten Silici- schaltung fest eingespeicherte Information sehr umkörper auf der als Isolierschicht (3) dienenden schnell ausgelesen werden kann. Das Einbringen der Siliciumdioxidschicht aufgebracht ist, daß auf der 35 fest eingespeicherten Information soll dabei durch Nickel-Chrom-Schicht eine dünne Nickelschicht einen einfachen Vorgang vorgenommen werden kön-
(9) niedergeschlagen ist und daß auf der Nickel- nen, der auch automatisch ausführbar sein soll,
schicht eine verhältnismäßig dicke Goldschicht Zur Lösung dieser Aufgabe ist eine integrierte
(10) aufgebracht ist. Randschichtdiodenmahix mu einem dotierten HaIb-
3. Integrierte Randschichtdiodenmatrix nach 40 leiterplättchen, dessen obere Oberfläche einen hohen Anspruch 2, dadurch gekennzeichnet, daG die und dessen untere Oberfläche einen niedrigen dicke Goldschicht (10) eine Stärke von mehr als spezifischen Widerstand aufweist, mit einer vorbe-10 jim hat. stimmte Teile der oberen Oberfläche bedeckenden
4. Verfahren zum Aufbringen der Spaltenleiter Isolierschicht mit geradlinigen, zueinander parallelauf der als Isolierschicht dienenden Siliciumdi- 45 laufenden, auf der Isolierschicht befestigten Spaltenoxidschicht einer integrierten Randschichtdioden- leitern, mit an den von der Isolierschicht nicht bematrix nach Anspruch 3, dadurch gekennzeich- deckten Stellen der oberen Oberfläche aufgebrachten net, daß im Vakuum mehrere längliche Streifen dünnen Metallschichten, die die Anoden der Randeiner Nickel-Chrom-Legierung auf die Silicium- schichtdioden bilden und über Leiterbrücken mit den dioxidschicht aufgedampft werden, daß im selben 5° Spaltenleitern verbunden sind, und mit einer Gruppe Vakuum eine Nickelschicht auf die Nickel- von geradlinigen, zueinander parallellaufenden Zei-Chrom-Streifen aufgedampft wird und daß un- lenleitern, die sich senkrecht zur Längsrichtung der mittelbar danach auf den Nickelschichten eine Spaltenleitcr erstrecken, nach der Erfindung dadurch Goldschicht elektrolytisch aufgebracht wird. gekennzeichnet, daß die Zeilenleiter auf der unteren
5. Verfahren zum Trennen eines als Halbleiter- 55 Oberfläche des Halbleiterplättchens angeordnet sind plättchen dienenden Siliciumkörpers in längliche, und mit dieser Oberfläche in ohmschem Kontakt stevonc-inander getrennte Halbleiterstreifen für eine hen, daß das Halbleiterplättchen in längliche, geradintegrierte Randschichtdiodenmatrix nach An- linige Streifen unterteilt ist, auf denen sich jeweils ein spruch 2, dadurch gekennzeichnet, daß auf der Zeilenleiter erstreckt, und daß die Halbleiterstreifen unteren Oberfläche des Halbleiterplättchens 60 durch einen geradlinigen Spalt voneinander getrennt dünne Goldschichten in Form von Streifen sind, der durch die gesamte Dicke des Plättchens niedergeschlagen werden, die durch einen ver- geht.
hältnismaßig kurzen Abstand voneinander ge- Bei der integrierten Randschichtdiodenmatrix
trennt sind, und daß zum Entfernen der nicht von nach der Erfindung werden somit beide Oberflächen
den Goldstreifen bedeckten Halbleiterflächen das 65 des Substrats zum Anschalten der Schaltungsele-
Halbleiterplättchen mit einem Ätzmittel in Be- mente benutzt. Dies führt gegenüber den bisherigen
rührung gebracht wird. Anordnungen zu einem einfacheren Aufbau, der
_______ nicht nur zu geringeren Herstellungskosten führt,
DE1764378A 1967-05-30 1968-05-28 Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung Expired DE1764378C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT1664467 1967-05-30

Publications (3)

Publication Number Publication Date
DE1764378A1 DE1764378A1 (de) 1972-03-23
DE1764378B2 DE1764378B2 (de) 1973-05-17
DE1764378C3 true DE1764378C3 (de) 1973-12-20

Family

ID=11149070

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1764378A Expired DE1764378C3 (de) 1967-05-30 1968-05-28 Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung

Country Status (6)

Country Link
US (1) US3555365A (de)
DE (1) DE1764378C3 (de)
FR (1) FR1585038A (de)
GB (1) GB1220843A (de)
SU (1) SU473387A3 (de)
YU (1) YU32377B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699395A (en) * 1970-01-02 1972-10-17 Rca Corp Semiconductor devices including fusible elements
DE2023219C3 (de) * 1970-05-12 1979-09-06 Siemens Ag, 1000 Berlin Und 8000 Muenchen Programmierbarer Halbleiter-Festwertspeicher
US3699403A (en) * 1970-10-23 1972-10-17 Rca Corp Fusible semiconductor device including means for reducing the required fusing current
BE794202A (fr) * 1972-01-19 1973-05-16 Intel Corp Liaison fusible pour circuit integre sur substrat semi-conducteur pour memoires
GB1445479A (en) * 1974-01-22 1976-08-11 Raytheon Co Electrical fuses
FR2311410A1 (fr) * 1975-05-13 1976-12-10 Thomson Csf Circuit de commutation integre, matrice de commutation et circuits logiques utilisant ledit circuit
US4032949A (en) * 1975-05-15 1977-06-28 Raytheon Company Integrated circuit fusing technique
GB1532286A (en) * 1976-10-07 1978-11-15 Elliott Bros Manufacture of electro-luminescent display devices
NL8002634A (nl) * 1980-05-08 1981-12-01 Philips Nv Programmeerbare halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
US4412308A (en) * 1981-06-15 1983-10-25 International Business Machines Corporation Programmable bipolar structures
US4518981A (en) * 1981-11-12 1985-05-21 Advanced Micro Devices, Inc. Merged platinum silicide fuse and Schottky diode and method of manufacture thereof
US4974048A (en) * 1989-03-10 1990-11-27 The Boeing Company Integrated circuit having reroutable conductive paths
US5139883A (en) * 1989-05-09 1992-08-18 Grigory Raykhtsaum Intermetallic time-temperature integration fuse
US5247735A (en) * 1991-12-18 1993-09-28 International Business Machines Corporation Electrical wire deletion
US5914648A (en) * 1995-03-07 1999-06-22 Caddock Electronics, Inc. Fault current fusing resistor and method
US6059917A (en) * 1995-12-08 2000-05-09 Texas Instruments Incorporated Control of parallelism during semiconductor die attach
US5731624A (en) * 1996-06-28 1998-03-24 International Business Machines Corporation Integrated pad and fuse structure for planar copper metallurgy

Also Published As

Publication number Publication date
SU473387A3 (ru) 1975-06-05
GB1220843A (en) 1971-01-27
US3555365A (en) 1971-01-12
YU123568A (en) 1974-04-30
DE1764378A1 (de) 1972-03-23
DE1764378B2 (de) 1973-05-17
FR1585038A (de) 1970-01-09
YU32377B (en) 1974-10-31

Similar Documents

Publication Publication Date Title
DE1764378C3 (de) Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE2217538C3 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE1933731C3 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung
DE1614872C3 (de) Halbleiteranordnung
DE1266406B (de) Verfahren zum Herstellen mechanisch halternder und elektrisch leitender Anschluesse an kleinen Plaettchen, insbesondere an Halbleiterplaettchen
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE2637667A1 (de) Halbleiteranordnung
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE1959900A1 (de) Druckmessfuehler
DE2510757C2 (de) Verfahren zum Herstellen von Trägersubstraten für hochintegrierte Halbleiterschaltungsplättchen
DE1764155A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und durch dieses Verfahren hergestelltes Halbleiterbauelement
DE2313106A1 (de) Verfahren zum herstellen eines elektrischen verbindungssystems
DE2823973A1 (de) Verfahren zur herstellung eines halbleiters und nach diesem verfahren hergestellter halbleiter
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE2358495A1 (de) Verfahren zur herstellung von substraten mit verbundenen leiterschichten
DE2342923C2 (de) Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung
DE2336908C3 (de) Integrierte Halbleiteranordnung mit Mehrlagen-Metallisierung
DE3544539A1 (de) Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung
DE1280416B (de) Verfahren zum Herstellen epitaktischer Halbleiterschichten auf elektrisch leitenden Schichten
DE2252711B2 (de) Verfahren zur herstellung eines matrixfeldes lichtemittierender halbleiterdioden
DE2039027C3 (de) Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck
DE2453578A1 (de) Verfahren zum feststellen von vollstaendig durchgehenden bohrungen in einer auf einem halbleitersubstrat angebrachten isolierschicht
DE3234925A1 (de) Duennschichtvorrichtung und verfahren zu deren herstellung
DE2718781C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE2105164C2 (de) Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee